CN111106114A - 存储器结构 - Google Patents

存储器结构 Download PDF

Info

Publication number
CN111106114A
CN111106114A CN201811441977.1A CN201811441977A CN111106114A CN 111106114 A CN111106114 A CN 111106114A CN 201811441977 A CN201811441977 A CN 201811441977A CN 111106114 A CN111106114 A CN 111106114A
Authority
CN
China
Prior art keywords
memory cell
memory
byte line
cell
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811441977.1A
Other languages
English (en)
Other versions
CN111106114B (zh
Inventor
王维志
吕增富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN111106114A publication Critical patent/CN111106114A/zh
Application granted granted Critical
Publication of CN111106114B publication Critical patent/CN111106114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储器结构，包含第一存储胞、第一字节线及第二字节线。第一字节线包含第一部分、第二部分、第三部分。第一部分自第二部分的一端沿着第一方向延伸，而第三部分自第二部分的另一端沿着第二方向延伸。第一方向与第二方向的夹角小于180°。第二字节线包含第四部分、第五部分及第六部分。第四部分自第五部分的一端沿着第三方向延伸，而第六部分自第五部分的另一端沿着第四方向延伸。第三方向与第四方向的夹角小于180°。本发明的存储器结构可显著地增加电容与存储胞之间的接触面积，可以有效地减少存储器结构的电阻，并减小电容附近的电场，使得电容的漏电得以改善。

Description

存储器结构
技术领域
本发明是关于动态随机存取存储器结构。
背景技术
随机存取存储器(random-access memory devices)主要有两种，例如动态存储器及静态存储器。动态随机存取存储器(dynamic random access memory,DRAM)逐渐变成重要的积体电路元件之一。动态随机存取存储器可以被格式化以储存一个代表二进位值的电压，但是需要在很短的周期内定期重新格式化或“刷新”，以维持此电压。为了提升动态随机存取存储器的效能，需要改善导通电流(on current)以及栅极引发漏极漏电流(gateinduced drain leakage,GIDL)。
发明内容
本发明的目的在于提供一种存储器结构，其可显著地增加电容与储存包之间的接触面积。
根据本发明的一方面，是提供一种存储器结构，包含第一存储胞、第一字节线及第二字节线。第一字节线配置于第一存储胞上，其中第一字节线包含第一部分、第二部分及第三部分，第一部分自第二部分的一端沿着第一方向延伸，而第三部分自第二部分的另一端沿着第二方向延伸，第一方向与第二方向的夹角小于180°。第二字节线配置于第一存储胞上，其中第二字节线包含第四部分、第五部分及第六部分，第四部分自第五部分的一端沿着第三方向延伸，而第六部分自第五部分的另一端沿着第四方向延伸，第三方向与第四方向的夹角小于180°，且第二部分与第五部分之间的距离小于第一部分与第四部分的距离及第三部分与第六部分之间的距离。
根据本发明一个或多个实施方式，存储器结构还包含第二存储胞，其中第三部分延伸至第二存储胞，且第三部分的一部分配置于第二存储胞上。
根据本发明一个或多个实施方式，存储器结构还包含第三存储胞，其中第六部分延伸至第三存储胞，且第六部分的一部分配置于第三存储胞上。
根据本发明一个或多个实施方式，第一存储胞包含第一胞区域、第二胞区域及数字区域，数字区域配置于第一胞区域与第二胞区域之间。
根据本发明一个或多个实施方式，存储器结构还包含第一电容及第二电容，第一电容配置于第一胞区域，而第二电容配置于第二胞区域。
根据本发明一个或多个实施方式，存储器结构还包含比特线，延伸穿过第一存储胞。
根据本发明一个或多个实施方式，存储器结构还包含比特线接点，配置于第一存储胞的数字区域，且与比特线电性连接。
根据本发明一个或多个实施方式，数字区域与第一胞区域通过第一字节线隔开，而数字区域与第二胞区域通过第二字节线隔开。
根据本发明一个或多个实施方式，第二部分与第五部分之间的距离为5-50纳米。
根据本发明一个或多个实施方式，第一字节线及第二字节线各自包含一弯折点，第一字节线的弯折点及第二字节线的弯折点配置于第一存储胞内。
根据本发明一个或多个实施方式，第一字节线或第二字节线的宽度为5-50纳米。
根据本发明的另一方面，系提供一种存储器结构，包含第一存储胞、第一弯曲字节线及第二弯曲字节线。第一存储胞具有一主表面。第一弯曲字节线配置于第一存储胞上，且第一弯曲字节线包含第一转折部分。第二弯曲字节线配置于第一存储胞上，且第二弯曲字节线包含第二转折部分，其中第一弯曲字节线与第二弯曲字节线之间的最小间距位于第一转折部分与第二转折部分之间，而第一转折部分及第二转折部分皆在垂直于主表面的方向上与第一存储胞对准。
根据本发明一个或多个实施方式，第一转折部分及第二转折部分配置于第一存储胞中。
根据本发明一个或多个实施方式，存储器结构还包含第二存储胞，其中第一弯曲字节线延伸至第二存储胞，且第一弯曲字节线的一部分配置于第二存储胞上。
根据本发明一个或多个实施方式，第一弯曲字节线具有第三转折部分，配置于第二存储胞中。
根据本发明一个或多个实施方式，存储器结构还包含第三存储胞，其中第二弯曲字节线延伸至第三存储胞，且第二弯曲字节线的一部分配置于第三存储胞上。
根据本发明一个或多个实施方式，第一存储胞包含第一胞区域、第二胞区域及数字区域，数字区域位于第一胞区域与第二胞区域之间。
根据本发明一个或多个实施方式，存储器结构还包含第一电容及第二电容，第一电容配置于第一胞区域中，而第二电容配置于第二胞区域中。
根据本发明一个或多个实施方式，存储器结构还包含比特线，其中比特线延伸穿过第一存储胞。
根据本发明一个或多个实施方式，存储器结构还包含比特线接点，配置于数字区域中，并与比特线电性连接。
与现有技术相比，本发明的存储器结构显著地增加电容与存储胞之间的接触面积，可以有效地减少存储器结构的电阻，并减小电容附近的电场，使得电容的漏电得以改善。
附图说明
为让本发明的上述和其他目的、特征、优点与实施方式能更明显易懂，结合附图详细说明如下：
图1绘示根据本发明的一比较例的存储器结构100的俯视图；
图2绘示根据本发明的一实施例的存储器结构200的俯视图；
图3绘示根据本发明的一实施例的存储器结构200的俯视图；
图4绘示根据本发明的一实施例的存储器结构400的俯视图；
图5绘示根据本发明的一实施例的存储器结构400的俯视图。
具体实施方式
现在将详细介绍本发明的实施例，其示例在附图中示出。在附图及说明书中，同样的标号用于指相同或相似的元件。
本发明提供具有新型字节线的存储器结构。此外，本发明的存储器结构提升“导通电流(on current)”，并改善栅极引发漏极漏电流(gate induced drain leakage,GIDL)。
图1绘示根据本发明的一个比较例的存储器结构100的俯视图。存储器结构100包含第一存储胞110、第一字节线120、第二字节线130、电容140以及比特线接点150。为了简洁起见，图1仅绘示部分的存储器结构100。在一些实施例中，存储器结构100还包含比特线180。比特线180电性连接比特线接点150，并延伸穿过第一存储胞110。
第一存储胞110包含两个胞区域160及数字区域170，数字区域170位于两个胞区域160之间。电容140配置于胞区域160，而比特线接点150配置于数字区域170。值得注意的是，在存储器结构100中，第一字节线120及第二字节线130基本上是直的。
图2绘示根据本发明的一实施例的存储器结构200的俯视图。存储器结构200包含第一存储胞210、第一字节线220、第二字节线230、第一电容241、第二电容242、比特线250及比特线接点290。第一存储胞210是形成于半导体基材中的主动区域。为了更容易了解本发明的概念，图2仅示出单个存储胞210。
在本发明的一些实施例中，如图2所示，由俯视图或平面图看，第一存储胞210可以为椭圆形或基本上为矩形或其他合适的形状。
第一字节线220包含第一部分221、第二部分222及第三部分223。在某些实施例中，第一部分221自第二部分222的一端沿着第一方向D1延伸，而第三部分223自第二部分222的另一端沿着第二方向D2延伸。第一方向D1不同于第二方向D2。在一些实施例中，第一方向D1与第二方向D2形成一个夹角θ1，夹角θ1小于180°。在一些示例中，夹角θ1为90°至170°，例如100°、120°、140°及160°。根据一些实施例，若夹角θ1大于某个数值，例如170°，则本发明的技术效果不显著。根据另一些实施例，若夹角θ1小于某个数值，例如90°，则布局及/或制造的难度不利地增加。第一字节线220在第一存储胞210内弯折。换句话说，第一字节线220具有位于第一存储胞210内的弯折点295及弯折点296。此外，第一字节线220部分环绕第一电容241。
第二字节线230包含第四部分231、第五部分232及第六部分233。在某些实施例中，第四部分231自第五部分232的一端沿着第三方向D3延伸，而第六部分233自第五部分232的另一端沿着第四方向D4延伸。第三方向D3不同于第四方向D4。在一些实施例中，第三方向D3与第四方向D4形成夹角θ2，夹角θ2小于180°。在一些示例中，夹角θ2为90°至170°，例如100°、120°、140°及160°。根据一些实施例，若夹角θ2大于某个数值，例如170°，则本发明的技术效果不显著。若夹角θ2小于某个数值，例如90°，则布局及/或制造的难度不利地增加。在一些实施例中，夹角θ2实质上相等于夹角θ1，而第二字节线230是与第一字节线220镜像对称。类似于第一字节线220，第二字节线230在第一存储胞210内弯折。换句话说，第二字节线230具有位于第一存储胞210内的弯折点297及弯折点298。此外，第二字节线230部分环绕第二电容242。
第一存储胞210包含第一胞区域(cell region)260、第二胞区域270及数字区域(digit region)280，数字区域280配置于第一胞区域260与第二胞区域270之间。第一电容241配置于第一胞区域260内，而第二电容242配置于第二胞区域270内。数字区域280与第一胞区域260通过第一字节线220隔开，而数字区域280与第二胞区域270通过第二字节线230隔开。在一些实施例中，第一电容241完全位于第一胞区域260内，而第二电容242完全位于第二胞区域270内。在另一些实施例中，第一电容241及第二电容242的部分边界构成第一存储胞210的部分边界。
在一些实施例中，如图2所示，第一电容241与第一字节线220通过第一距离X1间隔开，其中第一距离X1为18纳米至25纳米。类似地，第二电容242与第二字节线230通过第二距离X2隔开，其中第二距离X2为18纳米至25纳米。若第一距离X1及/或第二距离X2小于18纳米，则本发明的技术效果不显著。另一方面，若第一距离X1及/或第二距离X2大于25纳米，则布局及/或制造的难度不利地增加。
在某些实施例中，从存储器结构200的俯视图(或平面图)来看，比特线250延伸穿过第一存储胞210。比特线接点290配置于数字区域270。此外，比特线接点290电性连接比特线250。
与图1的存储器结构100相比，第一胞区域260与第一电容241的接触面积及第二胞区域270与第二电容242的接触面积大于图1的胞区域160与电容140的接触面积。因此，图2的存储器结构200的电阻小于图1的存储器结构100的电阻。与图1的存储器结构100相比，图2绘示的存储器结构200提供更大的“导通电流(on current)”。
此外，图2的第一字节线220及第二字节线230所产生的电场小于图1的第一字节线120及第二字节线130所产生的电场。较小的电场可以改善栅极引发漏极漏电流(gateinduced drain leakage,GIDL)。换句话说，图2的存储器结构200减低了栅极引发漏极漏电流。
在一些实施例中，第一字节线220及第二字节线230的宽度为5纳米至50纳米，例如10纳米、20纳米、30纳米或40纳米。在某些实施例中，第二部分222与第五部分232之间的距离小于第一部分221与第四部分231之间的距离及/或第三部分223与第六部分233之间的距离。
请参考图3，其绘示根据本发明多个实施例的存储器结构200的俯视图。详细而言，图3绘示存储器结构200的多个存储胞。
在本发明的某些实施例中，存储器结构200还包含第二存储胞310。第一字节线220的第三部分223延伸至第二存储胞310，且一部分的第三部分223配置于第二存储胞310上。在本发明的一些实施例中，存储器结构200还包含第三存储胞320。第二字节线230的第六部分233延伸至第三存储胞320，且一部分的第六部分233配置于第三存储胞320上。
在本发明的一些实施例中，第一字节线220还包含第七部分224及第八部分225。第一字节线220的第三部分223沿着第二方向D2延伸，且与第七部分224的一端连接。第八部分225自第七部分224的另一端沿着第五方向D5延伸。第五方向D5不同于第二方向D2。在一些示例中，第五方向D5可以实质上平行于第一方向D1。具体地说，第五方向D5可以实质上与第一方向D1相反。值得注意的是，第一字节线220具有由第一部分221、第二部分222、第三部分223、第七部分224及第八部分225组合的重复单元。
在本发明的一些实施例中，第二字节线230还包含第九部分234及第十部分235。第二字节线230的第六部分233沿着第四方向D4延伸，且与第九部分234的一端连接。第十部分235自第九部分234的另一端沿着第六方向D6延伸。第六方向D6不同于第四方向D4。在一些示例中，第六方向D6可以实质上平行于第三方向D3。具体地说，第六方向D6可以实质上与第三方向D3相反。类似于第一字节线220，第二字节线230具有由第四部分231、第五部分232、第六部分233，第九部分234及第十部分235组合的重复单元。
存储器结构200的配置显著地增加了电容与存储胞之间的接触面积，可以有效地减少存储器结构200的电阻。再者，由于上述增加的接触面积，因此亦可以提升电容的导通电流。此外，存储器结构200的字节线的新颖形状可以减小电容附近的电场，从而可以改善电容的漏电流。
图4绘示根据本发明一实施例的存储器结构400的俯视图。存储器结构400包含第一存储胞410、第一弯曲字节线420及第二弯曲字节线430。为了简洁的目的，图4仅示出单一个存储胞410。
在本发明的一些实施例中，从俯视图或平面图来看，如图4所示，第一存储胞410可以为椭圆形或基本上为矩形或其他合适的形状。第一存储胞410包含第一胞区域460、第二胞区域470以及数字区域480，其中数字区域480配置于第一胞区域460与第二胞区域470之间。数字区域480与第一胞区域460通过第一弯曲字节线420隔开，而数字区域480与第二胞区域470通过第二弯曲字节线430隔开。在一些实施例中，存储器结构400还包含第一电容441及第二电容442，第一电容441配置于第一胞区域460，而第二电容442配置于第二胞区域470。在一些实施例中，第一电容441完全位于第一胞区域460内，而第二电容442完全位于第二胞区域470内。在另一些实施例中，第一电容441及第二电容442的部分边界构成第一存储胞410的部分边界。
在某些实施例中，第一存储胞410包含主表面410S。第一弯曲字节线420位于第一存储胞410上，且第一弯曲字节线420包含第一转折部分421。另一方面，第二弯曲字节线430位于第一存储胞410上。第二弯曲字节线430包含第二转折部分431，其中第一弯曲字节线420和第二弯曲字节线430之间的最小间距存在于第一转折部分421和第二转折部分431之间。此外，第一转折部分421及第二转折部分431皆在垂直于主表面410S的方向上与第一存储胞410对准及/或重叠。
在一些实施例中，如图4所示，第一电容441与第一弯曲字节线420通过第一距离间隔开，第一距离为18纳米至25纳米。类似地，第二电容442与第二弯曲字节线430通过第二距离间隔开，第二距离为18纳米至25纳米。
根据一些实施例，存储器结构400还包含比特线450及位于数字区域480内的比特线接点490。比特线接点490电性连接比特线450。
请参考图5，其绘示根据本发明一些实施例的存储器结构400的俯视图。更详细说明，图5绘示储存结构400的多个存储胞。在某些实施例中，第一弯曲字节线420及第二弯曲字节线430为波曲线(wave curves)。换句话说，第一弯曲字节线420及第二弯曲字节线430的形状相似于横波的波形。
在一些实施例中，存储器结构400还包含第二存储胞411。第二存储胞411配置于第一存储胞410附近。第一弯曲字节线420延伸至第二存储胞411，且一部分的第一弯曲字节线420配置于第二存储胞411上。第一弯曲字节线420包含第三转折部分422，配置于第二存储胞411。
在某些实施例中，存储器结构400还包含第三存储胞412。第三存储胞412配置第一存储胞410及第二存储胞411附近。第二弯曲字节线430延伸至第三存储胞412，且一部分的第二弯曲字节线430配置于第三存储胞412上。第二弯曲字节线430还包含第四转折部分432，配置于第三存储胞412。
类似于存储器结构200，存储器结构400显著地增加电容与存储胞之间的接触面积，可以有效地减少存储器结构400的电阻。再者，上述的存储器结构400的字节线可以减小电容附近的电场，使得电容的漏电得以改善。
虽然本发明已以实施方式详细公开如上，然其他实施方式亦是可行的。因此权利要求的精神及范围不应受到上述的实施方式所限制。
任何本领域的技术人员，在不脱离本发明的精神与范围内，当可作各种更动与润饰。鉴于前述内容，本发明包含落入本发明的权利要求内的修改和变化。

Claims (20)

1.一种存储器结构，其特征在于，包含：
第一存储胞；
第一字节线，配置于所述第一存储胞上，其中所述第一字节线包含第一部分、第二部分及第三部分，所述第一部分自所述第二部分的一端沿着第一方向延伸，而所述第三部分自所述第二部分的另一端沿着第二方向延伸，所述第一方向与所述第二方向的夹角小于180°；以及
第二字节线，配置于所述第一存储胞上，其中所述第二字节线包含第四部分、第五部分及第六部分，所述第四部分自所述第五部分的一端沿着第三方向延伸，而所述第六部分自所述第五部分的另一端沿着第四方向延伸，所述第三方向与所述第四方向的夹角小于180°，且所述第二部分与所述第五部分之间的距离小于所述第一部分与所述第四部分的距离及所述第三部分与所述第六部分之间的距离。
2.如权利要求1所述的存储器结构，其特征在于，还包含第二存储胞，其中所述第三部分延伸至所述第二存储胞，且所述第三部分的一部分配置于所述第二存储胞上。
3.如权利要求1所述的存储器结构，其特征在于，还包含第三存储胞，其中所述第六部分延伸至所述第三存储胞，且所述第六部分的一部分配置于所述第三存储胞上。
4.如权利要求1所述的存储器结构，其特征在于，所述第一存储胞包含第一胞区域、第二胞区域及数字区域，所述数字区域配置于所述第一胞区域与所述第二胞区域之间。
5.如权利要求4所述的存储器结构，其特征在于，还包含第一电容及第二电容，所述第一电容配置于所述第一胞区域，而所述第二电容配置于所述第二胞区域。
6.如权利要求4所述的存储器结构，其特征在于，还包含比特线，延伸穿过所述第一存储胞。
7.如权利要求6所述的存储器结构，其特征在于，还包含比特线接点，配置于所述第一存储胞的所述数字区域，且与所述比特线电性连接。
8.如权利要求4所述的存储器结构，其特征在于，所述数字区域与所述第一胞区域通过所述第一字节线隔开，而所述数字区域与所述第二胞区域通过所述第二字节线隔开。
9.如权利要求1所述的存储器结构，其特征在于，所述第二部分与所述第五部分之间的所述距离为5-50纳米。
10.如权利要求1所述的存储器结构，其特征在于，所述第一字节线及所述第二字节线各自包含弯折点，所述第一字节线的所述弯折点及所述第二字节线的所述弯折点配置于所述第一存储胞内。
11.如权利要求1所述的存储器结构，其特征在于，所述第一字节线或所述第二字节线的宽度为5-50纳米。
12.一种存储器结构，其特征在于，包含：
第一存储胞，具有主表面；
第一弯曲字节线，配置于所述第一存储胞上，且所述第一弯曲字节线包含第一转折部分；以及
第二弯曲字节线，配置于所述第一存储胞上，且所述第二弯曲字节线包含第二转折部分，其中所述第一弯曲字节线与所述第二弯曲字节线之间的最小间距位于所述第一转折部分与所述第二转折部分之间，而所述第一转折部分及所述第二转折部分皆在垂直于所述主表面的方向上与所述第一存储胞对准。
13.如权利要求12所述的存储器结构，其特征在于，所述第一转折部分及所述第二转折部分配置于所述第一存储胞中。
14.如权利要求12所述的存储器结构，其特征在于，还包含第二存储胞，其中所述第一弯曲字节线延伸至所述第二存储胞，且所述第一弯曲字节线的一部分配置于所述第二存储胞上。
15.如权利要求14所述的存储器结构，其特征在于，所述第一弯曲字节线具有第三转折部分，配置于所述第二存储胞中。
16.如权利要求12所述的存储器结构，其特征在于，还包含第三存储胞，其中所述第二弯曲字节线延伸至所述第三存储胞，且所述第二弯曲字节线的一部分配置于所述第三存储胞上。
17.如权利要求12所述的存储器结构，其特征在于，所述第一存储胞包含第一胞区域、第二胞区域及数字区域，所述数字区域位于所述第一胞区域与所述第二胞区域之间。
18.如权利要求17所述的存储器结构，其特征在于，还包含第一电容及第二电容，所述第一电容配置于所述第一胞区域中，而所述第二电容配置于所述第二胞区域中。
19.如权利要求12所述的存储器结构，其特征在于，还包含比特线，其中所述比特线延伸穿过所述第一存储胞。
20.如权利要求19所述的存储器结构，其特征在于，还包含比特线接点，配置于所述数字区域中，并与所述比特线电性连接。
CN201811441977.1A 2018-10-28 2018-11-29 存储器结构 Active CN111106114B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/172,853 2018-10-28
US16/172,853 US10622030B1 (en) 2018-10-28 2018-10-28 Memory structure with non-straight word line

Publications (2)

Publication Number Publication Date
CN111106114A true CN111106114A (zh) 2020-05-05
CN111106114B CN111106114B (zh) 2022-06-17

Family

ID=70223728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811441977.1A Active CN111106114B (zh) 2018-10-28 2018-11-29 存储器结构

Country Status (3)

Country Link
US (1) US10622030B1 (zh)
CN (1) CN111106114B (zh)
TW (1) TWI694589B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2572148B (en) * 2018-03-19 2020-09-16 X-Fab Semiconductor Foundries Gmbh Programmable read-only memory device
JP2023132769A (ja) * 2022-03-11 2023-09-22 キオクシア株式会社 半導体記憶装置
KR20240064314A (ko) * 2022-11-04 2024-05-13 삼성전자주식회사 반도체 메모리 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124407A (zh) * 1994-03-25 1996-06-12 株式会社日立制作所 半导体集成电路器件及其制造方法
US6043562A (en) * 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
CN1495906A (zh) * 2002-07-08 2004-05-12 ���ǵ�����ʽ���� 具有侧向偏移存储节点的动态随机存取存储器单元及其制造方法
US20060214209A1 (en) * 2005-03-25 2006-09-28 Doyle Daniel H High density semiconductor memory and method of making
US20070217245A1 (en) * 2006-03-15 2007-09-20 Fei Wang 6F² DRAM cell design with 3F-pitch folded digitline sense amplifier
CN107634057A (zh) * 2017-10-30 2018-01-26 睿力集成电路有限公司 动态随机存取存储器阵列及其版图结构、制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839705A (en) * 1987-12-16 1989-06-13 Texas Instruments Incorporated X-cell EEPROM array
KR940002837B1 (ko) * 1990-06-12 1994-04-04 금성일렉트론 주식회사 롬 셀 구조
TW393731B (en) 1997-12-01 2000-06-11 Nanya Plastics Corp DRAM sharing a bit line contact window with multi-memory cells and its manufacturing method
KR100277888B1 (ko) * 1997-12-31 2001-02-01 김영환 플래쉬메모리및그의제조방법
JP2003273245A (ja) * 2002-03-15 2003-09-26 Hitachi Ltd 半導体記憶装置
TWI278100B (en) 2005-07-01 2007-04-01 Nanya Technology Corp Method of fabricating dynamic random access memory and array of the same
US9780112B2 (en) * 2015-10-26 2017-10-03 Sandisk Technologies Llc Methods and apparatus for three-dimensional NAND non-volatile memory devices with side source line and mechanical support

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124407A (zh) * 1994-03-25 1996-06-12 株式会社日立制作所 半导体集成电路器件及其制造方法
US6043562A (en) * 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
CN1495906A (zh) * 2002-07-08 2004-05-12 ���ǵ�����ʽ���� 具有侧向偏移存储节点的动态随机存取存储器单元及其制造方法
US20060214209A1 (en) * 2005-03-25 2006-09-28 Doyle Daniel H High density semiconductor memory and method of making
US20070217245A1 (en) * 2006-03-15 2007-09-20 Fei Wang 6F² DRAM cell design with 3F-pitch folded digitline sense amplifier
CN107634057A (zh) * 2017-10-30 2018-01-26 睿力集成电路有限公司 动态随机存取存储器阵列及其版图结构、制作方法

Also Published As

Publication number Publication date
US20200135241A1 (en) 2020-04-30
TW202017153A (zh) 2020-05-01
TWI694589B (zh) 2020-05-21
CN111106114B (zh) 2022-06-17
US10622030B1 (en) 2020-04-14

Similar Documents

Publication Publication Date Title
US8130529B2 (en) Semiconductor device
CN111106114B (zh) 存储器结构
US5442212A (en) Semiconductor memory device
US8405137B2 (en) Single transistor floating-body DRAM devices having vertical channel transistor structures
CN108389860B (zh) 半导体装置
US7119389B2 (en) Dynamic random access memory cells having laterally offset storage nodes
US7897465B2 (en) Semiconductor device having reduced sub-threshold leakage
CN107994018B (zh) 半导体存储器件结构及其制作方法
KR890013775A (ko) 반도체 메모리장치
CN108878424B (zh) 一种采用埋入式位线的晶体管结构及其制造方法
US8980736B2 (en) Semiconductor devices and methods of manufacturing the same
US11784255B2 (en) Semiconductor devices with bent portions
US7852655B2 (en) Semiconductor memory device
US8399919B2 (en) Unit block circuit of semiconductor device
KR970067851A (ko) 강자성체 비휘발성 메모리 셀 및 메모리 셀 형성 방법
KR101168468B1 (ko) 반도체 소자의 제조 방법
CN109830480B (zh) 动态随机存取存储器
CN113224060B (zh) 半导体存储装置
US6864518B1 (en) Bit cells having offset contacts in a memory array
JPS58147147A (ja) メモリ
KR20030002203A (ko) 반도체 디램 셀
KR20060001191A (ko) 반도체소자
KR20030002171A (ko) 반도체 메모리 셀의 레이 아웃 구조
US20090101981A1 (en) One-transistor type dram
KR20080063587A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant