CN111066150A - 平面微波谐振器电路的微制造的空气桥 - Google Patents

平面微波谐振器电路的微制造的空气桥 Download PDF

Info

Publication number
CN111066150A
CN111066150A CN201780094198.6A CN201780094198A CN111066150A CN 111066150 A CN111066150 A CN 111066150A CN 201780094198 A CN201780094198 A CN 201780094198A CN 111066150 A CN111066150 A CN 111066150A
Authority
CN
China
Prior art keywords
base material
bridge
metal
metal line
superconducting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780094198.6A
Other languages
English (en)
Other versions
CN111066150B (zh
Inventor
V·阿迪加
M·布林克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN111066150A publication Critical patent/CN111066150A/zh
Application granted granted Critical
Publication of CN111066150B publication Critical patent/CN111066150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00—Superconductive or hyperconductive conductors, cables, or transmission lines
    • H01B12/02—Superconductive or hyperconductive conductors, cables, or transmission lines characterised by their form
    • H01B12/06—Films or wires on bases or cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32058—Deposition of superconductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76891—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H7/00—Details of devices of the types covered by groups H05H9/00, H05H11/00, H05H13/00
    • H05H7/14—Vacuum chambers
    • H05H7/18—Cavities; Resonators
    • H05H7/20—Cavities; Resonators with superconductive walls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0156—Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group IVB, e.g. titanium, zirconium or hafnium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/20—Permanent superconducting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Data Mining & Analysis (AREA)
  • Medical Informatics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

一种用于平面微波谐振器电路的微型空气桥的制造方法，包括在基础材料表面上沉积超导膜，其中超导膜形成有压缩应力，其中压缩应力高于定义结构的临界弯曲应力，蚀刻超导膜的暴露区域，从而形成至少一个桥，蚀刻基础材料，从而在至少一个桥和基础材料之间形成间隙，在超导膜的至少一部分和基础材料的至少一部分上沉积至少一条金属线。其中，至少一条金属线在桥下面延伸。

Description

平面微波谐振器电路的微制造的空气桥
背景技术
本发明总体上涉及集成电路芯片，并且更具体地，涉及用于平面微波谐振器电路的微制造的空气桥。
发明内容
本发明提供了用于平面微波谐振器电路的微制造的空气桥的工艺和结构。在一个实施例中，该工艺包括在基础材料的表面上沉积超导膜，其中该超导膜形成有压缩应力，其中该压缩应力高于限定结构的临界弯曲应力，在超导膜上形成第一光刻胶图案，其中光刻胶图案限定了至少一个桥，蚀刻了超导膜的暴露区域，从而形成了至少一个桥，蚀刻基础材料，从而在至少一个桥与基底材料之间形成了间隙，在基础材料的至少限定的表面上形成第二光刻胶图案，其中第二光刻胶图案限定用于至少一条金属线的空间，清洁超导膜的至少一部分表面，并在超导膜的至少一部分和基础材料的至少一部分上沉积至少一条金属线，其中至少一条金属线连接超导膜的第一部分和超导膜的第二部分，其中至少一条金属线在桥下面延伸，以及去除第二光刻胶图案。
在替代实施例中，该工艺包括在基础材料的表面上沉积第一超导膜，在第一超导膜的表面上沉积第二超导膜，其中第二超导膜形成为具有压缩应力，其中压缩应力高于限定结构的临界弯曲应力，在第二超导膜上形成第一光刻胶图案，其中光刻胶图案限定至少一个桥，蚀刻第二超导膜的暴露区域，从而形成至少一个桥，蚀刻第一超导膜，从而在至少一个桥和基础材料之间形成间隙，在基础材料的至少限定表面上形成第二光刻胶图案，其中第二光刻胶图案限定用于至少一条金属线的空间，清洁第二超导膜的至少一部分表面，在第二超导膜的至少一部分和基础材料的至少一部分上沉积所述至少一条金属线，其中至少一条金属线连接第二超导膜的第一部分和第二超导膜的第二部分，其中至少一条金属线在桥下面延伸，以及去除第二光刻胶图案。
在一个实施例中，该结构包括：基础材料；在基础材料上形成具有压缩应力的第一金属层；以及在第一层上形成的一层或多层金属，其中一个或多层具有与第一层的压缩应力不同的压缩应力。在一个实施例中，第一层和一个或多个层包括超导材料。
在替代实施例中，该结构包括基础材料，在基础材料上的薄膜，在薄膜的第一部分和薄膜的第二部分之间的，其中薄膜被部分去除的区域，以及在第一部分和第二部分之间的薄膜桥，其中桥，第一部分和第二部分包括整体结构。在一个实施例中，该结构还包括在第一部分和第二部分之间且未连接到第一部分和第二部分的薄膜的第三部分，在第一部分和第二部分之间的并且未连接第一部分和第二部分薄膜的第四部分，以及在薄膜桥下面延伸并且将第三部分连接到第二部分的金属线。
在一个实施例中，该结构包括在基础材料上的第一金属区域，在基础材料上的第二金属区域，连接第一金属区域和第二区域的桥，其中第一金属区域、第二金属区域，以及桥包括整体结构，在基础材料上的第一金属区域与基础材料上的第二金属区域之间的第一金属线，在基础材料上的第一金属区域与第二金属区域之间的第二金属线，以及在基础材料上的第一金属区域和在基础材料上的第二金属区域之间的第三金属线，其中第三金属线连接第一金属线和第二金属线。在进一步的实施例中，第一金属线和第二金属线包括相同的材料，并且第三金属线包括与第一金属线和第二金属线的材料不同的材料。
附图说明
图1A描绘了根据本发明的示例性实施例的图；
图1B描绘了根据本发明的示例性实施例的图；
图1C描绘了根据本发明的示例性实施例的图；
图1D描绘了根据本发明的示例性实施例的图；
图1E描绘了根据本发明的示例性实施例的图；
图1F描绘了根据本发明的示例性实施例的图；
图1G描绘了根据本发明的示例性实施例的图；
图1H描绘了根据本发明的示例性实施例的图；
图1I描绘了根据本发明的示例性实施例的图；
图2A描绘了根据本发明的示例性实施例的图；
图2B描绘了根据本发明的示例性实施例的图；
图2C描绘了根据本发明的示例性实施例的图；
图2D描绘了根据本发明的示例性实施例的图；
图2E描绘了根据本发明的示例性实施例的图；
图2F描绘了根据本发明的示例性实施例的图；
图2G描绘了根据本发明的示例性实施例的图；
图2H描绘了根据本发明的示例性实施例的图；
图2I描绘了根据本发明的示例性实施例的图；
图3A描绘了根据本发明的示例性实施例的图；
图3B描绘了根据本发明的示例性实施例的图；
图4A描绘了根据本发明的示例性实施例的图；
图4B描绘了根据本发明的示例性实施例的图；
图4C描绘了根据本发明的示例性实施例的图；
图5描绘了根据本发明的示例性实施例的图；
图6描绘了根据本发明的示例性实施例的图；
图7描绘了根据本发明示例性实施例的流程图；
图8描绘了根据本发明示例性实施例的流程图。
具体实施方式
本发明提供了用于平面微波谐振器电路的微制造空气桥的工艺和结构。在一个实施例中，该方法包括在基础材料的表面上沉积超导膜，其中该超导膜形成有压缩应力，其中该压缩应力高于限定结构的临界弯曲应力，在超导膜上形成第一光刻胶图案，其中光刻胶图案限定了至少一个桥，该桥蚀刻了超导膜的暴露区域，从而形成了至少一个桥，蚀刻了基础材料，从而在至少一个桥与基础材料之间形成了间隙。在基础材料的至少限定的表面上形成第二光刻胶图案，其中第二光刻胶图案限定用于至少一条金属线的空间，清洁超导膜的至少一部分表面，并在至少一部分超导膜和至少一部分基础材料上沉积至少一条金属线，其中至少一条金属线连接超导膜的第一部分和超导膜的第二部分，其中至少一条金属线在桥下面延伸，并去除第二光刻胶图案。
在替代实施例中，该工艺包括在基础材料的表面上沉积第一超导膜，在第一超导膜的表面上沉积第二超导膜，其中第二超导膜以压缩应力形成，其中压缩应力高于所定义结构的临界弯曲应力，在第二超导膜上形成第一光刻胶图案，其中光刻胶图案限定至少一个桥，蚀刻第二超导膜的暴露区域，从而形成至少一个桥，蚀刻第一超导膜，从而在至少一个桥和基础材料之间形成间隙，在基底的至少限定表面上形成第二光刻胶图案，其中第二光刻胶图案限定至少一条金属线的空间，清洁第二超导膜的至少一部分表面，在第二超导膜的至少一部分和基础材料的至少一部分上沉积至少一条金属线，其中至少一条金属线连接第二超导膜的第一部分和第二超导膜的第二部分，其中至少一条金属线在桥下延伸，并去除第二光刻胶图案。
在一个实施例中，该结构包括：基础材料；在基础材料上形成具有压缩应力的第一金属层；以及在第一层上形成的一层或多层金属，其中一个或多个层具有与第一层的压缩应力不同的压缩应力。在一个实施例中，第一层和一个或多个层包括超导材料。
在替代实施例中，该结构包括基础材料，在基础材料上的薄膜，在第一部分薄膜与第二部分薄膜之间的区域，其中在该区域薄膜被部分去除，以及在第一部分和第二部分之间的薄膜桥，其中桥、第一部分和第二部分包括整体结构。在一个实施例中，该结构还包括在第一部分和第二部分之间且未连接到第一部分和第二部分的第三部分薄膜，在第一部分和第二部分之间并且未连接到第一部分和第二部分的第四部分薄膜，以及，在薄膜桥下面延伸并且将第三部分连接到第二部分的金属线。
在一个实施例中，该结构包括在基础材料上的第一金属区域，在基础材料上的第二金属区域，连接第一金属区域和第二区域的桥，其中第一金属区域、第二金属区域，以及该桥包括整体结构，位于基础材料上的第一金属区域与基础材料上的第二金属区域之间的第一金属线，位于基础材料上的第一金属区域与第二金属区域之间的第二金属线，位于基础材料上的第一金属区域和位于基础材料上的第二金属区域之间的第三金属线，其中第三金属线连接第一金属线和第二金属线。在进一步的实施例中，第一金属线和第二金属线包括相同的材料，并且第三金属线包括与第一金属线和第二金属线的材料不同的材料。
超导共面波导(CPW)传输线和谐振器是用于亚毫米电磁辐射、量子存储元件和固态量子计算架构的低温检测器的组成部分。CPW的所需模式轮廓是对称的，中心走线两侧的两个接地平面保持相同的静电势。然而，微波电路中的不对称性和不连续性会导致寄生缝隙线模式的激发。这些模式可以耦合到电路的各个例如量子位的元素，并且它们代表损耗和退相干的来源。
被CPW结构中断的接地平面之间的交叉连接可以抑制这些杂散模式。独立式跨接器(称为空桥)已成为常规微波CPW技术的主要组成部分，最近已开发出制造工艺，用于在超导微波电路上构建空桥。一些制造空气桥的方法增加了可能降低电路质量的处理步骤。另外，必须小心以避免在这样的结构的界面处意外地产生具有小的临界电流的隧道结。在一些实施例中，通过在膜上沉积金属桥的附加工艺形成桥。在一个实施例中，通过蒸发进行沉积。在一实施例中，通过蒸发来沉积至少一条金属线。此工艺可能导致金属桥和金属膜之间的界面薄弱。
在某些情况下，随着量子处理器中量子位的数量增加，量子位在拓扑上变得孤立，因此被隔开。可以通过在信号承载CPW线，越过另一条线的信号承载线的交点处使用空桥来达到这种孤立的量子位。在本公开的实施例中，承载信号的桥被用于越过另一信号承载线以及地线。在这种情况下，必须调整中心信号传输桥(悬浮)线和相应的接地线之间的气隙，以匹配阻抗要求。
在一个实施例中，在基础材料上的图案化薄膜包括桥，基本垂直于桥结构延伸并在桥结构附近中断的虚线，在虚线的第一侧上并连接至桥的第一端的第一接地平面，以及在虚线的第二侧上并连接至桥的第二端的第二接地平面。在一个实施例中，桥、第一接地平面和第二接地平面是整体结构。例如，这种单片结构可能会导致坚固得多的桥，因为没有其他气桥设计中的桥/膜界面。在一个实施例中，沉积第二金属以在悬浮结构下方形成地下通道。第二金属部分在暴露的基础材料上沉积，部分在虚线的薄膜上沉积，从而连接虚线的两个部分。
薄膜中的应力梯度
在本发明的一个实施例中，产生具有感应应力梯度的薄膜。在一个实施例中，以比所设计的桥的临界弯曲应力更高的应力来沉积压缩应力膜，该应力在整个厚度上具有导致方向弯曲(远离基础材料)的应力梯度。在一个实施例中，薄膜被沉积在多个不同的层中，其中在每个层中具有变化的感应应力。在一个实施例中，跨过桥的整个厚度的平均应力梯度高于悬挂结构的临界弯曲应力，以便于弯曲。在一个实施例中，膜是铌、氮化铌、氮化钛和/或铌钛氮化物。在一个实施例中，超导膜包括选自铝和铌的一组材料。
在一个实施例中，该膜是任何超导膜。在一个实施例中，膜被溅射在上面。在一个实施例中，改变溅射室的氩含量以改变薄膜中的压缩应力。在一个实施例中，薄膜的每个层的范围为5nm至50nm。在一个实施例中，薄膜厚度为50nm至500nm。在一个实施例中，将形成不具有应力梯度的第一牺牲薄膜，并且将形成具有应力梯度的第二薄膜。
弯曲
在一个实施例中，横跨薄膜厚度的平均应力高于将被悬挂的设计结构的临界弯曲应力。薄膜中的压缩应力将导致设计的结构弯曲。在一个实施例中，图案化为梁(即，桥)的薄膜的临界弯曲应力由下式给出：
σc＝π2EL2/3t2 公式1
其中E、L和t分别是梁的杨氏模量，长度和厚度。
由压缩应力σ>σc引起的最大挠度(Vmax)由下式给出
Vmax＝2((σ/E)(L/π)2 –t2/3)1/2 公式2
在一个实施例中，调整梁的压缩应力、长度和厚度以获得期望的挠度。例如，可以通过与中央信号传输线一起对地面制作地下通道，来增加桥结构的长度而不会影响CPW边界。例如，可能有必要使桥结构的宽度大于厚度，以避免梁的横向弯曲。一旦将弯曲限制在垂直方向上，就可以通过在整个薄膜厚度上具有应力梯度来实现优先的向上弯曲(而不是向下弯曲)，根据实现弯曲的要求，只要整个厚度上的平均压缩应力高于临界弯曲应力。在一个实施例中，膜由多层形成，并且每层的压缩应力不同于前一层的压缩应力。在一个实施例中，一个或多个层中的每个层的压缩应力与第一层和一个或多个层中的先前层的压缩应力不同。在一个实施例中，该层是超导材料。
第一光刻胶层
在一个实施例中，将光刻胶施加到薄膜的表面，使得要蚀刻掉的薄膜区域保持暴露。使用光源对光刻胶进行曝光，然后进行显影。例如，可以将光刻胶曝光或使用激光进行固化，以对固化的区域进行图案化，或者使用具有遮罩的紫外线(UV)灯将不希望暴露于光的区域遮蔽。在一个实施例中，光刻胶在光刻步进机或扫描仪中曝光。在一个实施例中，去除光刻胶的一部分。
在一个实施例中，光刻胶是正光刻胶。在正光刻胶中，暴露于光的光刻胶的一部分变得可溶于光刻胶显影剂，而光刻胶的未曝光部分仍不溶于光刻胶显影剂。
在一个实施例中，光刻胶是负光刻胶。在负光刻胶中，暴露于光的光刻胶的一部分变得不溶于光刻胶显影剂，而光刻胶的未曝光部分可溶于光刻胶显影剂。
在一个实施例中，光刻胶层是正色调光刻胶材料，并且正色调显影工艺去除了光刻胶层的暴露部分。在一个实施例中，光刻胶层是负色调光刻胶材料，并且负色调显影工艺去除光刻胶层的未曝光部分。在一个实施例中，光刻胶显影剂是将未曝光或未固化的树脂溶解在负色调光刻胶中的液体。在一个实施例中，光刻胶显影剂是将曝光或固化的树脂溶解在正性光刻胶中的液体。抗蚀剂显影工艺导致一部分样品表面带有薄膜，一部分样品表面涂覆有光刻胶。随后，通过蚀刻将抗蚀剂图案转印到薄膜上。在一个实施例中，在蚀刻之后执行剥离工艺以去除光刻胶的剩余部分。
蚀刻超导体
在一个实施例中，薄膜是超导材料。在一个实施例中，蚀刻工艺用于去除一部分超导材料。例如，去除材料，使得在基础材料的表面上形成导线。在一个实施例中，被去除的超导材料部分由显影后剩余的光刻胶限定。在一个实施例中，通过蚀刻工艺限定桥。在一个实施例中，蚀刻是干蚀刻工艺。例如，蚀刻气体可以包含氯、氯化分子和/或氟化分子。在一个实施例中，蚀刻工艺包括蚀刻，直到系统检测到基础材料然后停止蚀刻工艺为止。在一个实施例中，蚀刻工艺是各向异性的。在一个实施例中，桥的宽度为300nm至10μm。在一个实施例中，取决于电路的频率和阻抗要求，桥下方的地下通道线的长度约为桥的宽度的2至30倍。在一个实施例中，调整桥的宽度与地下通道的宽度的比率，以针对期望的应用优化性能。在一个实施例中，地下通道线是信号线。
在一个实施例中，将图案设计为使得在桥上的光刻胶掩模形成有孔。在一个实施例中，桥的最小横向尺寸大于膜的厚度。在一个实施例中，图案被设计成使得桥将是多个基本平行的桥。例如，该桥实际上可以是两个具有横梁的桥，该横梁连接这两个桥。在一个实施例中，蚀刻可以将桥形成为具有多个孔的网格形状。在一个实施例中，第一光刻胶图案限定一个或多个孔的集合，其中一个或多个孔的集合的尺寸被设置为使得可以通过一个或多个孔蚀刻基础材料，并且其中一个或多个孔的集合设置以使金属无法通过一个或多个孔的集合沉积。在一个实施例中，第一光刻胶图案限定一个或多个孔的集合，其中该一个或多个孔的集合的尺寸被设置为使得金属可以通过该一个或多个孔的集合沉积。在一个实施例中，沉积的金属是铝。
地下通道光刻胶层
在一个实施例中，施加光刻胶以控制对桥下的基础材料的蚀刻。例如，可以像以前一样施加光刻胶，以勾画出桥下要蚀刻掉基础材料的区域，从而在基础材料蚀刻过程中，其他部分的基础材料被光刻胶覆盖。
在一个实施例中，不施加光刻胶以控制基础材料的蚀刻。例如，可以从暴露超导材料的表面上的基本上任何地方蚀刻基础材料(即，基础材料是硅)。
蚀刻地下通道
在一个实施例中，将桥下的基础材料蚀刻掉以将其从衬底释放。释放后，桥中的压缩应力会使桥弯曲，远离基础材料，从而形成立交桥。在一个实施例中，对基础材料(例如，硅)的蚀刻是各向同性的工艺。在一个实施例中，蚀刻的垂直深度由释放桥所需的期望的横向蚀刻限定。在一个实施例中，深度可以被定制以增加部件的性能。在一个实施例中，桥和地下通道之间的间隙间隔被设计成允许通过共面波导(CPW)的大量传输。在一个实施例中，间隙被设计用于最小化传输损耗。在一个实施例中，一旦基础材料在桥下充分蚀刻，则桥中的压缩应力将导致桥弯曲。在一个实施例中，通过控制桥的长度来增加间隙。例如，增加桥的长度将增加间隙。
参照图1A-1C，在一个实施例中，将金属涂层120沉积在基础材料110上。以这样的方式沉积金属涂层120，使得金属涂层120在其整个厚度上具有压缩应力梯度。去除一部分金属涂层120，形成通道130和132，并留下金属线140、150和160。图1B是结构100在A1处的横截面。图1C是结构100在B1处的横截面。可以根据结构100的要求定制金属线140的宽度以及金属线150和160的宽度。在一个实施例中，第一金属线、第二金属线和第三金属线不指示顺序，而是用来区分不同的线。
参照图1D-1F，在一个实施例中，从通道130和132以及金属线140下方去除一部分基础材料110。一旦从通道130和132以及金属线140下方去除基础材料110，金属线140由于横跨金属涂层120的整个厚度的压缩应力就会从结构100弧出，以形成桥142。图1E是结构100在A2处的横截面。图1F是结构100在B2处的横截面。在图1A-1F中未示出用于图案化金属涂层120和/或基础材料110的抗蚀剂掩模。在一个实施例中，在蚀刻完成之后去除剩余的抗蚀剂。在一个实施例中，在金属涂层120与基础材料110之间存在分层，其中桥142与金属涂层120的附接部分相接。
参照图1G-1I，在一个实施例中，将连接金属线170沉积在金属线150、160和基础材料110上，使得金属线150和160在桥142下连接而不接触桥142。在一个实施例中，在沉积之前清洁包括金属线150和160的金属涂层120的表面。在一个实施例中，连接金属线170是实线。在一个实施例中，金属线170与金属线150和160的宽度基本相同。在一个实施例中，金属线170比金属线150和160稍宽或窄。图1H是结构100在A3处的横截面。在未示出的实施例中，将通过蚀刻工艺对基础材料110底切。例如，在图1I中，可以在金属涂层120下方部分地去除基础材料110，使得通道130将比某些区域中所描绘的宽。同样地，在一个实施例中，蚀刻工艺去除材料，使得所得的通道结构具有倒圆的壁和角，而不是所示的直边缘和尖角(例如，如通道130所示的直壁和尖角)。图1I是结构100在B3处的横截面。在一个实施例中，基于桥的设计来控制间隙180。
牺牲材料
在一个实施例中，在桥结构下方使用牺牲材料。在一个实施例中，牺牲材料是超导材料。在一个实施例中，在沉积薄膜之前，将牺牲材料沉积在衬底上。例如，可以将牺牲超导材料沉积在基础材料的表面上，并将薄膜(即，多层超导材料)沉积在牺牲超导材料的表面上。在一个实施例中，牺牲超导材料为5-500nm厚。在一个实施例中，牺牲超导材料和多层超导材料是不同的材料。例如，牺牲超导材料可以是钛、氮化钛和/或铝，并且多层超导材料可以是铌或氮化铌。
在一个实施例中，沉积光刻胶并图案化，并且执行第一蚀刻。在一个实施例中，在第一蚀刻中，在没有光刻胶图案的区域中，仅将多层超导材料基本上蚀刻掉。在一个实施例中，在第一蚀刻中，在没有光刻胶图案的区域中蚀刻掉多层超导材料和牺牲超导材料。在一个实施例中，执行第二超导材料蚀刻，其中蚀刻剂被专门设计成蚀刻掉牺牲超导材料(通过第一蚀刻暴露)并留下大部分的多层超导材料。例如，第一蚀刻可以限定金属线和桥结构。第二次蚀刻可以从桥结构下面对牺牲超导材料进行底切，从而从超导材料释放桥结构。
参照图2A-2C，在一个实施例中，首先将牺牲层215沉积在基础材料210上，并且将金属涂层220放置在牺牲层215上。在一个实施例中，基础材料210是硅，金属涂层220是超导材料，并且牺牲层215是超导材料。去除金属涂层220的一部分，形成通道230和232，并留下金属线240和金属线250和260。图2B是结构200在C1处的横截面。图2C是结构200在D1处的横截面。
参照图2D-2F，在一个实施例中，从通道230和232以及在金属线240下方去除牺牲层215的一部分。一旦从金属线240下方去除牺牲层215，金属线240由于横跨金属涂层220的整个厚度的压缩应力从基础材料210上弧出，以形成桥242。在一个实施例中，一旦去除牺牲层215，基础材料210就被蚀刻掉。在一个实施例中，一旦去除牺牲层215，基础材料210就不会被被蚀刻掉。图2E是结构200在C2处的横截面。图2F是结构200在D2处的横截面。在一个实施例中，在蚀刻工艺期间对牺牲层215进行底切，使得会去除诸如沟道230之类的沟道的边缘附近的牺牲层215的一部分。在一个实施例中，金属涂层220和桥242具有基本相同的厚度。在一个实施例中，在金属涂层220和牺牲层215之间，桥242与金属涂层220的附接部分相交处存在轻微的分层。在一个实施例中，在牺牲层215与基础材料210之间，在桥242与金属涂层220的附接部分相交处存在轻微的分层。在一个实施例中，蚀刻工艺将对金属涂层220进行底切，从而将在金属涂层220下方的牺牲层215的一部分去除。
参照图2G-2I，在一个实施例中，将连接金属线270沉积在金属线250、260和基础材料210上，使得金属线250和260在桥242下连接而不连接金属线270。在一个实施例中，连接金属线270也部分地沉积在金属线250和260的边缘下方的牺牲层215的暴露部分上。在一个实施例中，金属线270的宽度与金属线250的宽度基本相同。在一个实施例中，金属线270比金属线250和260稍宽或更窄。在一个实施例中，在沉积之前清洁包括金属线250和260的金属涂层220的表面。在一个实施例中，连接金属线270是没有任何中断的连续线。图2H是结构200在C3处的横截面。图2I是结构200在D3处的横截面。在一实施例中，基于桥的设计来控制连接金属线270与桥242之间的间隙。在一个实施例中，连接金属线是至少一条金属线，并且至少一条金属线是铝。
剥离抗蚀剂
在一个实施例中，剥离工艺用于形成在基体材料上的桥下延伸的金属线。将剥离层施加到衬底的表面，然后将光刻胶层施加到剥离层的表面。如前所述，使光刻胶固化并显影，从而在光刻胶中留下与金属线的路径相对应的图案。在一个实施例中，在显影步骤中去除金属线路径中的剥离抗蚀剂。例如，剥离抗蚀剂可以通过光刻胶显影剂或不同的材料和/或工艺来去除/蚀刻。在一个实施例中，在去除光刻胶图案的地方去除剥离抗蚀剂。例如，在去除光刻胶的区域中，可以洗去未覆盖的剥离抗蚀剂。在显影过程中，光刻胶下面的剥离抗蚀剂可能会发生底切。在一个实施例中，桥的阴影可能导致光刻胶不能在桥下方固化。在一个实施例中，在显影过程中，剥离抗蚀剂的底切将去除在桥下的光刻胶下方的剥离抗蚀剂，从而形成用于沉积金属线的连续路径。在一个实施例中，金属线沉积在桥结构的下方。例如，可以使用抗蚀剂工艺来定义用于沉积金属线的通道。在一个实施例中，光刻具有光学邻近效应，该效应可使桥下面的抗蚀剂区域显影，而该区域看不见光子源。如果需要，可以通过在光学曝光后过度显影抗蚀剂来去除桥下未曝光的抗蚀剂。在一个实施例中，基础材料的限定表面是基础材料的将不沉积至少一条金属线的暴露表面，使得没有抗蚀剂的区域将是将沉积至少一条金属线的区域。在一个实施例中，抗蚀剂形成在其他表面(例如金属涂层的表面)上，使得整个形成的结构的基本上所有顶表面都被抗蚀剂覆盖，除了将形成至少一条金属线的地方。
电子束光刻
在一个实施例中，电子束光刻(EBL)用于曝光抗蚀剂。在EBL中，电子束会暴露抗蚀剂要显影的部分(对于正抗蚀剂)。电子向暴露区域附近的区域散射会产生邻近效应，例如，可以暴露出桥下的抗蚀剂，桥下看不见电子源。
铝沉积
在一个实施例中，铝以陡峭的角度在衬底的表面上沉积。在一个实施例中，在铝沉积之前，对超导金属的表面进行离子铣削以去除任何堆积的氧化物层。在一个实施例中，用于地下通道的铝在剥离工艺中沉积。
桥设计
在一个实施例中，桥可以被设计成具有孔。在一个实施例中，桥可以被设计成没有孔。在一个实施例中，第一组孔将足够大以允许蚀刻桥下的基础材料或牺牲性超导金属，但又不足够大以允许铝在不需要的情况下在桥下沉积。在一个实施例中，第一组孔将足够小以允许蚀刻桥下的基础材料或牺牲性超导金属，但又不足够大以允许在桥下的铝沉积。在一个实施例中，桥中的第二组的一个或多个孔大到足以允许在桥下的铝沉积。
参考图3A和3B，在一实施例中，桥结构形成有切口，例如孔390和矩形395。例如，孔390和矩形395可以在蚀刻期间从金属涂层320上去除。在一个实施例中，孔390被设计成允许蚀刻掉基础材料，但是当沉积连接金属线370时，孔不足够大以使得金属沉积在桥下面的基础材料上。在一个实施例中，连接金属线370与金属线350和360的宽度基本相同。在一个实施例中，矩形395位于要沉积连接金属线370的区域上方。例如，矩形395可以被设计成足够大以使得基础材料被蚀刻掉并且连接金属线370被沉积。在一个实施例中，连接金属线370的宽度将与矩形395基本相同。在一个实施例中，连接金属线370可比矩形395稍宽或更窄。
参照图4A-4C，在一个实施例中，在具有多组孔490和矩形495的组件400上形成桥结构，使得桥下面的多个区域被蚀刻掉了基础材料，并且多个区域可以具有沉积的连接金属线471、472和473。例如，可以沉积连接金属线471，使得区域452通过连接金属线471连接到区域462。例如，可以沉积连接金属线472，使得金属线450通过连接金属线472连接到金属线460。例如，可以沉积连接金属线471，使得区域454通过连接金属线473连接到区域464。
弯曲诱导
在一个实施例中，可能有必要施加外力以使悬吊结构(即，桥)向外弯曲。例如，可以将偏压施加到桥，并且可以在桥附近放置接地结构以使桥向外弯曲。在一个实施例中，将桥拉离基础材料。在一个实施例中，制造桥的方法包括将至少一个桥接件拉离基础材料。在一实施例中，桥是至少一个桥。在一个实施例中，拉动包括通过使用静电力将至少一个桥拉离基础材料。在一个实施例中，使用静电力执行拉动。在一个实施例中，向外意味着远离基础材料。
参照图5，在一个实施例中，电压偏置用于促进桥结构542的弯曲。图5是根据本公开的实施例的桥结构的横截面。在一个实施例中，将负电荷施加到接地结构545，并且将正电荷施加到桥接结构542，使得感应到桥接结构542从基础材料510弯曲。在一个实施例中，可以在沉积连接金属线(例如金属线170、270和370)之前进行电压偏置。在一个实施例中，可以在沉积连接金属线(例如金属线170、270和370)之后进行电压偏置。在一个实施例中，在形成桥结构542之后的任何时间，可以使用电压偏置来促进桥结构542的弯曲。
测试结构
参照图6，在一实施例中，形成测试结构以测试桥结构的制造。在一实施例中，测试结构具有四个触点垫盘。第一触点垫盘610通过根据本公开的实施例形成的桥650连接到第二触点垫盘620。第二触点垫盘620通过根据本公开实施例创建的地下通道连接到第三触点垫盘630。例如，地下通道可以包括由金属涂层形成的金属线661、662和660，以及在桥650和652下方形成的连接金属线671和672。连接金属线671可以将金属线661连接到金属线660而不直接接触桥650。例如，连接金属线672可以将金属线662连接到金属线660，而无需直接接触桥652。第三触点垫盘630通过根据本公开实施例创建的桥652连接到第四触点垫盘640垫。在一个实施例中，可以通过测量各种触点垫盘之间的连通性来测试桥和地下通道结构。例如，第一触点垫盘610和第二触点垫盘620之间的导电性表示适当形成的桥650。第二触点垫盘620和第三触点垫盘630之间的完全连接可以指示地下通道中适当形成的金属线671和672。第三触点垫盘630和第四触点垫盘640之间的完全连接可以表示在第三触点垫盘630和第四触点垫盘640之间正确形成的第二桥652。在一个实施例中，每个触点垫盘之间的导电性将具有预期的电阻范围。例如，第一触点垫盘610和第四触点垫盘640之间的导电路径可以具有与第一触点垫盘610和第三触点垫盘630之间的导电路径不同的电阻。在一个实施例中，该预期电阻的变化表示不适当形成的部分。
参照图7，在示例性实施例中，本发明的方法700被配置为执行：操作710：在基础材料的表面上沉积超导膜，其中，超导膜形成为具有压缩应力，其中，压缩应力高于限定结构的临界弯曲应力；操作720：在超导膜上形成第一光刻胶图案，其中，光刻胶图案限定至少一个桥；操作730：蚀刻超导膜的暴露区域，其中对超导膜的暴露区域的蚀刻产生至少一个桥；操作740：蚀刻基础材料，其中，蚀刻基础材料在至少一个桥与基础材料之间形成间隙；操作750：在表面上形成第二光刻胶图案，其中第二光刻胶图案限定用于至少一条金属线的空间；操作760：清洁超导膜的至少一部分；操作770：在超导膜的至少一部分和至少一部分基础材料上沉积至少一条金属线，其中至少一条金属线连接超导膜的第一部分和超导膜的第二部分，其中至少一条金属线在桥下面延伸；以及操作780：去除第二光刻胶图案。
参照图8，在示例性实施例中，本发明的方法800被配置为执行：操作810：在基础材料的表面上沉积第一超导膜；操作820：在第一超导膜表面上沉积第二超导膜，其中第二超导膜形成有压缩应力，其中该压缩应力高于限定结构的临界弯曲应力；操作830：在第二超导膜上形成第一光刻胶图案，其中光刻胶图案限定至少一个桥；操作840：蚀刻第二超导膜的暴露区域，其中，蚀刻第二超导膜的暴露区域产生至少一个桥；操作850：蚀刻第一超导膜，其中，蚀刻第一超导膜在至少一个桥和基底之间形成间隙；操作860：在基础材料的至少限定的表面上形成第二光刻胶图案，其中第二光刻胶图案限定用于至少一条金属线的空间；操作870：清洁第二超导膜的至少一部分表面；操作880：在第二超导膜的至少一部分和基础材料的至少一部分上沉积至少一条金属线，其中至少一条金属线连接第二超导膜的第一部分和第二超导膜的第二部分，其中至少一条金属线在桥下延伸；以及操作890：去除第二光刻胶图案。
将理解的是，当元件被描述为与另一元件“连接”，“沉积”或与另一元件“耦接”时，其可以直接与另一元件或另一元件连接或耦接，或者，替代地，可以存在更多的中间元素。
已经出于说明的目的给出了本公开的各种实施例的描述，但是这些描述并不旨在是穷举的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。选择本文中使用的术语以解释实施例的原理、对市场上发现的技术的实际应用或技术上的改进，或者使本领域的其他普通技术人员能够理解本文公开的实施例。
“本发明”不产生所描述主题的绝对指示和/或暗示，所描述的主题由所申请的初始权利要求集，在审查期间起草的任何修改后的权利要求集和/或通过专利审查所允许并包括在已颁发专利中的最终权利要求。术语“本发明”用于帮助指示本公开的一部分或多个部分，其可能包括相对于现有技术的一种或多种进步。对术语“本发明”及其表示和/或含义的理解是临时的和临时性的，并且在专利审查过程中会随着相关信息的发展和权利要求的变更而变化。
“和/或”是包括性的析取，也称为逻辑析取，并且通常称为“包括性或”。例如，短语“A、B和/或C”表示至少一个A或B或C为真；“A、B和/或C”仅在A，B和C均为假时才为假。

Claims (18)

1.一种工艺，包括：
在基础材料的表面上沉积超导膜，
其中，所述超导膜形成有压缩应力，
其中所述压缩应力高于限定结构的临界弯曲应力；
在所述超导膜上形成第一光刻胶图案，
其中，所述光刻胶图案限定至少一个桥；
蚀刻所述超导膜的暴露区域，从而形成所述至少一个桥；
蚀刻所述基础材料，从而在所述至少一个桥和所述基础材料之间形成间隙；
在所述基础材料的至少限定的表面上形成第二光刻胶图案，
其中所述第二光刻胶图案限定用于至少一条金属线的空间；
清洁所述超导膜的至少一部分表面；
在所述超导膜的至少一部分和所述基础材料的至少一部分上沉积所述至少一条金属线，
其中所述至少一条金属线连接所述超导膜的第一部分和所述超导膜的第二部分，
其中所述至少一条金属线在所述桥下延伸；以及
去除所述第二光刻胶图案。
2.一种工艺，包括：
在基础材料的表面上沉积第一超导膜；
在所述第一超导膜的表面上沉积第二超导膜，
其中所述第二超导膜形成有压缩应力，
其中所述压缩应力高于限定结构的临界弯曲应力；
在所述第二超导膜上形成第一光刻胶图案，
其中，所述光刻胶图案限定至少一个桥；
蚀刻所述第二超导膜的暴露区域，从而形成所述至少一个桥；
蚀刻所述第一超导膜，从而在所述至少一个桥与所述基础材料之间形成间隙；
在所述基础材料的至少限定的表面上形成第二光刻胶图案，
其中所述第二光刻胶图案限定用于至少一条金属线的空间；
清洁所述第二超导膜的至少一部分表面；
在所述第二超导膜的至少一部分和所述基础材料的至少一部分上沉积所述至少一条金属线，
其中所述至少一条金属线连接所述第二超导膜的第一部分和所述第二超导膜的第二部分，
其中所述至少一条金属线在所述桥下延伸；以及
去除所述第二光刻胶图案。
3.如权利要求1或2所述的方法，其进一步包括将所述至少一个桥拉离所述基础材料。
4.如权利要求3所述的方法，其中，所述拉离包括通过使用静电力将所述至少一个桥拉离所述基础材料。
5.如权利要求1或2所述的方法，其中，所述沉积所述至少一条金属线是通过蒸发进行的。
6.如权利要求1或2所述的方法，
其中第一光刻胶图案限定一组一个或多个孔，
其中，设置该组一个或多个孔的尺寸，以使得可以通过所述一个或多个孔蚀刻所述基础材料，以及
其中设置该组一个或多个孔的尺寸使得不能通过该组一个或多个孔沉积金属。
7.如权利要求1或2所述的方法，
其中所述第一光刻胶图案限定一组一个或多个孔，
其中，设置所述该组一个或多个孔的大小，以使可以通过该组一个或多个孔沉积金属。
8.如权利要求1或2所述的方法，其中，所述基础材料是硅。
9.如权利要求1或2所述的方法，其中，所述超导膜包括选自铝和铌的组的材料。
10.如权利要求1或2所述的方法，其中，所述至少一条金属线是铝。
11.一种结构，包括：
基础材料；
在所述基体材料上形成具有压缩应力的第一金属层；以及
在所述第一层上形成的一层或多层金属，
其中所述一个或多层的压缩应力大于所述第一层的压缩应力。
12.如权利要求11所述的结构，其中，所述一个或多个层中的每个层的压缩应力不同于所述第一层和所述一个或多个层中的先前层的压缩应力。
13.如权利要求11所述的结构，其中，所述基础材料是硅。
14.如权利要求11所述的结构，其中，所述第一层和所述一个或多层包括超导材料。
15.一种结构，包括：
基础材料；
所述基础材料上的薄膜；
在所述薄膜的第一部分和所述薄膜的第二部分之间的，其中所述薄膜被部分地去除的区域；以及
在所述第一部分和所述第二部分之间的薄膜桥，
其中，所述桥，所述第一部分和所述第二部分包括整体结构。
16.如权利要求15所述的结构，还包括：
所述薄膜的第三部分，其位于所述第一部分和所述第二部分之间，未连接至所述第一部分和所述第二部分；
所述薄膜的第四部分，其位于所述第一部分和所述第二部分之间，并且未连接所述第一部分和所述第二部分；以及
金属线，其在所述薄膜桥下面延伸并且将所述第三部分连接到所述第二部分。
17.一种结构，包括：
基础材料上的第一金属区域；
所述基础材料上的第二金属区域；
连接所述第一金属区域和所述第二区域的桥，
其中，所述第一金属区域，所述第二金属区域和所述桥包括整体结构；
在所述基础材料上的第一金属区域和所述基础材料上的第二金属区域之间的第一金属线；
在所述基础材料上的所述第一金属区域和所述基础材料上的所述第二金属区域之间的第二金属线；以及
在所述基础材料上的所述第一金属区域和所述基础材料上的所述第二金属区域之间的第三金属线，
其中，所述第三金属线连接所述第一金属线和所述第二金属线。
18.如权利要求17所述的结构，
其中所述第一金属线和所述第二金属线包括相同的材料，
其中，所述第三金属线包括与所述第一金属线和所述第二金属线不同的材料。
CN201780094198.6A 2017-09-15 2017-11-29 平面微波谐振器电路的微制造的空气桥 Active CN111066150B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/705,303 US10431866B2 (en) 2017-09-15 2017-09-15 Microfabricated air bridges for planar microwave resonator circuits
US15/705,303 2017-09-15
PCT/IB2017/057496 WO2019053497A1 (en) 2017-09-15 2017-11-29 MICROFABRICATED AIR BRIDGES FOR PLANAR MICROWAVE RESONATOR CIRCUITS

Publications (2)

Publication Number Publication Date
CN111066150A true CN111066150A (zh) 2020-04-24
CN111066150B CN111066150B (zh) 2024-04-26

Family

ID=65720758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780094198.6A Active CN111066150B (zh) 2017-09-15 2017-11-29 平面微波谐振器电路的微制造的空气桥

Country Status (5)

Country Link
US (2) US10431866B2 (zh)
EP (1) EP3682480A4 (zh)
JP (1) JP7015909B2 (zh)
CN (1) CN111066150B (zh)
WO (1) WO2019053497A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2017429630B2 (en) * 2017-08-31 2022-02-03 Google Llc Quantum information processing device formation
US10431866B2 (en) * 2017-09-15 2019-10-01 International Business Machines Corporation Microfabricated air bridges for planar microwave resonator circuits
US10916821B2 (en) * 2018-03-05 2021-02-09 California Institute Of Technology Metamaterial waveguides and shielded bridges for quantum circuits
US10858240B2 (en) 2018-03-05 2020-12-08 California Institute Of Technology Techniques for bidirectional transduction of quantum level signals between optical and microwave frequencies using a common acoustic intermediary
US11575077B2 (en) 2020-01-13 2023-02-07 International Business Machines Corporation Microfabricated air bridges for quantum circuits
EP3869553A1 (en) * 2020-02-21 2021-08-25 IQM Finland Oy Airbridge for making connections on superconducting chip, and method for producing superconducting chips with airbridges
CN113707601A (zh) * 2020-11-20 2021-11-26 腾讯科技（深圳）有限公司 空气桥的制备方法、空气桥结构及超导量子芯片
US20240113015A1 (en) * 2022-09-29 2024-04-04 International Business Machines Corporation Anti-fuse and fuse structures for improving the functionality of qubit circuits

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169083A (ja) * 1987-01-05 1988-07-13 Agency Of Ind Science & Technol トンネル型ジヨセフソン接合
JPH0562494A (ja) * 1991-09-05 1993-03-12 Yazaki Corp 電子−機械式不揮発性メモリ及びその製造方法並びにメモリ読出回路
US5846911A (en) * 1996-07-11 1998-12-08 Alcatel Alsthom Compagnie Generale D'electricite Method of producing a high-temperature superconductive coating on an elongated substrate
JP2000216447A (ja) * 1999-01-26 2000-08-04 Japan Science & Technology Corp 異方性被加工材料を用いた立体的電子素子の製造方法及びその製造装置
US20060110525A1 (en) * 2004-11-19 2006-05-25 Robert Indech Nanotechnological processing to a copper oxide superconductor increasing critical transition temperature
CN103717526A (zh) * 2011-07-13 2014-04-09 国家科研中心 包括加热元件的微型传感器以及与其相关联的制造方法
JP2014165304A (ja) * 2013-02-25 2014-09-08 Sumitomo Electric Ind Ltd 超電導機器
CN106504998A (zh) * 2016-10-25 2017-03-15 中国电子科技集团公司第三十八研究所 用于高密度微波电路组装的金属阻焊膜的制作方法及产物

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670297A (en) 1985-06-21 1987-06-02 Raytheon Company Evaporated thick metal and airbridge interconnects and method of manufacture
US5117207A (en) 1990-07-30 1992-05-26 Lockheed Sanders, Inc. Monolithic microwave airbridge
JP3019884B2 (ja) * 1991-09-05 2000-03-13 松下電器産業株式会社 半導体装置およびその製造方法
US5194833A (en) 1991-11-15 1993-03-16 Motorola, Inc. Airbridge compensated microwave conductors
JP3333560B2 (ja) * 1992-10-23 2002-10-15 リコーエレメックス株式会社 シリコン基板のエッチング方法
US6812810B2 (en) * 2002-06-19 2004-11-02 Intel Corporation Bridges for microelectromechanical structures
US20050011673A1 (en) 2003-07-15 2005-01-20 Wong Marvin Glenn Methods for producing air bridges
US7640226B2 (en) * 2005-11-18 2009-12-29 Case Western Reserve University Self-welded metal-catalyzed carbon nanotube bridges and solid electrolytic non-volatile memories
JP5063098B2 (ja) 2006-12-12 2012-10-31 ヤフー株式会社 情報提供装置、情報提供方法、及びコンピュータプログラム
US8592825B2 (en) * 2010-07-27 2013-11-26 Sumitomo Electric Industries Ltd. Semiconductor device having Si-substrate and process to form the same
US9219298B2 (en) 2013-03-15 2015-12-22 International Business Machines Corporation Removal of spurious microwave modes via flip-chip crossover
US9177814B2 (en) * 2013-03-15 2015-11-03 International Business Machines Corporation Suspended superconducting qubits
JP6140641B2 (ja) 2014-04-24 2017-05-31 京セラドキュメントソリューションズ株式会社 画像形成システム
US9882113B1 (en) * 2014-06-23 2018-01-30 National Technology & Engineering Solutions Of Sandia, Llc Gallium beam lithography for superconductive structure formation
EP3164889B1 (en) * 2014-07-02 2023-06-07 University of Copenhagen A semiconductor josephson junction comprising a semiconductor nanowire and superconductor layers thereon
US9385294B2 (en) * 2014-09-26 2016-07-05 International Business Machines Corporation Diamond substrates for superconducting quantum circuits
WO2016138395A1 (en) * 2015-02-27 2016-09-01 Yale University Techniques for coupling plannar qubits to non-planar resonators and related systems and methods
US9614270B2 (en) 2015-04-30 2017-04-04 International Business Machines Corporation Superconducting airbridge crossover using superconducting sacrificial material
US10381542B2 (en) 2015-04-30 2019-08-13 International Business Machines Corporation Trilayer Josephson junction structure with small air bridge and no interlevel dielectric for superconducting qubits
US9524470B1 (en) * 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
US10134972B2 (en) * 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US10748961B2 (en) * 2016-07-01 2020-08-18 Intel Corporation Interconnects below qubit plane by substrate bonding
US10319896B2 (en) * 2017-06-29 2019-06-11 Intel Corporation Shielded interconnects
US10380494B2 (en) * 2017-08-04 2019-08-13 International Business Machines Corporation Josephson junctions for improved qubits
US10431866B2 (en) 2017-09-15 2019-10-01 International Business Machines Corporation Microfabricated air bridges for planar microwave resonator circuits

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169083A (ja) * 1987-01-05 1988-07-13 Agency Of Ind Science & Technol トンネル型ジヨセフソン接合
JPH0562494A (ja) * 1991-09-05 1993-03-12 Yazaki Corp 電子−機械式不揮発性メモリ及びその製造方法並びにメモリ読出回路
US5846911A (en) * 1996-07-11 1998-12-08 Alcatel Alsthom Compagnie Generale D'electricite Method of producing a high-temperature superconductive coating on an elongated substrate
JP2000216447A (ja) * 1999-01-26 2000-08-04 Japan Science & Technology Corp 異方性被加工材料を用いた立体的電子素子の製造方法及びその製造装置
US20060110525A1 (en) * 2004-11-19 2006-05-25 Robert Indech Nanotechnological processing to a copper oxide superconductor increasing critical transition temperature
CN103717526A (zh) * 2011-07-13 2014-04-09 国家科研中心 包括加热元件的微型传感器以及与其相关联的制造方法
JP2014165304A (ja) * 2013-02-25 2014-09-08 Sumitomo Electric Ind Ltd 超電導機器
CN106504998A (zh) * 2016-10-25 2017-03-15 中国电子科技集团公司第三十八研究所 用于高密度微波电路组装的金属阻焊膜的制作方法及产物

Also Published As

Publication number Publication date
CN111066150B (zh) 2024-04-26
WO2019053497A1 (en) 2019-03-21
US10431866B2 (en) 2019-10-01
EP3682480A4 (en) 2020-12-30
JP7015909B2 (ja) 2022-02-03
US10930987B2 (en) 2021-02-23
JP2020533801A (ja) 2020-11-19
EP3682480A1 (en) 2020-07-22
US20190363418A1 (en) 2019-11-28
US20190089033A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
CN111066150B (zh) 平面微波谐振器电路的微制造的空气桥
JPH06289594A (ja) 放射感知層のパターン化に使用するレチクルおよび放射感知層をパターン化する方法
US11094873B2 (en) Transmon qubits with self defined junctions
JPS5823673B2 (ja) 磁気バブル・ドメイン素子の製造方法
JPH02251129A (ja) マルチレベル・レジストの製造プロセス
US6866987B2 (en) Resolution and process window improvement using lift-off
WO2001075943A2 (en) Methods and structures for protecting reticles from esd failure
US20050008314A1 (en) Fabrication of integrated circuit
US7833828B1 (en) Method of fabricating a patterned device using sacrificial spacer layer
Chan et al. A novel RF MEMS switch with novel mechanical structure modeling
US20240295695A1 (en) Hitless optical power monitor
KR100310942B1 (ko) 초전도 소자의 포토리소그라피 방법
KR100310943B1 (ko) 초전도 소자의 포토리소그라피 방법
CN117460399A (zh) 量子器件、约瑟夫森结及其制造方法、衬底和其应用
KR100564579B1 (ko) 레지스트 리플로우 측정 키 및 이를 이용한 반도체 소자의미세 패턴 형성 방법
JP2002311568A (ja) 位相シフトマスク及びその作製方法
KR100588293B1 (ko) 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격구조물 형성방법
KR0151294B1 (ko) 전계효과트랜지스터 제조방법
Nguyen et al. Batch Fabrication of Nano-Gap Electrode Array Using Photo-Patterning and Resist UV-Curing
KR100310978B1 (ko) 초전도 소자의 포토리소그라피 방법
JPS59124781A (ja) ジヨセフソン接合集積回路の製造方法
CN117750872A (zh) 一种超导量子电路及其制作方法
JPH0653107A (ja) 半導体装置の製造方法
JP2008089817A (ja) フォトマスク及びそれを用いた半導体素子の配線パターン形成方法
JP2000058444A (ja) パタ―ン形成方法及び半導体デバイス製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant