KR100588293B1 - 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격구조물 형성방법 - Google Patents

레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격구조물 형성방법 Download PDF

Info

Publication number
KR100588293B1
KR100588293B1 KR1020040042806A KR20040042806A KR100588293B1 KR 100588293 B1 KR100588293 B1 KR 100588293B1 KR 1020040042806 A KR1020040042806 A KR 1020040042806A KR 20040042806 A KR20040042806 A KR 20040042806A KR 100588293 B1 KR100588293 B1 KR 100588293B1
Authority
KR
South Korea
Prior art keywords
lift
photoresist
nano
ashing
forming
Prior art date
Application number
KR1020040042806A
Other languages
English (en)
Other versions
KR20050117655A (ko
Inventor
노용한
이영훈
Original Assignee
학교법인 성균관대학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 성균관대학 filed Critical 학교법인 성균관대학
Priority to KR1020040042806A priority Critical patent/KR100588293B1/ko
Publication of KR20050117655A publication Critical patent/KR20050117655A/ko
Application granted granted Critical
Publication of KR100588293B1 publication Critical patent/KR100588293B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 PR 애싱(ashing) 및 리프트-오프(lift-off) 방식을 이용하여 나노 규격을 갖는 다양한 형태 · 물질로 구성된 구조물을 제한 없이 형성하는 방법에 관한 것이다.
본 발명은 레지스트 애싱 및 리프트-오프 방식을 이용하여 나노 규격을 갖는 구조물을 형성하는 방법에 있어서, 절연체의 상부에 포토레지스트로 패터닝할 구조물을 형성하는 공정; 상기 절연체 상부에서 포토레지스트로 형성한 구조물의 양쪽 간격을 플라즈마 애싱 공정을 통하여 포토레지스트의 두께와 양 구조물 사이의 폭을 수 나노미터까지 줄이는 공정; 및 상기 포토레지스트 및 절연체 위에 구조물로 형성할 물질층을 형성한 후, 리프트-오프 방식으로 상기 포토레지스트 상부에 존재하는 물질층을 제거하여 나노 규격의 구조물을 형성하는 공정을 포함하여 이루어진 것을 특징으로 한다.
레지스트 애싱, 리프트-오프 방식, 나노 전극, 나노 구조물

Description

레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격 구조물 형성방법{Forming method of structure with nano standard using resist ashing and lift-off process}
도 1a 내지 도 1c는 종래 MOSFET에서의 애싱 과정을 단계적으로 나타내는 도면,
도 2a 내지 도 2e는 본 발명의 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격 구조물의 형성과정을 단계적으로 나타내는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 포토레지스트(PR) 20 : 절연체(SiO2)
30 : 패터닝한 구조물층 40 : 나노 규격의 구조물
50 : 실리콘(Si) 기판
본 발명은 PR 애싱 및 리프트-오프 방식을 이용하여 나노 규격을 갖는 다양 한 형태 · 물질로 구성된 구조물을 제한없이 형성하는 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격 구조물 형성방법에 관한 것이다.
일반적으로, 탄소섬유, 단분자 및 DNA를 포함한 고분자 등의 물질에 대한 전도특성을 측정하기 위해서는 수십 나노미터 크기의 간격을 갖는 전극형성이 필수적이다.
이러한 나노 전극 패턴 형성을 위해, 종래에는 광학적 석판인쇄 노광방식(또는 포토리소그래피)을 이용하여 전기적인 측정을 위한 패드(pad)와 전극 패턴을 일차적으로 형성하고, 이 형성된 패턴 위에 다시 전자빔 노광방식(Electron beam, E-beam) 또는 집속 이온빔(Focus Ion Beam, FIB) 방식을 이용하여 약 50nm의 전극 간격을 이차적으로 형성한 후, 전기도금방식, 그림자 효과(shadow effect)를 이용한 증착 방식 또는 전기이동(Electro migration) 방식 등의 추가적인 방식을 통하여 수 나노미터에서 수십 나노미터의 크기를 갖는 나노 전극 패턴을 형성하였다.
그런데, 이와 같은 종래의 방식은 공정이 복잡하고 시간이 많이 걸리며, 공정비가 많은 드는 단점이 있고, 특히 대량생산에는 부적합하다는 문제점이 있었다.
한국특허출원 제2001-0082067호에 개시된 반도체소자의 금속 배선 패턴방법은, 감광막인 포토레지스트를 마스크로 이용하여 금속층을 플라즈마 에칭공정으로 식각하고, 플라즈마 애싱공정은 잔류하는 포토레지스트를 제거하는데 목적이 있다. 따라서, 패턴의 최소 선폭에 제한을 갖는 한계점이 있었다.
한국특허출원 제2000-0082307호에 개시된 플라즈마 애싱을 이용한 포토레지스트 패턴 형성방법은, 포토레지스트의 식각 선택비를 향상시키기 위하여 포토레지 스트를 코딩 후 그 일부를 플라즈마 애싱을 통하여 제거하며 남아있는 포토레지스트를 경화시키는 과정을 반복함으로써 포토레지스트 패턴을 경화시켜 높은 포토레지스트 식각 선택비를 얻는 방법을 제공하는데 목적이 있다. 이 후 노광 공정을 실시하며 패터닝을 하고 현상 공정을 수행한 포토레지스트 패턴을 마스크로 하여 식각(etch back) 방식을 하기 때문에 수 나노미터 크기의 최소 선폭을 형성하지 못하는 노광공정의 한계를 갖는 문제점이 있었다.
또한, IEEE Trans. Elec. Dev., Vol. 42, p 1822(1995)의 문헌을 참조하면, 금속-산화물-반도체 전계효과트랜지스터(MOSFET)의 구조 중 나노미터 크기의 선폭을 갖는 게이트(gate)를 형성하기 위해 도 1a 내지 도 1c에 도시한 바와 같이, 게이트(5)가 형성되는 폴리실리콘(3;Poly silicon) 상부에서 포토레지스트(1;PR) 선폭을 애싱 공정을 통하여 최소 30 - 50nm까지 줄였고, 후속의 건식 식각방식을 이용하여 게이트(5)를 형성하였으나, 이 방식은 후속의 식각공정에서 마스크로 이용하는 PR(1) 구조물의 두께 및 최소 선폭의 한계를 극복할 수 없었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 단 한번의 광학적 석판인쇄 노광방식을 이용하여 전기적인 측정을 위한 패드와 전극 패턴을 형성하고, PR 애싱 및 리프트-오프 방식을 이용하여 PR의 두께 및 최소 선폭은 제한이 없으므로 나노 규격을 갖는 전극 간격을 제한 없이 형성할 수 있는 방법을 제공하는데 있다.
본 발명의 다른 목적은, 대량 생산이 가능한 레지스트 애싱과 리프트-오프 방식을 이용하여 수 나노미터의 크기를 갖는 같은 크기의 나노 규격의 구조물을 동시에 형성하는 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격 구조물 형성방법은, 레지스트 애싱 및 리프트-오프 방식을 이용하여 나노 규격을 갖는 구조물을 형성하는 방법에 있어서, 절연체의 상부에 포토레지스트로 패터닝할 구조물을 형성하는 공정; 상기 절연체 상부에서 포토레지스트로 형성한 구조물의 양쪽 간격을 플라즈마 애싱 공정을 통하여 포토레지스트의 두께와 양 구조물 사이의 폭을 수 나노미터까지 줄이는 공정; 및 상기 포토레지스트 및 절연체 위에 구조물로 형성할 물질층을 형성한 후, 리프트-오프 방식으로 상기 포토레지스트 상부에 존재하는 물질층을 제거하여 나노 규격의 구조물을 형성하는 공정을 포함하여 이루어진 것을 특징으로 한다.
상기 애싱 공정은 상기 포토레지스트의 노광되지 않은 부분에 대하여 제한이 없는 최소 선폭까지 줄이는 것이고, 상기 구조물층의 물질은 금속류 또는 절연체인 것을 특징으로 한다.
이하, 본 발명의 일실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2e는 본 발명에 의한 반도체소자를 제조하는 공정이 단계적으 로 도시된 것으로서, 도면에서 10은 포토레지스트(PR), 20은 절연체(SiO2), 30은 패터닝한 구조물층, 40은 나노 규격의 구조물, 50은 실리콘(Si) 기판을 각각 나타낸다.
먼저, 광학적 석판인쇄 노광방식으로 마스크 상의 전사할 구조물(예를 들어, 전극 패턴)을 감광막인 포토레지스트(10;PR)에 노광한다.(도 2a 참조)
따라서, 상기 포토레지스트(10)의 노광된 전극 패턴 부분은 현상 공정을 통하여 제거되고, 포토레지스트(10)의 노광되지 않은 부분은 남게 되므로, 절연체(20;예를 들어, SiO2)의 상부에 포토레지스트(10)로 전극 패턴을 형성한다.(도 2b 참조)
이어서, 탄소섬유, 단분자 및 DNA를 포함한 고분자 등의 전도특성을 측정하기 위한 나노미터 크기의 간격을 갖는 다양한 형태의 구조물(예를 들어, 전극)을 형성하기 위하여 상기 포토레지스트(10)의 노광되지 않은 부분에 대하여 플라즈마 애싱 공정을 수행하면, 포토레지스트(10)의 두께와 양 전극 사이의 폭은 기존 방식으로는 한계로 알려진 크기(예를 들면, 수 나노미터)까지 감소한다.(도 2c 참조)
상기 포토레지스트(10)의 노광되지 않은 부분에 대하여 플라즈마 애싱을 종료한 후, 노광되지 않은 포토레지스트(10)와 현상 공정을 통하여 포토레지스트(10)가 제거된 절연체(20;SiO2) 위에 패터닝한 구조물층(30)으로 형성할 물질(예를 들어, Ti/Au)을 증착한다.(도 2d 참조)
이후, 리프트-오프 방식을 이용하여 포토레지스트(10) 상부에 존재하는 패터 닝한 구조물층(30)의 물질을 제거하여 나노 규격을 갖는 구조물(40)간의 최소 간격을 임의로 조절할 수 있는 다양한 물질들로 구성된 나노 전극을 형성한다.(도 2e 참조)
따라서, 포토레지스트(10)의 두께 및 최소 선폭 구현에 제한이 없고, 공정비를 획기적으로 낮출 수 있으며, 다양한 물질로 이루어진 형태의 구조물(40)인 나노 전극을 동시에 대량생산 방식으로 형성할 수 있게 되는 것이다.
상기의 설명에서와 같이, 본 발명에 의한 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격 구조물 형성방법에 의하면, 단 한번의 광학적 석판인쇄 노광방식을 이용하여 전기적인 측정을 위한 패드와 전극 패턴을 형성하고, PR 애싱 및 리프트-오프 방식을 이용하여 PR의 두께 및 최소 선폭은 제한이 없으므로(예를 들면, 약 10nm의 선폭은 기존 대비하여 300% 향상을 보인다) 나노 규격을 갖는 전극 간격을 제한 없이 형성할 수 있고, 수 나노미터의 크기를 갖는 다양한 형태 · 물질로 구성된 구조물(예를 들어, 전극)을 동시에 형성하여 대량 생산이 가능하다는 효과가 있다.
상기에서 설명한 것은 본 발명에 의한 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격 구조물 형성방법을 실시하기 위한 하나의 실시예에 불과한 것으로, 본 발명은 상술한 실시예에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 물론이다.

Claims (3)

  1. 레지스트 애싱 및 리프트-오프 방식을 이용하여 나노 규격의 구조물을 형성하는 방법에 있어서,
    절연체의 상부에 형성되는 구조물층을 형성하기 위한 포토레지스트층을 패터닝하는 공정;
    상기 포토레지스트층의 노광되지 않은 부분을 플라즈마 애싱 처리하여 폭을 줄이는 공정;
    상기 절연체 및 상기 애싱 처리된 포토레지스트층 위에 구조물층을 형성하는 공정; 및
    상기 포토레지스층을 리프트-오프 방식으로 제거하는 공정;
    을 포함하는 것을 특징으로 하는 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격 구조물 형성방법.
  2. 제 1항에 있어서,
    상기 플라즈마 애싱 처리는 상기 포토레지스트층의 폭을 적어도 수나노미터로 형성하는 것을 특징으로 하는 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격 구조물 형성방법.
  3. 제 1항에 있어서,
    상기 구조물층은 금속 또는 절연체로 이루어진 것을 특징으로 하는 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격 구조물 형성방법.
KR1020040042806A 2004-06-11 2004-06-11 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격구조물 형성방법 KR100588293B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040042806A KR100588293B1 (ko) 2004-06-11 2004-06-11 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격구조물 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040042806A KR100588293B1 (ko) 2004-06-11 2004-06-11 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격구조물 형성방법

Publications (2)

Publication Number Publication Date
KR20050117655A KR20050117655A (ko) 2005-12-15
KR100588293B1 true KR100588293B1 (ko) 2006-06-09

Family

ID=37290952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040042806A KR100588293B1 (ko) 2004-06-11 2004-06-11 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격구조물 형성방법

Country Status (1)

Country Link
KR (1) KR100588293B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101254825B1 (ko) * 2005-12-26 2013-04-15 엘지디스플레이 주식회사 박막 패턴 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283482A (ja) * 1993-03-26 1994-10-07 Nec Corp 微細構造形成方法
JPH06291095A (ja) * 1993-03-31 1994-10-18 Hitachi Ltd パターン形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283482A (ja) * 1993-03-26 1994-10-07 Nec Corp 微細構造形成方法
JPH06291095A (ja) * 1993-03-31 1994-10-18 Hitachi Ltd パターン形成方法

Also Published As

Publication number Publication date
KR20050117655A (ko) 2005-12-15

Similar Documents

Publication Publication Date Title
US7413973B2 (en) Method for manufacturing nano-gap electrode device
KR101265321B1 (ko) 스탬프 제조 방법, 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법
JP5768074B2 (ja) パターン形成方法
US7163888B2 (en) Direct imprinting of etch barriers using step and flash imprint lithography
US20070072336A1 (en) Method of manufacturing nano size-gap electrode device
US8748313B2 (en) Electroforming technique for mask formation
KR100588293B1 (ko) 레지스트 애싱과 리프트-오프 방식을 이용한 나노 규격구조물 형성방법
US9613820B1 (en) Method of forming patterns
US7585334B2 (en) Manufacturing method for molecular rulers
KR20050002513A (ko) 반도체소자의 미세패턴 형성방법
KR100701024B1 (ko) 나노 와이어 형성방법 및 이 나노 와이어 형성방법을 통해제조된 반도체장치
KR100820182B1 (ko) 나노임프린팅 리소그래피를 이용한 나노와이어 소자제조방법
KR20050117967A (ko) 반도체소자의 제조방법
KR100723289B1 (ko) 박막 트랜지스터 및 그 제조방법
KR20060076446A (ko) ＡｒＦ 포토레지스트 및 그를 이용한 반도체 소자의 패턴형성방법
JP6046590B2 (ja) 電界効果トランジスタの製造方法
JP3141855B2 (ja) 半導体装置の製造方法
KR100406584B1 (ko) 위상 반전 마스크의 제조 방법
KR100620195B1 (ko) 게이트 전극 형성 방법
KR100365752B1 (ko) 반도체소자의콘택홀형성방법
KR100744242B1 (ko) 주사탐침현미경을 이용한 패터닝 방법
KR101051162B1 (ko) 나노 임프린트용 장치 및 이를 이용한 반도체 소자의 형성방법
KR100607732B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JPH03138938A (ja) 半導体装置の製造方法
JPH01304457A (ja) パターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120718

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee