CN110970287A - 制备非晶硅薄膜的方法 - Google Patents

制备非晶硅薄膜的方法 Download PDF

Info

Publication number
CN110970287A
CN110970287A CN201811140963.6A CN201811140963A CN110970287A CN 110970287 A CN110970287 A CN 110970287A CN 201811140963 A CN201811140963 A CN 201811140963A CN 110970287 A CN110970287 A CN 110970287A
Authority
CN
China
Prior art keywords
amorphous silicon
deposition rate
substrate
silicon layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811140963.6A
Other languages
English (en)
Other versions
CN110970287B (zh
Inventor
宋利娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811140963.6A priority Critical patent/CN110970287B/zh
Publication of CN110970287A publication Critical patent/CN110970287A/zh
Application granted granted Critical
Publication of CN110970287B publication Critical patent/CN110970287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种制备非晶硅薄膜的方法，包括：将基底放入反应腔室内；向所述反应腔室通入第一气体，对所述基底进行等离子体处理；向所述反应腔室内通入硅源气体，采用等离子体增强化学气相沉积工艺，以第一沉积速率沉积第一非晶硅层，并在所述第一非晶硅层上以第二沉积速率沉积第二非晶硅层，其中，所述第一沉积速率低于所述第二沉积速率。本发明的制备方法可减少基底与非晶硅薄膜之间的界面缺陷，减少突起的形成和剥落的产生，改善非晶硅薄膜与基底的粘附性，从而在图案化过程中实现精准的图案转移。

Description

制备非晶硅薄膜的方法
技术领域
本发明涉及半导体器件领域，特别涉及一种制备非晶硅薄膜的方法。
背景技术
在半导体器件的制备过程中，非晶硅(a-Si)薄膜可作为图案化中的硬掩模。沉积a-Si薄膜通常使用化学气相沉积(CVD)，例如等离子体增强化学气相沉积(PECVD)或炉法工艺(Furnace process)。
通过PECVD沉积a-Si膜时通常在低温下进行，具有较高的产率。沉积时，硅烷前驱体充当反应气体，反应过程中产生的H2会存在于基底与非晶硅薄膜的界面之间无法逸出，使得非晶硅薄膜在界面处形成凸起并引起剥落，导致a-Si薄膜与基底之间的粘附性降低，进而造成图案化过程中硬掩模产生图案偏移，最终导致图案无法精确转移，影响产品良率。
因此，亟需对目前非晶硅薄膜的制备工艺进行改进，以克服上述种种问题。
需注意的是，前述背景技术部分公开的信息仅用于加强对本发明的背景理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的主要目的是针对现有技术的不足之处，提供一种改进的制备非晶硅薄膜的方法，以减少界面缺陷，避免图案偏移。
为了实现上述目的，本发明采用如下技术方案：
一种制备非晶硅薄膜的方法，包括：
将基底放入反应腔室内；
向所述反应腔室通入第一气体，对所述基底进行等离子体处理；
向所述反应腔室内通入硅源气体，采用等离子体增强化学气相沉积工艺，以第一沉积速率沉积第一非晶硅层，并在所述第一非晶硅层上以第二沉积速率沉积第二非晶硅层，
其中，所述第一沉积速率低于所述第二沉积速率。
根据本发明的一个实施方式，所述基底为SiO2、SiN、SiCN或SiC。
根据本发明的一个实施方式，所述第一气体为NH3、N2O、N2或O2。
根据本发明的一个实施方式，所述第一气体的流量为200-2000sccm。
根据本发明的一个实施方式，所述等离子体处理的时间为15～20s。
根据本发明的一个实施方式，所述第一沉积速率为0.5～2nm/s。
根据本发明的一个实施方式，所述第二沉积速率为4～10nm/s。
根据本发明的一个实施方式，所述硅源气体为硅烷(SiH4)。
根据本发明的一个实施方式，所述硅源气体的流量为100-1000sccm。
根据本发明的一个实施方式，在沉积所述第一非晶硅层和所述第二非晶硅层时，反应腔室内的压力为5～20Torr，温度为300-600℃。
根据本发明的一个实施方式，所述第一非晶硅层的厚度为5～50nm，所述第二非晶硅层的厚度为550～600nm。
本发明的制备方法可减少基底与非晶硅薄膜之间的界面缺陷，减少突起的形成和剥落的产生，改善非晶硅薄膜与基底的粘附性，从而在图案化过程中实现精准的图案转移。
附图说明
图1a-图1c为现有技术中非晶硅薄膜产生突起的示意图；
图2a-图2b为现有技术中非晶硅薄膜因突起而产生图案偏移的示意图；
图3a-图3d为本发明一个实施方式的非晶硅薄膜的制备流程示意图；
图4a-图4b为本发明一个实施方式的非晶硅薄膜实现精确图案转移的示意图；
其中，附图标记说明如下：
100：基底
110：非晶硅薄膜
120：空隙
130：突起
140：光阻
200：基底
210：第一非晶硅层
220：第二非晶硅层
240：光阻
250：图案
P：等离子体预处理
具体实施方式
以下结合附图通过具体的实施例对本发明作出进一步的详细描述，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，但不以任何方式限制本发明。
本发明中，除了明确说明的内容之外，未提到的任何事宜或事项均直接适用本领域已知的那些而无需进行任何改变。而且，本文描述的任何实施方式均可以与本文描述的一种或多种其他实施方式自由结合，由此形成的技术方案或技术思想均视为本发明原始公开或原始记载的一部分，而不应被视为是本文未曾披露或预期过的新内容，除非本领域技术人员认为该结合明显不合理。
本发明所公开的所有特征可以任意组合，这些组合应被理解为本发明所公开或记载的内容，除非本领域技术人员认为该组合明显不合理。本说明书所公开的数值点，不仅包括实施例中具体公开的数值点，还包括说明书中各数值范围的端点，这些数值点所任意组合的范围都应被视为本发明已公开或记载的范围。
图1a-图1c为现有技术中非晶硅薄膜产生突起的示意图，如图1a所示，目前在制备非晶硅薄膜时，通常利用硅烷(SiH4)作为硅源气体，基底100的表面存在Si-H键并且会在反应过程中产生H2(反应方程式为：SiH4→Si+H2)；如图1b所示，当非晶硅薄膜110沉积时，沉积速率通常可达到5-10nm/s，由于沉积速率较快，这样会导致短时间内形成较厚的非晶硅薄膜110，使得非晶硅薄膜110与基底100之间的界面处会存在H2而无法排出；如图1c所示，非晶硅薄膜110与基底100之间的H2会导致界面处产生空隙120，进而造成非晶硅薄膜110表面产生突起(bump)130。
图2a-图2b为现有技术中非晶硅薄膜因突起而产生图案偏移的示意图，如图2a和2b所示，在非晶硅薄膜110的表面产生突起130后，利用其作为硬掩模而进行图案化会使光阻140受到突起130的影响而产生图案偏移，最终导致图案无法精确转移。
为此，本发明提供一种制备非晶硅薄膜的方法，包括：
将基底放入反应腔室内；
向反应腔室通入第一气体，对基底进行等离子体处理；
向反应腔室内通入硅源气体，采用等离子体增强化学气相沉积工艺，以第一沉积速率沉积第一非晶硅层，并在第一非晶硅层上以第二沉积速率沉积第二非晶硅层，
其中，第一沉积速率低于第二沉积速率。
图3a-图3d为本发明一个实施方式的非晶硅薄膜的制备流程示意图，如图3a所示，基底200表面存在Si-H键，所用的基底200为含硅的化合物，可以为SiO2、SiN、SiCN或SiC中的一种或多种。
之后如图3b所示，向反应腔室通入第一气体，对基底200进行等离子体预处理P，以使Si-H键断裂，减少基底表面的键合，更容易将H清除，同时还可以减少界面态的缺陷。
此处所用的第一气体为NH3、N2O、N2或O2中的一种或多种，其流量为200-2000sccm，等离子体预处理的时间为15～20s。
接下来如图3c所示，向反应腔室内通入硅源气体，采用等离子体增强化学气相沉积工艺，以第一沉积速率沉积第一非晶硅层210。
本发明所用的硅源气体为硅烷(SiH4)，其流量为100-1000sccm，第一沉积速率远低于现有的非晶硅薄膜沉积速率，例如可为0.5～2nm/s(纳米/秒)，第一非晶硅层210的厚度为5～50nm。较慢的沉积速率可使非晶硅薄膜缓缓沉积在基底的表面上，即使基底与非晶硅薄膜之间的界面处产生H2，也很容易通过较薄的非晶硅薄膜逸散出来，避免了界面缺陷，进而减少突起的形成和剥落的产生，改善非晶硅薄膜与基底的粘附性。
最后如图3d所示，改变沉积速率，以高于第一沉积速率的第二沉积速率沉积形成第二非晶硅层220，第二沉积速率可为4～10nm/s，第二非晶硅层的厚度为550～600nm。此步骤中沉积效率明显提升，在工艺时间内形成更多的非晶硅薄膜，满足产能要求。
沉积速率的改变可通过调节沉积功率、调节原料气体流量等多种方式来实现。
在进行等离子体预处理、沉积第一非晶硅层和沉积第二非晶硅层时，反应腔室内的压力为5～20Torr，温度为300-600℃。
图4a-图4b为本发明一个实施方式的非晶硅薄膜实现精确图案转移的示意图，如图4a所示，通过本发明的方法制备得到的非晶硅薄膜表面没有突起，利用其作为硬掩模而进行图案化不会使光阻240产生图案偏移，如图4b所示，最终转移得到的图案250是精确的，可提高产品良率。
综上所述，本发明的制备方法可减少基底与非晶硅薄膜之间的界面缺陷，减少突起的形成和剥落的产生，改善非晶硅薄膜与基底的粘附性，从而在图案化过程中实现精准的图案转移。
本领域技术人员应当注意的是，本发明所描述的实施方式仅仅是示范性的，可在本发明的范围内作出各种其他替换、改变和改进。因而，本发明不限于上述实施方式，而仅由权利要求限定。

Claims (11)

1.一种制备非晶硅薄膜的方法，包括：
将基底放入反应腔室内；
向所述反应腔室通入第一气体，对所述基底进行等离子体处理；
向所述反应腔室内通入硅源气体，采用等离子体增强化学气相沉积工艺，以第一沉积速率沉积第一非晶硅层，并在所述第一非晶硅层上以第二沉积速率沉积第二非晶硅层，
其中，所述第一沉积速率低于所述第二沉积速率。
2.根据权利要求1所述的方法，其中所述基底为SiO2、SiN、SiCN或SiC。
3.根据权利要求1所述的方法，其中所述第一气体为NH3、N2O、N2或O2。
4.根据权利要求1所述的方法，其中所述第一气体的流量为200-2000sccm。
5.根据权利要求1所述的方法，其中所述等离子体处理的时间为15～20s。
6.根据权利要求1所述的方法，其中所述第一沉积速率为0.5～2nm/s。
7.根据权利要求1所述的方法，其中所述第二沉积速率为4～10nm/s。
8.根据权利要求1所述的方法，其中所述硅源气体为硅烷(SiH4)。
9.根据权利要求8所述的方法，其中所述硅源气体的流量为100-1000sccm。
10.根据权利要求1至9中任一项所述的方法，其中在沉积所述第一非晶硅层和所述第二非晶硅层时，反应腔室内的压力为5～20Torr，温度为300-600℃。
11.根据权利要求1至9中任一项所述的方法，其中所述第一非晶硅层的厚度为5～50nm，所述第二非晶硅层的厚度为550～600nm。
CN201811140963.6A 2018-09-28 2018-09-28 制备非晶硅薄膜的方法 Active CN110970287B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811140963.6A CN110970287B (zh) 2018-09-28 2018-09-28 制备非晶硅薄膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811140963.6A CN110970287B (zh) 2018-09-28 2018-09-28 制备非晶硅薄膜的方法

Publications (2)

Publication Number Publication Date
CN110970287A true CN110970287A (zh) 2020-04-07
CN110970287B CN110970287B (zh) 2022-12-02

Family

ID=70027782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811140963.6A Active CN110970287B (zh) 2018-09-28 2018-09-28 制备非晶硅薄膜的方法

Country Status (1)

Country Link
CN (1) CN110970287B (zh)

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6321210A (ja) * 1986-07-15 1988-01-28 エレクトリツク　パワ−　リサ−チ　インスチテユ−ト　インコ−ポレ−テツド 水素化アモルファスシリコン又は水素化アモルファスゲルマニウムの蒸着方法
JPH04373122A (ja) * 1991-06-21 1992-12-25 Canon Inc 薄膜半導体の製造法
JPH10177954A (ja) * 1996-12-16 1998-06-30 Casio Comput Co Ltd 多結晶シリコン薄膜の製造方法
EP1164206A2 (en) * 2000-06-12 2001-12-19 Agilent Technologies, Inc. (a Delaware corporation) Chemical vapor deposition method for amorphous silicon and resulting film
US20020115269A1 (en) * 1995-07-11 2002-08-22 Applied Materials, Inc. Method of depositing amorphous silicon based films having controlled conductivity
TW535296B (en) * 2002-05-31 2003-06-01 Chunghwa Picture Tubes Ltd Method for producing thin film transistor
CN101159295A (zh) * 2007-11-19 2008-04-09 南开大学 高速沉积微晶硅太阳电池p/i界面的处理方法
US20090104791A1 (en) * 2007-10-22 2009-04-23 Applied Materials, Inc. A Delaware Corporation Methods for Forming a Silicon Oxide Layer Over a Substrate
JP2009259958A (ja) * 2008-04-15 2009-11-05 Sony Corp シリコン膜の形成方法
US20110230008A1 (en) * 2010-03-17 2011-09-22 Applied Materials, Inc. Method and Apparatus for Silicon Film Deposition
CN102637780A (zh) * 2012-04-27 2012-08-15 保定天威薄膜光伏有限公司 一种提高产业化硅薄膜电池组件性能的制备方法
CN103238219A (zh) * 2010-11-16 2013-08-07 东电电子太阳能股份公司 用于a-Si单结和多结薄膜硅太阳能电池的改进的a-Si:H吸收层
JP2014082419A (ja) * 2012-10-18 2014-05-08 Tokyo Electron Ltd 成膜方法及び成膜装置
CN103938179A (zh) * 2012-10-18 2014-07-23 Spts科技有限公司 沉积非晶硅膜的方法
CN104250258A (zh) * 2013-06-26 2014-12-31 气体产品与化学公司 氮杂聚硅烷前体和沉积包含该前体的薄膜的方法
CN107083538A (zh) * 2017-04-27 2017-08-22 上海华虹宏力半导体制造有限公司 Pecvd淀积非晶硅薄膜的方法
CN107464743A (zh) * 2017-07-17 2017-12-12 上海华虹宏力半导体制造有限公司 非晶硅薄膜成膜方法
CN107919272A (zh) * 2017-11-21 2018-04-17 上海华虹宏力半导体制造有限公司 非晶硅薄膜成膜方法
CN108461386A (zh) * 2018-03-16 2018-08-28 三峡大学 一种含硅量子点多层膜及其制备方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6321210A (ja) * 1986-07-15 1988-01-28 エレクトリツク　パワ−　リサ−チ　インスチテユ−ト　インコ−ポレ−テツド 水素化アモルファスシリコン又は水素化アモルファスゲルマニウムの蒸着方法
JPH04373122A (ja) * 1991-06-21 1992-12-25 Canon Inc 薄膜半導体の製造法
US20020115269A1 (en) * 1995-07-11 2002-08-22 Applied Materials, Inc. Method of depositing amorphous silicon based films having controlled conductivity
JPH10177954A (ja) * 1996-12-16 1998-06-30 Casio Comput Co Ltd 多結晶シリコン薄膜の製造方法
EP1164206A2 (en) * 2000-06-12 2001-12-19 Agilent Technologies, Inc. (a Delaware corporation) Chemical vapor deposition method for amorphous silicon and resulting film
TW535296B (en) * 2002-05-31 2003-06-01 Chunghwa Picture Tubes Ltd Method for producing thin film transistor
US20090104791A1 (en) * 2007-10-22 2009-04-23 Applied Materials, Inc. A Delaware Corporation Methods for Forming a Silicon Oxide Layer Over a Substrate
CN101159295A (zh) * 2007-11-19 2008-04-09 南开大学 高速沉积微晶硅太阳电池p/i界面的处理方法
JP2009259958A (ja) * 2008-04-15 2009-11-05 Sony Corp シリコン膜の形成方法
US20110230008A1 (en) * 2010-03-17 2011-09-22 Applied Materials, Inc. Method and Apparatus for Silicon Film Deposition
CN103238219A (zh) * 2010-11-16 2013-08-07 东电电子太阳能股份公司 用于a-Si单结和多结薄膜硅太阳能电池的改进的a-Si:H吸收层
CN102637780A (zh) * 2012-04-27 2012-08-15 保定天威薄膜光伏有限公司 一种提高产业化硅薄膜电池组件性能的制备方法
JP2014082419A (ja) * 2012-10-18 2014-05-08 Tokyo Electron Ltd 成膜方法及び成膜装置
CN103938179A (zh) * 2012-10-18 2014-07-23 Spts科技有限公司 沉积非晶硅膜的方法
CN104250258A (zh) * 2013-06-26 2014-12-31 气体产品与化学公司 氮杂聚硅烷前体和沉积包含该前体的薄膜的方法
CN107083538A (zh) * 2017-04-27 2017-08-22 上海华虹宏力半导体制造有限公司 Pecvd淀积非晶硅薄膜的方法
CN107464743A (zh) * 2017-07-17 2017-12-12 上海华虹宏力半导体制造有限公司 非晶硅薄膜成膜方法
CN107919272A (zh) * 2017-11-21 2018-04-17 上海华虹宏力半导体制造有限公司 非晶硅薄膜成膜方法
CN108461386A (zh) * 2018-03-16 2018-08-28 三峡大学 一种含硅量子点多层膜及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郝江波等: "非晶硅薄膜PECVD法制备与光学性质表征 ", 《武汉理工大学学报》 *

Also Published As

Publication number Publication date
CN110970287B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
JP7171604B2 (ja) 高アスペクト比トレンチをアモルファスシリコン膜で間隙充填するための２段階プロセス
TW202111148A (zh) 包括介電層之結構、其形成方法及執行形成方法的反應器系統
TWI230434B (en) A method for making a semiconductor device having a high-k gate dielectric
TWI716414B (zh) 氧化矽膜的選擇性沉積
JP2007511892A5 (zh)
JP2012038965A (ja) 半導体装置及びその製造方法
TW200538573A (en) A method for processing a substrate
CN101976658B (zh) 钝化层及其制造方法
CN110970287B (zh) 制备非晶硅薄膜的方法
US20160300758A1 (en) Method for forming cobalt barrier layer and metal interconnection process
JP7471286B2 (ja) ライナーレス連続アモルファス金属膜
CN101447472A (zh) 刻蚀停止层、双镶嵌结构及其形成方法
CN102832119A (zh) 低温二氧化硅薄膜的形成方法
CN114899084A (zh) 无定型硅层的制造方法
CN100576496C (zh) 双镶嵌结构的形成方法
JP2751606B2 (ja) 配線の形成方法
CN104269351B (zh) 改善hcd氮化硅沉积工艺的应力缺陷的方法
JP3243816B2 (ja) 絶縁膜の形成方法
JP7154232B2 (ja) 堆積－処理－エッチングプロセスを用いたシリコンの選択的堆積
WO2022134474A1 (zh) 半导体表面缺陷的处理方法和半导体器件的制备方法
US7732324B2 (en) Semiconductor device having improved adhesion and reduced blistering between etch stop layer and dielectric layer
JPH09115901A (ja) ＳｉＮｘ／ＰＳＧ積層構造の形成方法
JPH1187272A (ja) 半導体装置の製造方法
KR20080012056A (ko) 반도체 메모리 소자의 유전체막 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant