CN110945672A - 磁穿隧接面所用的保护钝化层 - Google Patents

磁穿隧接面所用的保护钝化层 Download PDF

Info

Publication number
CN110945672A
CN110945672A CN201880019758.6A CN201880019758A CN110945672A CN 110945672 A CN110945672 A CN 110945672A CN 201880019758 A CN201880019758 A CN 201880019758A CN 110945672 A CN110945672 A CN 110945672A
Authority
CN
China
Prior art keywords
layer
boron
germanium
carbon
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880019758.6A
Other languages
English (en)
Other versions
CN110945672B (zh
Inventor
裘地·玛丽·艾维塔
真杰诺
童儒颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110945672A publication Critical patent/CN110945672A/zh
Application granted granted Critical
Publication of CN110945672B publication Critical patent/CN110945672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B15/00—Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects
    • H03B15/006—Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects using spin transfer effects or giant magnetoresistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

此处揭露磁阻随机存取记忆体技术所用的磁性装置，其中具有侧壁的磁穿隧接面(MTJ,11a)形成于底电极(10a)与顶电极(14a)之间。钝化层(12)为含硼、碳、锗、或其他合金的单层或多层其形成于磁穿隧接面的侧壁，以在后续制程时保护磁穿隧接面免于反应性物种的影响。后续制程包沉积介电层(13)以电性隔离磁穿隧接面(11a)与相邻的磁穿隧接面(11b)，以及互补式金氧半制程。钝化层较佳厚约
Figure DDA0002208867100000011
至
Figure DDA0002208867100000012
且可为硼、碳、或锗的氧化物或氮化物及非晶，以避免反应性氧或氮物种扩散。

Description

磁穿隧接面所用的保护钝化层
技术领域
本发明实施例关于磁阻随机存取记忆体、自旋扭矩转移磁阻随机存取记忆体、与其他电子自旋装置中的磁穿隧接面，更特别关于在制程步骤时保护磁穿隧接面，且制程步骤包括沉积绝缘介电层以分开相邻的磁穿隧接面，以及一般互补式金氧半制作中在400℃附近的高温退火。
背景技术
磁穿隧接面为磁阻随机存取记忆体、自旋扭矩转移磁阻随机存取记忆体、与其他电子自旋装置的关键构件，且可为含有穿隧阻障层如金属氧化物形成于两个磁性层之间的堆叠，其提供穿隧磁阻效应。磁性层之一为自由层并作为感测层，且可对应外部磁场切换自由层的磁矩方向。第二磁性层的磁矩固定并作为参考层。随着自由层磁矩与参考层磁矩的相对方向不同，而改变穿隧阻障层(绝缘层)的电阻，进而提供表示自由层中磁性状态的电子讯号。在磁阻随机存取记忆体中，磁穿隧接面形成于顶导体与底导体之间。在电流穿过磁穿隧接面时，若自由层与参考层的磁化方向为平行态，则可侦测到较低电阻；若自由层与参考层的磁化方向为反平行态，则可侦测到较高电阻。由于磁穿隧接面元件通常整合在互补式金氧半装置中，磁穿隧接面必需能承受400℃附近的退火温度约30分钟，其一般用于改善半导体目的所用的互补式金氧半单元品质。
磁穿隧接面元件中，自由层与参考层的垂直磁向异性较佳优于采用面内向异性的对应物，因为垂直磁向异性的磁穿隧接面有利于更佳的扩展性与相同热稳定性所用的较低写入电流。在具有垂直磁向异性的磁穿隧接面中，自由层具有两个较佳磁化取向，其垂直于层状物的物理平面。在无外部影响下，自由层的磁矩会对准较佳的两个方向之一，其可表示二元系统中的资讯“1”或“0”。对记忆体应用而言，在读取操作与闲置时，可预期维持自由层的磁化方向。在写入操作时，若储存的新资讯不同于目前的记忆状态，则可改变自由层的磁化方向至相反方向。硼化钴铁或类似物通常作为自由层与参考层，而氧化镁较佳作为穿隧阻障层，以在参考层/氧化镁/自由层的堆叠中，沿着参考层/氧化镁以及氧化镁/自由层的界面产生垂直磁向异性。
非挥发性的记忆体应用需要采用自旋扭矩转移的磁阻随机存取记忆体为主的技术。然而实现关键尺寸小于100nm的动态随机存取记忆体的方法面临挑战。磁酸隧接面的侧壁非常易于损伤，不论是蚀刻工艺或沉积工艺所诱发的化学损伤或物理损伤。此外，互补式金氧半制程所需的400℃退火亦恶化上述损伤。
在制作习知的自旋扭矩转移的磁阻随机存取记忆体装置时，沉积介电层于磁穿隧接面侧壁上，使自旋扭矩转移的磁阻随机存取记忆体阵列中的磁穿隧接面与相邻的磁穿隧接面绝缘，但此沉积工艺常损伤磁穿隧接面侧壁。损伤可能来自于沉积氧化物的介电层时，氧扩散穿过磁穿隧接面侧壁，进而氧化磁穿隧接面的主要部分。在一些例子中，来自磁穿隧接面盖层的金属可再沉积于磁穿隧接面的侧壁上，造成磁穿隧接面层附近的分流或者电性短路的电路。如此一来，这会降低装置效能，位元之间的实质不一致会转化成关键指标不想要的较大分布，并降低装置良率。对产生界面的垂直磁向异性的硼化钴铁/氧化镁(参考层/穿隧阻障层，与穿隧阻障层/参考层)的界面而言，减少侧壁损伤特别重要。此外，氧化镁的穿隧阻障层的介电本性，已知具有低抗蚀特性，且在沉积绝缘介电层的步骤中暴露至大气时明显劣化。
虽然可移除离子轰击所造成的侧壁损伤，比如在沉积介电层时暴露至大气，但这些方法通常耗时且高成本。此外，一些侧壁损伤可能过广而难以修复。目前需要在制作记忆体装置中的后续制程步骤时，保护磁穿隧接面元件以避免磁穿隧接面侧壁损伤。
发明内容
本发明实施例的一主题系在制作记忆体装置的蚀刻、沉积、与退火工艺时，实质上改善磁穿隧接面对侧壁损伤的抗性。
本发明实施例的第二主题系依据第一主题改善磁穿隧接面完整性，其可与后段互补式金氧半制程相容。
在本发明一实施例中，在制作记忆体装置时沉积保护钝化层于磁穿隧接面侧壁以达这些目的。钝化层的形成方法射频磁控溅镀、原子层沉积技术、化学气相沉积法、或物理气相沉积法。在较佳实施例中，钝化层为硼、碳、或锗的单层，其溅镀沉积的射频功率为约100至1000瓦，且不具有反应性物种如含氮或含氧的气体或电浆。钝化层的厚度为至少
Figure GDA0002276330400000031
以达连续涂层。钝化层较佳为非晶以避免反应性材料扩散于晶格中的结晶之间。
在另一实施例中，采用氧化工艺如自然氧化以部分或完全氧化硼层、碳层、或锗层成氧化硼、氧化碳、或氧化锗的钝化层。在其他实施例中，在第一步骤中沉积硼层、碳层、或锗层，接着暴露至氮化或氮氧化工艺以形成氮化硼、氮化碳、氮化锗、氮氧化硼、氮氧化碳、或氮氧化锗的钝化层，其具有非化学计量或化学计量的氮含量。依据上述氧化工艺所采用的条件，可形成硼/氧化硼双层、碳/氧化碳双层、或锗/氧化锗双层。另一实施例在沉积介电层时，硼、碳、或锗的钝化层与氧物种反应，并部分或完全氧化成氧化硼、氧化碳、或氧化锗的钝化层。
在另一实施例中，可由两步骤的沉积程序制作含合金的钝化层。具体而言，形成具有BX、CX、或GeX组成的合金的方法可为沉积硼层、碳层、或锗层的第一步骤，以及后续沉积X元素的第二步骤，其中X系硼、碳、锗、硅、铝、磷、镓、铟、铊、镁、铪、锆、铌、钒、钛、铬、钼、钨、锶、或锌，且X与合金中的其他的元素不同。换言之，一开始沉积的硼层、碳层、或锗层作为牺牲材料，且在沉积X时完全再溅镀硼层、碳层、或锗层并结合X元素以形成合金。BX中的硼、CX中的碳、与GeX中的锗较佳含量为至少10原子％。
在另一实施例中，接着进行前述的两步骤沉积。然而在与沉积X相关的第二步骤时，只再溅镀硼、碳、或锗的第一钝化层的上侧(外侧)部分，以形成含BX、CX、或GeX的第二钝化层，进而产生B/BX、C/CX、或Ge/GeX的双层结构作为复合钝化层。此处缩短第二沉积的时间，或调整沉积X时的工艺条件以采用较弱的射频功率，以避免再溅镀所有的硼层、碳层、或锗层。
两步骤的沉积工艺有利于在第一步骤中沉积硼层、碳层、或锗层以有效保护磁穿隧接面侧壁免于反应性物种如氧的影响。沉积X材料的第二步骤可形成双层或单层的合金层，主要避免后续工艺如沉积介电层的高能量离子损伤磁穿隧接面侧壁。
在又一实施例中，采用两个沉积步骤以形成钝化层，第二沉积步骤中可包含氧与氮的一或两者。因此本发明预设在包含氧物种与氮物种的一或两者的反应性物种存在下，沉积X层于硼、碳、或锗层上时，可形成双层如B/BXO、C/CXO、Ge/GeXO、B/BXN、C/CXN、Ge/GeXN、B/BXON、C/CXON、或Ge/GeXON。此外，氧化物层、氮化物层、或氮氧化物层可为复合层，因此BXO层可包含BO与BX，BXN层可包含BN与BX，而BXON层可包含BON与BX。
在完成的记忆体结构如磁阻随机存取记忆体、自旋扭矩转移的磁阻随机存取记忆体、或自旋扭矩振荡器中，磁穿隧接面元件成行成列的阵列形成于基板上。在磁阻随机存取记忆体或自旋扭矩转移磁阻随机存取记忆体的应用中，基板包含多个导电线路的底电极层，使每一磁穿隧接面的下表面接触导电线路。在此处所述的一实施例中，钝化层保护性地覆盖每一磁穿隧接面的侧壁。此外，介电层接触钝化层的上表面并填入相邻的磁穿隧接面元件之间的空间。介电层可包含本技术领域的电性绝缘目的所用的氧化物、氮化物、氮氧化物、或碳化物的一或多者，且介电层的上表面可与磁穿隧接面的上表面共平面。顶电极层包含多个导电线路形成于磁穿隧接面元件的阵列上，使每一磁穿隧接面形成于底电极与顶电极之间。
在自旋扭矩振荡器装置中，基板可为主极层以作为底电极，而顶电极可为拖尾屏蔽。钝化层可形成于自旋扭矩振荡器的层状堆叠的一侧壁上，且此侧壁远离气垫表面。
附图说明
图1系本发明一实施例中，具有单一元素组成的钝化层形成于磁穿隧接面侧壁上的记忆体结构的剖视图，且钝化层上方具有介电层。
图2至5系本发明一实施例中，具有多个磁穿隧接面元件的记忆体结构的步骤程序的剖视图，且磁穿隧接面元件具有单一钝化层。
图6与7系本发明一实施例中，将图3中的钝化层转换成氧化物、氮化物、或氮氧化物的钝化层的制程剖视图。
图8与9系本发明一实施例中，元素X与图3中的钝化层反应形成单一合金钝化层的制程剖视图。
图10与11系本发明一实施例中，对图9中的单一合金钝化层进行氧化、氮化、或氮氧化的制程剖视图。
图12系此处所述的一实施例中，以图6中的制程形成钝化层所用的双层结构的剖视图。
图13系此处所述的一实施例中，以图8中的制程形成钝化层所用的双层结构的剖视图。
图14系此处所述的一实施例中，对图13中的双层结构进行氧化、氮化、或氮氧化工艺的剖视图。
图15至16系此处所述的一实施例中，在氧物种与氮物种的一或两者存在下，溅镀沉积元素X于图3中的单一钝化层上，以提供双层结构的钝化层的剖视图。
图17系本发明一实施例中，以图14中的制程形成的三层结构的钝化层的剖视图。
图18系图1中的记忆体结构的上视图，其包含多个磁穿隧接面元件成行成列于底电极层与顶电极层之间。
图19系本发明另一实施例中，包括钝化层形成于磁穿隧接面侧壁上的记忆体结构的剖视图，且钝化层具有双层设置。
图20系本发明另一实施例中，含有钝化层形成于磁穿隧接面侧壁上的记忆体结构的剖视图，且钝化层具有三层设置。
图21系本发明另一实施例中，具有钝化层保护的侧壁的自旋扭矩振荡器装置的剖视图，且介电层形成于钝化层上。
图22系本发明一实施例中，磁阻比例作为磁穿隧接面尺寸的函数图，其显示不具有保护性钝化层的磁穿隧接面以及具有保护性的硼钝化层的磁穿隧接面之间的比较。
图23系本发明一实施例中，保磁性作为磁穿隧接面尺寸的函数图，比如不具有保护性钝化层的磁穿隧接面以及具有保护性的硼钝化层的磁穿隧接面。
图24系本发明一实施例中，倾斜值作为磁穿隧接面尺寸的函数图，比如不具有保护性钝化层的磁穿隧接面以及具有保护性的硼钝化层的磁穿隧接面。
具体实施方式
本发明实施例关于改善磁穿隧接面元件中的结构完整性，特别是在沉积磁穿隧接面侧壁之间的介电层，以及暴露至400℃附近的高温等相关的制程时。磁穿隧接面元件可形成于多种记忆体装置中，且记忆体装置包括但不限于磁阻随机存取记忆体、自旋扭矩转移磁阻随机存取记忆体、或其他电子自旋装置如自旋扭矩振荡器。在图式中，层状物具有z方向中的厚度、x方向中的宽度，以及y方向中的长度。用语“介电层”与“绝缘层”可交换使用。
如上所述，许多记忆体装置目前结合至互补式金氧半平台以提供更高效能。然而发现以习知方法直接沉积介电层于磁穿隧接面侧壁上，之后进行互补式金氧半制程中所需的步骤如在400℃附近退火装置时，会产生实质上较多缺陷并劣化装置效能，因此有动机保护磁穿隧接面元件，以在记忆体应用中提高效能与良率。
如图1所示，本发明的第一实施例中的记忆体装置包括多个磁穿隧接面如磁穿隧接面11a与11b，其分别具有侧壁11s1与11s2。记忆体装置亦包含钝化层12以保护磁穿隧接面。磁穿隧接面11a形成于底电极10a与顶电极14a之间，而磁穿隧接面11b形成于底电极10a与顶电极14b之间。在磁阻随机存取记忆体或自旋扭矩转移的磁阻随机存取记忆体的实施例中，底电极为沿着x轴延伸的线路，而顶电极为沿着y轴延伸的线路。底电极与顶电极通常包含一或多种金属或一或多种合金，以确保良好的导电性与抗氧化性。绝缘层15形成于介电层的上表面13t的主要部分上。绝缘层中的顶电极层包含多个顶电极，比如顶电极14a与14b。值得注意的是，每一顶电极的宽度w1可大于上表面11t1与11t2的宽度。换言之，顶电极的内侧部分可与钝化层12重迭，而上表面13t的外侧部分与钝化层相邻。
应理解的是，一般百万计的磁穿隧接面排列成行成列于基板上的记忆体阵列中，且每一磁穿隧接面形成于底电极与顶电极之间。然而图1所示的磁穿隧接面只有两个以简化图式。磁穿隧接面具有多种设置，但每一磁穿隧接面具有至少一穿隧阻障层形成于参考层与自由层之间，比如基板(未图示，可为晶种层)上的参考层/穿隧阻障层/自由层堆叠，或者自由层/穿隧阻障层/参考层堆叠。
钝化层12较佳具有一致厚度，且不只接触磁穿隧接面的侧壁11s1与11s2以及未图示的其他磁穿隧接面的侧壁，亦邻接底电极的上表面的部分，比如磁穿隧接面未覆盖的底电极10a的上表面10t。在一实施例中，钝化层为非磁性，且为厚度至少
Figure GDA0002276330400000071
的单层以达连续涂层。在较佳实施例中，钝化层为非晶以避免反应性材料扩散于晶格中的结晶之间，且可为硼、碳、或锗的单层。碳钝化层可具有钻石形结构或大量的sp3键结，其沉积方法为化学气相沉积法或物理气相沉积法。目前发现更一致的保磁力的最大优点可维持在磁穿隧接面的不同尺寸范围，当硼钝化层厚度为约
Figure GDA0002276330400000072
时最小化，并在厚度增加至大于或等于
Figure GDA0002276330400000073
时有所减少。此外，此处所述的所有钝化层的关键特征，系在沉积介电层于磁穿隧接面元件之间时，保护磁穿隧接面的侧壁免于反应性物种的攻击。
本发明实施例亦包括形成单一钝化层于磁穿隧接面侧壁上的方法。首先说明制作多个磁穿隧接面的方法。在图2中，磁穿隧接面的层状物堆叠形成于含有底电极10a的底电极层中。可在溅镀系统如Anelva C-7100的溅镀沉积系统的直流电溅镀腔室中，沉积磁穿隧接面堆叠中的所有层。Anelva C-7100的溅镀沉积系统包含具有多个靶材的超高真空直流电磁控溅镀腔室，以及至少一氧化腔室以形成穿隧阻障层如由镁层所形成的氧化镁，进而提供穿隧磁阻效应。一般而言，多种层状物所用的溅镀沉积工艺关于钝气如氩气，以及介于5×10-5torr至5×10-9torr之间的基本压力。
形成光阻层于磁穿隧接面的层状物堆叠上，并以习知的光微影技术图案化光阻层以得多个岛状物如光阻岛30a与30b，其各自具有宽度w。接着可进行习知的反应性离子蚀刻或离子束蚀刻工艺，以移除光阻岛未保护的磁穿隧接面的层状物堆叠。值得注意的是，光微影工艺可得排列成行与成列的光阻岛阵列，使每一岛状物作为蚀刻遮罩，且反应性离子蚀刻与离子束蚀刻工艺可产生磁穿隧接面于每一蚀刻遮罩下。因此光阻岛30a与30b之下的磁穿隧接面11a与磁穿隧接面11b分别具有侧壁11s1与11s2，而磁穿隧接面每一侧上的开口50露出底电极的上表面10t的部分。在例示性的实施例中，反应性离子蚀刻或离子束蚀刻工艺形成非垂直的侧壁11s1与11s2，使每一磁穿隧接面在上表面10t的底部的宽度w大于顶部的宽度。然而亦可产生实质上垂直的磁穿隧接面侧壁，端视蚀刻条件而定。
如图3所示，采用习知工艺移除光阻岛30a与30b。接着沉积硼、碳、或锗组成的单一钝化层12于上表面10t以及磁穿隧接面阵列(含磁穿隧接面11a与11b的上表面11t1与11t2及侧壁11s1与11s2)上。综上所述，每一开口50缩减尺寸至开口50a。磁控溅镀工艺、物理气相沉积工艺、化学气相沉积工艺、或原子层沉积工艺可用于沉积钝化层。在较佳实施例中，沉积工艺不含反应性物种如含氮或含氧的气体或电浆。此外，沉积钝化层的射频功率为100瓦至1000瓦，且腔室压力为约0.05mtorr至20mtorr，以避免腐蚀磁穿隧接面侧壁。
钝化层较佳顺应性地沉积于侧壁11s1与11s2上，其厚度与底电极的上表面10t上的厚度基本上相同。虽然在制作装置时难以量测薄钝化层的厚度如
Figure GDA0002276330400000082
至
Figure GDA0002276330400000081
的级数，但可在沉积实质上较厚的硼膜于平坦基板(非产品)上时进行独立实验，采用穿透式电子显微镜量测沉积时间d的硼膜厚度t，确认沉积速率(厚度t/沉积时间)如
Figure GDA0002276330400000086
以用于沉积工艺。接着可采用沉积速率计算形成成厚约
Figure GDA0002276330400000084
至
Figure GDA0002276330400000085
的薄钝化层于含有磁穿隧接面11a与11b的基板上所需的沉积时间，其实质上小于沉积时间d。
如图4所示，以习知方法沉积介电层13于钝化层12上，直到填满开口50a。虽然介电层的沉积方法通常包含反应性氧或氮物种，钝化层的存在可保护磁穿隧接面的侧壁11s1与11s2免于反应性物种的影响。介电层可包含本技术领域中电性绝缘目的所用的氧化物、氮化物、氮氧化物、与碳化物的一或多者，且其沉积方法一般为物理气相沉积或电浆辅助化学气相沉积等技术。
在图5所示的实施例中，进行习知的化学机械研磨工艺移除介电层13的上侧部分，使部分形成的记忆体装置具有沿着平面22-22的上表面，且平面22-22包括介电层的上表面13t、磁穿隧接面11a的上表面11t1、与磁穿隧接面11b的上表面11t2。在一些实施例中，最上侧的磁穿隧接面层为硬遮罩如锰铂，其具有上表面11t1或11t2。在其他实施例中，最上侧的磁穿隧接面层可为盖层如钌，或具有钌/钽/钌的设置。
如图1所示，接着进行本技术领域已知的后续步骤程序，包含采用图案化光阻与蚀刻工艺以形成具有顶电极14a与14b的顶电极层于绝缘层15中，其中顶电极14a邻接磁穿隧接面11a的上表面，而顶电极14b接触磁穿隧接面11b的上表面。如上所述，顶电极层通常包含多个顶电极如平行线路的阵列，但例示实施例只图示两个顶电极作为例子。绝缘层可为氧化硅、氧化铝、或本技术领域中用以电性隔离相邻的导电元件的其他介电材料。应理解图1中的钝化层12可置换成图7所示的实施例中的钝化层12x、图9所示的实施例中的钝化层12y、或图11所示的实施例中的钝化层12z。
在图6所示的另一单层的实施例中，对图3所示的前述钝化层12进行氧化工艺如具有氧物种24的自然氧化。自然氧化工艺可包含1标准立方公分/分钟(sccm)至10sccm的氧流速且历时10秒至600秒。在其他实施例中，可对含硼、碳、或锗的单一钝化层进行与氮物种24相关的氮化工艺。此外，在氮氧化工艺中的物种24，可包含反应性氧化种与反应性氮物种两者。重要的是氧化与氮化条件必需够温和，以避免氧物种或氮物种穿透钝化层而与磁穿隧接面的侧壁11s1与11s2反应。如此一来，基本上所有的硼钝化层可转换成氧化硼层、氮化硼层、或氮氧化硼层，碳钝化层可转换成氧化碳层、氮化碳层、或氮氧化碳层，而锗钝化层可转换成氧化锗层、氮化锗层、或氮氧化锗层。
本发明实施例采用氮化硼、氧化硼、氮氧化硼、氮化碳、氧化碳、氮氧化碳、氮化锗、氧化锗、或氮氧化锗的靶材沉积单一钝化层12x于磁穿隧接面的侧壁11s1与11s2上，如图7所示。举例来说，可在钝气存在下(但无反应性的氮物种)溅镀沉积氮化硼、氮化碳、或氮化锗的靶材，以形成氮化硼、氮化碳、或氮化锗的钝化层。同样地，可在钝气存在下(但无反应性的氧物种)溅镀沉积氧化硼、氧化碳、或氧化锗的靶材，以形成氧化硼、氧化碳、或氧化锗的钝化层于磁穿隧接面的侧壁上。
如图7所示，一开始沉积的钝化层12与图6中的反应性氧与氮物种24的一或两者反应，以转换成钝化层12x。在一实施例中，只有一部分的硼、碳、或锗的钝化层转换成氧化物、氮化物、或氮氧化物，并保留一定数量的硼、碳、或锗原子，以产生钝化层12x中非化学计量的氧化态及/或非化学计量的氮化态。依据氧化、氮化、或氮氧化工艺的长度与反应腔室中的氧物种或氮物种的浓度，钝化层12可完全转换至钝化层12x中的氧化物、氮化物、或氮氧化物，以形成所谓的化学计量氧化态或化学计量氮化态。本发明一实施例亦可在氧化物、氮化物、或氮氧化物的介电层13沉积于钝化层12上的后续制程时，使硼、碳、或锗的钝化层12与氧物种、氮物种、或氧物种及氮物种反应。如此一来，一开始沉积的硼、碳、或锗钝化层转换成氧化物、氮化物、或氮氧化物的钝化层12x，其具有非化学计量或化学计量的氧化态或氮化态，因此图1中的钝化层12置换为钝化层12x。
在图8与9所示的本发明另一实施例中，进行两个沉积步骤以得单一钝化层，其具有BX、CX、或GeX的合金组成。具体而言，钝化层12的形成方法可为搭配图3说明的上述内容。之后溅镀沉积图8中的X元素25于硼、碳、或锗层上，其中X系硼、碳、锗、硅、铝、磷、镓、铟、铊、镁、铪、锆、铌、钒、钛、铬、钼、钨、锶、或锌，且X与合金中的其他元素不同。换言之，一开始沉积的硼层、碳层、或锗层作为牺牲层，且在沉积X时完全再溅镀硼层、碳层、或锗层并结合X元素以形成图9中合金的钝化层12y。BX合金中的硼、CX合金中的碳、与GeX合金中的锗较佳含量为至少10原子％。在上述实施例中，钝化层的最小厚度为
Figure GDA0002276330400000101
-而最大厚度为约
Figure GDA0002276330400000103
至
Figure GDA0002276330400000102
且钝化层较佳顺应性地形成于磁穿隧接面的侧壁11s1与11s2、磁穿隧接面的上表面11t1与11t2、及底电极的上表面10t的露出区域上。藉由厚
Figure GDA0002276330400000104
至
Figure GDA0002276330400000105
的钝化层可达本发明实施例的最佳化优点，端视钝化层的组成而定。
另一单一钝化层的实施例如图10与11所示。在图10中，以含有反应性氧物种、反应性氮化物、或反应性氧物种与反应性氮物种的物种24，处理图9中的BX、CX、或GeX合金的钝化层12y。图11系10中的制程所得的氧化物、氮化物、或氮氧化物的钝化层12z，其可具有化学计量或非化学计量的氧化态或氮化态。因此钝化层12z中氧化的合金(BXO、CXO、或GeXO)、氮化的合金(BXN、CXN、或GeXN)、或氮氧化的合金(BXON、CXON、或GeXON)，可具有一定数量的未反应的BX、CX、或GeX的合金分子。然而在这些条件下可氧化、氮化、或氮氧化基本上所有的合金的钝化层12y，因此钝化层12z中不保留BX、CX、或GeX的合金。
如图12所示，本发明一实施例亦包含在沉积介电层13时或沉积介电层13之前，形成双层结构的钝化层。举例来说，氧化、氮化、或氮氧化工艺中的条件，包括控制图6中的反应性物种24至一定量，只转换钝化层12的上侧部分至氧化物、氮化物、或氮氧化物的钝化层12x。在沉积介电层时可视情况提供反应性物种24。在另一例中，形成的双层具有下侧的钝化层12以邻接磁穿隧接面的侧壁11s1与11s2及磁穿隧接面的上表面11t1与11t2，以及上侧的钝化层12x于下侧的钝化层的表面上，以提供硼/氧化硼、碳/氧化碳、锗/氧化锗/、硼/氮化硼、碳/氮化碳、锗/氮化锗、硼/氮氧化硼、碳/氮氧化碳、或锗/氮氧化锗的设置。双层方案比单层的硼、碳、或锗更有利，因为氧化物或氮化物的钝化层12x对后续沉积的介电层13的黏着性通常优于钝化层12。
本发明另一实施例如图13所示。钝化层的双层结构包括下侧的钝化层12，以及位于下侧的钝化层的上表面上的上侧的钝化层12y。此双层方案来自于图8中的制程，其控制X元素的沉积至一定量，只再沉积钝化层的上侧部分以形成BX、CX、或GeX合金的钝化层12y。此双层方案表示为B/BX、C/CX、或Ge/GeX的设置。开口50b小于开口50a，因为两层堆叠的钝化层12/钝化层12y的厚度，大于图3中单一钝化层12的厚度。
如图14所示，本发明实施例预设在形成图3中的钝化层12/钝化层12y的双层堆叠之后，以物种24进行氧化、氮化、或氮氧化工艺。在一实施例中，部分或完全氧化、氮化、或氮氧化钝化层，以形成钝化层12/钝化层12z的双层堆叠如图16所示，其中钝化层12z的组成为BXO、CXO、GeXO、BXN、CXN、GeXN、BXON、CXON、或GeXON。换言之，氧化与氮化工艺的条件够温和，使连续的钝化层12仍保留在磁穿隧接面的侧壁与上表面上，且只有外侧的钝化层12y与物种24反应形成钝化层12z。
图15显示形成图16中具有钝化层12/钝化层12z的双层堆叠的钝化层的另一方法。值得注意的是，在沉积X元素25于钝化层12上时，反应腔室中可包含物种24。此外，控制沉积条件到只再沉积钝化层12的上侧区域的程度，可自氧化工艺提供B/BXO、C/CXO、或Ge/GeXO的双层，自氮化工艺提供B/BXN、C/CXN、或Ge/GeXN的双层，或自氮氧化工艺提供B/BXON、C/CXON、或Ge/GeXON的双层。
如图17所示，本发明一实施例形成三层堆叠作为钝化层。在一实施例中，可控制图14所示的制程到只氧化、氮化、或氮氧化BX、CX、或GeX的钝化层12y的上侧部分的程度，以形成最上侧的钝化层12z。因此，当图14中的物种24表示氧化工艺时，可制作B/BX/BXO、C/CX/CXO、或Ge/GeX/GeXO的三层。在其他实施例中，当图14中的物种24用于氮化工艺，可制作B/BX/BXN、C/CX/CXN、或Ge/GeX/GeXN的三层。当图14中的物种24用于氮氧化工艺，可制作B/BX/BXON、C/CX/CXON、或Ge/GeX/GeXON的三层。
图18系图1中的记忆体结构的上视图。平面20-20为图1的剖视图的位置。在例示性的实施例中，额外的两个磁穿隧接面11c与11d分别位于底电极10b与顶电极14a与14b之间，而顶电极的宽度w1较佳大于磁穿隧接面11a至11d的宽度w。底电极10a与10b在y轴方向中的长度b通常大于磁穿隧接面的长度c。磁穿隧接面为实质上圆形，比如圆形或椭圆形。在其他实施例中，磁穿隧接面可为多边形如方形或矩形。
如图19所示，调整图1中的记忆体装置。保留图1的所有层状物，除了将钝化层12置换为双层结构。在例示性的实施例中，双层具有钝化层12/钝化层12y的堆叠，如搭配图13说明的上述内容。然而双层亦可为图12所示的钝化层12/钝化层12x的堆叠，或图16所示的钝化层12/钝化层12z的设置。
如图20所示，调整图1中的记忆体装置。保留图1中的所有层状物，除了将钝化层12置换成三层结构。在例示性的实施例中，三层结构具有钝化层12/钝化层12y/钝化层12z的堆叠，如搭配图17说明的上述内容。
图21所示的本发明另一实施例中，可采用前述钝化层12作为自旋扭矩振荡器装置中的保护措施。自旋扭矩振荡器装置40形成于主极层17与拖尾屏蔽18之间。在此例中，直流电流(100％工作周期)或脉冲电流I自电源35经导线36流至主极层17，接着穿过自旋扭矩振荡器装置40与拖尾屏蔽18，再经由导线37离开。脉冲电流可开启0.1奈秒，再关闭1奈秒至几奈秒。自旋扭矩振荡器装置40可具有底自旋阀设置，其中晶种层41、自旋极化层42、非磁性间隔物43、振荡层44、与盖层45依续形成于主极上，使晶种层的下表面接触主极，而盖层的上表面接触拖尾屏蔽。晶种层41与非磁性间隔物43之一或两者为金属氧化物，以诱发垂直磁向异性46于自旋极化层中。z轴为介质移动方向且为向下方向。
在写入制程时，磁流8穿过气垫表面33-33并转移磁介质7与软底层6，而磁流8a再经由拖尾屏蔽18进入写入头。在整个自旋扭矩振荡器的直流电偏置与几百Oe的间隙场8b下，由自旋极化层42至振荡层44且具有足够强度(关键电流密度)的自旋极化电流所辅助的写入制程，造成振荡层44中具有一定振幅与频率的大角度振荡47，其提供介质位元9上的参考场49。与只施施加磁流8相较，参考场与磁流8的结合效应能以更低磁场切换位元中的磁化程度5。
自旋扭矩振荡器装置40可视作磁穿隧接面，其自旋极化层42可作为参考层，非磁性间隔物43为穿隧阻障层，而振荡层44作为自由层。晶种层41、自旋极化层42、非磁性间隔物43、振荡层44、与盖层45的组成详述于相关的美国专利US 9,230,571中。本发明实施例的关键特征为形成钝化层12于主极层17的拖尾侧壁17t以及自旋扭矩振荡器装置40的侧壁40s上，以在沉积介电层13于主极层17与拖尾屏蔽18之间时保护侧壁。如此一来，自旋扭矩振荡器装置在后续制作步骤时可维持结构完整，而不同于习知技术领域中易受沉积介电层所用的反应性气体损伤的自旋扭矩振荡器装置侧壁。
如图22所示，进行实验证明本发明实施例实施保护钝化层于磁穿隧接面侧壁上所改良的效能。制作一系列圆形的磁穿隧接面元件(在图18中，宽度w＝长度c)，其中直径的宽度w为约20nm至40nm。对每一磁穿隧接面尺寸而言，钝化层未保护一半的样品，而厚
Figure GDA0002276330400000131
的硼钝化层保护一半的样品，且可在Anelva溅镀沉积腔室中沉积硼钝化层，其沉积条件如下：射频功率为600瓦、氩气流速为150sccm、且硼靶材至基板的距离为240mm，以达
Figure GDA0002276330400000132
Figure GDA0002276330400000133
的硼沉积速率(由穿透式电子显微镜分析)。因此制作多种不同的磁穿隧接面尺寸，并在25℃下以Accretech UF300A探针量测其穿隧磁阻效应(dR/R)。穿隧磁阻比例可表示为(Rp-Rap)/Rp×100，其中Rp与Rap分别为磁穿隧元件在参考层与自由层平行与反平行设置时的电阻。在量测每一批次的磁穿隧接面穿隧磁阻之前，可先在400℃下退火2.5小时。图22的结果显示具有保护性的硼钝化层的磁穿隧接面，比制程记录制作的磁穿隧接面具有更高的穿隧磁阻效应，特别是直径介于20nm至35nm之间的磁穿隧接面。制程记录与沉积钝化层于磁穿隧接面侧壁上无关。
在图23中，保磁性系50nm至300nm的磁穿隧接面直径的函数。具有保护性的硼钝化层(厚
Figure GDA0002276330400000134
)的磁穿隧接面，其效能如保磁性高于制程记录所制作的磁穿隧接面，特别是较小的磁穿隧接面尺寸如50nm至250nm。此例在125℃下采用Accretech UF300A探针量测结果。
如图24所示，发现与制程记录制作的不具有钝化层的参考磁穿隧接面相较，形成厚
Figure GDA0002276330400000141
的保护性钝化层于磁穿隧接面侧壁上可明显改善倾斜值。在125℃下采用AccretechUF300A探针确认倾斜值结果。Y轴上的倾斜值，与磁穿隧接面中的第一反平行子层与第二反平行子层的磁矩的平行本性相关，其中参考层具有合成的反平行设置，比如第二反平行子层/耦合层/第一反平行子层的层状堆叠。理想上，中间的反铁磁耦合层会造成第二反平行子层与第一反平行子层的磁矩基本上彼此平行，比如在垂直于平面方向或在面入方向中彼此平行。然而这些参数扰乱完美平行的关系(y轴值＝1)，因此第一反平行子层与第二反平行子层的磁矩彼此正交(y轴值近似0)。在实际操作中，倾斜值>0.9指的是磁穿隧接面中的高效能需要第一反平行子层与第二反平行子层的磁矩实质上平行对准。与参考的制程记录所制作的磁穿隧接面(其所有的倾斜值低于0.9)不同，本发明一实施例中形成厚
Figure GDA0002276330400000142
的硼钝化层于侧壁上的磁穿隧接面，大部分都符合或超过最佳化效能所需的最小倾斜值。
与修复沉积介电层时损伤的制程记录的磁穿隧接面相关的主要成本，以及损伤到无法修复的制程记录的磁穿隧接面的相关浪费(降低良率)相较，形成此处所述的保护性的钝化层的一或多个额外沉积步骤与所需的最小成本微不足道，本发明实施例可采用本技术领域所用的习知工具与材料沉积保护性的钝化层。
虽然已参考实施例具体图示和说明本发明，但本技术领域中具有通常知识者应理解在不脱离本发明实施例的精神和范畴的情况下，可在形式与细节上进行各种变化。

Claims (31)

1.一种磁性装置，包括：
(a)一磁穿隧接面，具有自其上表面延伸至下表面的侧壁，其中所述磁穿隧接面的下表面接触一底电极，而所述磁穿隧接面的上表面接触一顶电极；
(b)一钝化层，其为非磁性且含有硼、硼合金、碳、碳化硅以外的碳合金、锗、或锗合金，其中所述钝化层邻接自所述磁穿隧接面的上表面至下表面的所述磁穿隧接面的侧壁；以及
(c)一介电层，形成于所述钝化层上，其中所述介电层电性隔离所述磁穿隧接面与相邻的其他磁穿隧接面。
2.根据权利要求1所述的磁性装置，其中所述磁穿隧接面为磁阻随机存取记忆体、自旋扭矩转移磁阻随机存取记忆体、或自旋扭矩振荡器结构的部分。
3.根据权利要求1所述的磁性装置，其中所述钝化层的厚度为约
Figure FDA0002208867070000011
至
Figure FDA0002208867070000012
4.根据权利要求1所述的磁性装置，其中所述钝化层系BSi、GeSi、BX、CX、或GeX，其中X系硼、碳、锗、铝、磷、镓、铟、铊、镁、铪、锆、铌、钒、钛、铬、钼、钨、锶、或锌，且BX中的硼、CX中的碳、与GeX中的锗系合金的至少10原子％。
5.根据权利要求1所述的磁性装置，其中所述钝化层包括硼、碳、或锗，且更包括氧、氮、或氧与氮，而组成为氧化硼、氧化碳、氧化锗、氮化硼、氮化碳、氮化锗、氮氧化硼、氮氧化碳、或氮氧化锗，其具有非化学计量或化学计量的氧化态或非化学计量或化学计量的氮化态。
6.根据权利要求4所述的磁性装置，其中BSi或GeSi的所述钝化层更包括氧、氮、或氧与氮，且组成为BSiO、GeSiO、BSiN、GeSiN、BSiON、或GeSiON。
7.根据权利要求4所述的磁性装置，其中BX的所述钝化层更包括氧、氮、或氮与氧，且组成为BXO、CXO、GeXO、BXN、CXN、GeXN、BXON、CXON、或GeXON。
8.根据权利要求1所述的磁性装置，其中所述钝化层系非晶。
9.根据权利要求1所述的磁性装置，其中所述钝化层接触所述磁穿隧接面与相邻的其他磁穿隧接面之间的所述底电极的上表面。
10.一种磁性装置，包括：
(a)一磁穿隧接面，具有自其上表面延伸至下表面的侧壁，其中所述磁穿隧接面的下表面接触一底电极，而所述磁穿隧接面的上表面接触一顶电极；
(b)一钝化层，系非磁性且具有双层或多层设置，包括：
(1)一底层，接触所述顶电极与所述底电极之间的所述磁穿隧接面的所述侧壁，且包含硼、碳、或锗；以及
(2)一第二层，形成于所述底层上，且包括一合金，所述合金含有一第一元素与至少一第二元素，所述第一元素系硼、碳、或锗，而所述第二元素与所述第一元素不同；以及
(c)一介电层，形成于非磁性的所述钝化层上，其中所述介电层电性隔离所述磁穿隧接面与相邻的其他磁穿隧接面。
11.根据权利要求10所述的磁性装置，其中所述磁穿隧接面系磁阻随机存取记忆体、自旋扭矩转移磁阻随机存取记忆体、或自旋扭矩振荡器结构的部分。
12.根据权利要求10所述的磁性装置，其中所述第一层系硼、碳、或锗，且所述第二层系BX、CX、或GeX，其中X系硼、碳、锗、硅、铝、磷、镓、铟、铊、镁、铪、锆、铌、钒、钛、铬、钼、钨、锶、或锌，以提供所述钝化层所用的B/BX、C/CX、或Ge/GeX的双层设置，且BX中的硼、CX中的碳、与GeX中的锗系合金的至少10原子％。
13.根据权利要求10所述的磁性装置，其中所述第一层系硼、碳、或锗，而所述第二层包括氧、氮、或氮与氧，且组成为氧化硼、氧化碳、氧化锗、氮化硼、氮化碳、氮化锗、氮氧化硼、氮氧化碳、或氮氧化锗，以提供所述钝化层所用的硼/氧化硼、硼/氮化硼、碳/氧化碳、碳/氮化碳、锗/氧化锗、锗/氮化锗、硼/氮氧化硼、碳/氮氧化碳、或锗/氮氧化锗的双层设置。
14.根据权利要求12所述的磁性装置，其中所述第二层更包括氧、氮、或氧与氮，且组成为BXO、CXO、GeXO、BXN、CXN、GeXN、BXON、CXON、或GeXON，以提供所述钝化层所用的B/BXO、C/CXO、Ge/GeXO、B/BXN、C/CXN、Ge/GeXN、B/BXON、C/CXON、或Ge/GeXON的双层设置。
15.根据权利要求12所述的磁性装置，更包括一第三层形成于所述第二层上，所述第三层的组成为BXO、CXO、GeXO、BXN、CXN、GeXN、BXON、CXON、或GeXON，以提供所述钝化层所用的B/BX/BXO、C/CX/CXO、Ge/GeX/GeXO、B/BX/BXN、C/CX/CXN、Ge/GeX/GeXN、B/BX/BXON、C/CX/CXON、或Ge/GeX/GeXON的三层设置。
16.一种磁性装置的形成方法，包括：
(a)提供一基板，且所述基板具有上表面；
(b)形成多个磁穿隧接面于所述基板的上表面上，其中所述多个磁穿隧接面各自具有侧壁自其上表面延伸至所述基板的上表面；
(c)沉积一钝化层，其为非磁性材料，并位于所述多个磁穿隧接面的侧壁与上表面以及所述基板的上表面的露出部分上；以及
(d)沉积一介电层于所述钝化层上，其中所述介电层电性隔离所述多个磁穿隧接面的每一者。
17.根据权利要求16所述的磁性装置的形成方法，更包括：
(a)进行一化学机械研磨工艺，使所述介电层上的上表面与所述多个磁穿隧接面的每一者上的上表面共平面；以及
(b)进行温度为约400℃的一退火工艺。
18.根据权利要求16所述的磁性装置的形成方法，其中所述基板为一磁阻随机存取记忆体或自旋扭矩转移磁阻随机存取记忆体中的一底电极，或者一自旋扭矩振荡器中的一主极层。
19.根据权利要求16所述的磁性装置的形成方法，其中所述第一层的厚度为约
Figure FDA0002208867070000031
至
Figure FDA0002208867070000032
20.根据权利要求16所述的磁性装置的形成方法，更包括在沉积所述介电层之前，沉积X元素于所述第一层上，以完全再溅镀所述第一层以形成一单一钝化层，所述单一钝化层系组成具有BSi、GeSi、BX、CX、或GeX的一合金，其中X系硼、碳、锗、铝、磷、镓、铟、铊、镁、铪、锆、铌、钒、钛、铬、钼、钨、锶、或锌，且BX中的硼、CX中的碳、与GeX中的锗系所述合金的至少10原子％。
21.根据权利要求16所述的磁性装置的形成方法，更包括在沉积所述介电层之前沉积硅或X元素于所述第一层上，以再溅镀所述第一层的上侧部分并形成一第二层于所述第一层上，其中所述第二层系具有BSi、GeSi、BX、CX、或GeX的合金，其中X系硼、碳、锗、铝、磷、镓、铟、铊、镁、铪、锆、铌、钒、钛、铬、钼、钨、锶、或锌，以提供所述钝化层所用的B/BX、C/CX、或Ge/GeX的双层设置，且BX中的硼、CX中的碳、或GeSi与GeX中的Ge系所述合金的至少10原子％。
22.根据权利要求16所述的磁性装置的形成方法，更包括在沉积所述介电层之前，对所述第一层进行氧化工艺，以形成氧化硼层、氧化碳层、或氧化锗层，其具有非化学计量或化学计量的氧化态。
23.根据权利要求22所述的磁性装置的形成方法，其中氧化硼层、氧化碳层、或氧化锗层为形成于所述第一层的一部分上的一第二层，且所述第一层维持未氧化，以提供所述钝化层所用的硼/氧化硼、碳/氧化碳、或锗/氧化锗的双层设置。
24.根据权利要求16所述的磁性装置的形成方法，更包括在沉积所述介电层之间，对硼、碳、或锗的所述第一层进行氮化工艺以形成氮化硼层、氮化碳层、或氮化锗层，其具有非化学计量或化学计量的氮化态。
25.根据权利要求24所述的磁性装置的形成方法，其中氮化硼层、氮化碳层、或氮化锗层为形成于所述第一层的一部分上的一第二层，且所述第一层未转换成氮化物，以提供所述钝化层所用的硼/氮化硼、碳/氮化碳、或锗/氮化锗的双层设置。
26.根据权利要求20所述的磁性装置的形成方法，更包括对BSi层、BX层、CX层、GeSi层、或GeX层进行氧化、氮化、或氮氧化工艺，使所述第一层完全转换成BSi、BX、CX、GeSi、或GeX的氧化物、氮化物、或氮氧化物。
27.根据权利要求21所述的磁性装置的形成方法，更包括对所述第二层进行氧化工艺、氮化工艺、或氮氧化工艺，使所述第二层的上侧部分转换成一第三层，且所述第三层系BX、CX、或GeX的氧化物、氮化物、或氮氧化物，以提供所述钝化层所用的B/BX/BXO、C/CX/CXO、Ge/GeX/GeXO、B/BX/BXN、C/CX/CXN、Ge/GeX/GeXN、B/BX/BXON、C/CX/CXON、或Ge/GeX/GeXON的三层设置。
28.根据权利要求21所述的磁性装置的形成方法，更包括对所述第二层进行氧化工艺、氮化工艺、或氮氧化工艺，使所有的所述第二层的BX、CX、或GeX转换成氧化物、氮化物、或氮氧化物，以提供所述钝化层所用的B/BXO、C/CXO、Ge/GeXO、B/BXN、C/CXN、Ge/GeXN、B/BXON、C/CXON、或Ge/GeXON的双层设置。
29.根据权利要求16所述的磁性装置的形成方法，其中沉积所述第一层的步骤包括溅镀沉积工艺，其射频功率为约100瓦至1000瓦，而腔室压力为约0.05mtorr至20mtorr。
30.根据权利要求22所述的磁性装置的形成方法，其中所述氧化工艺包括自然氧化，其氧流速为1sccm至10sccm，且历时10秒至600秒。
31.一种磁性装置的形成方法，包括：
(a)提供一基板，且所述基板具有上表面；
(b)形成多个磁穿隧接面于所述基板的上表面上，其中所述多个磁穿隧接面的每一者具有侧壁自其上表面延伸至基板的上表面；
(c)溅镀沉积氮化硼、氧化硼、氮氧化硼、氮化碳、氧化碳、氮氧化碳、氮化锗、氧化锗、或氮氧化锗的一钝化层于所述多个磁穿隧接面的侧壁与上表面以及所述基板的上表面的露出部分上，且所述钝化层不具有反应性氧或反应性氮物种；以及
(d)沉积一介电层于所述钝化层上，其中所述介电层电性隔离所述多个磁穿隧接面的每一者。
CN201880019758.6A 2017-03-20 2018-02-28 磁穿隧接面所用的保护钝化层 Active CN110945672B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/463,113 US10439132B2 (en) 2017-03-20 2017-03-20 Protective passivation layer for magnetic tunnel junctions
US15/463,113 2017-03-20
PCT/US2018/020075 WO2018175070A1 (en) 2017-03-20 2018-02-28 Protective passivation layer for magnetic tunnel junctions

Publications (2)

Publication Number Publication Date
CN110945672A true CN110945672A (zh) 2020-03-31
CN110945672B CN110945672B (zh) 2023-12-22

Family

ID=61768425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880019758.6A Active CN110945672B (zh) 2017-03-20 2018-02-28 磁穿隧接面所用的保护钝化层

Country Status (5)

Country Link
US (4) US10439132B2 (zh)
KR (1) KR102306518B1 (zh)
CN (1) CN110945672B (zh)
DE (1) DE112018001459T5 (zh)
WO (1) WO2018175070A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864059A (zh) * 2020-07-29 2020-10-30 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10439132B2 (en) 2017-03-20 2019-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Protective passivation layer for magnetic tunnel junctions
US10516100B2 (en) 2017-06-12 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon oxynitride based encapsulation layer for magnetic tunnel junctions
US10522752B1 (en) 2018-08-22 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
US10868239B2 (en) 2018-10-25 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient protection layer in MTJ manufacturing
US11476415B2 (en) * 2018-11-30 2022-10-18 International Business Machines Corporation Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features
US10903417B2 (en) 2019-02-04 2021-01-26 International Business Machines Corporation MTJ containing device with replacement top electrode
US10997993B1 (en) * 2019-03-22 2021-05-04 Western Digital Technologies, Inc. Spin-torque oscillator with multilayer seed layer between the write pole and the free layer in a magnetic recording write head
US10903002B2 (en) * 2019-04-29 2021-01-26 Spin Memory, Inc. Method for manufacturing a magnetic memory element using Ru and diamond like carbon hard masks
US10916696B2 (en) * 2019-05-01 2021-02-09 Spin Memory, Inc. Method for manufacturing magnetic memory element with post pillar formation annealing
CN111916472B (zh) 2019-05-09 2023-10-13 联华电子股份有限公司 磁阻式随机存取存储器
CN112951979B (zh) * 2019-12-11 2023-03-21 上海磁宇信息科技有限公司 一种磁性随机存储器自对准顶电极的形成方法
US11972785B2 (en) 2021-11-15 2024-04-30 International Business Machines Corporation MRAM structure with enhanced magnetics using seed engineering

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100311243A1 (en) * 2009-06-05 2010-12-09 Magic Technologies, Inc. Bottom electrode etching process in MRAM cell
US20130001652A1 (en) * 2011-07-01 2013-01-03 Masatoshi Yoshikawa Magnetoresistive element and method of manufacturing the same
US20130032775A1 (en) * 2011-08-01 2013-02-07 Kimihiro Satoh MRAM with sidewall protection and method of fabrication
US20150008444A1 (en) * 2012-02-23 2015-01-08 Epigan Nv Device Comprising a III-N Layer Stack With Improved Passivation Layer and Associated Manufacturing Method
TW201503439A (zh) * 2013-07-03 2015-01-16 Taiwan Semiconductor Mfg Co Ltd 磁阻式隨機存取記憶體裝置及其製造方法
US20150035031A1 (en) * 2013-08-02 2015-02-05 Dae-Shik Kim Magnetic random access memory device and method of manufacturing the same
US9190260B1 (en) * 2014-11-13 2015-11-17 Globalfoundries Inc. Topological method to build self-aligned MTJ without a mask
US20160163971A1 (en) * 2014-12-08 2016-06-09 Dae Eun JEONG Method of manufacturing a magnetic memory device
CN106356449A (zh) * 2015-07-14 2017-01-25 应用材料公司 用于形成mram应用中使用的具有期望的结晶度的结构的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009266B2 (en) 2003-08-29 2006-03-07 Applied Spintronics Technology, Inc. Method and system for providing a magnetic element including passivation structures
CN1779820A (zh) * 2004-11-24 2006-05-31 上海乐金广电电子有限公司 相变型光盘
US8482966B2 (en) 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US8194364B2 (en) 2009-08-31 2012-06-05 Tdk Corporation Magnetoresistive effect element in CPP-type structure including ferromagnetic layer configured with CoFe system alloy and magnetic disk device therewith
US8455965B2 (en) 2009-11-30 2013-06-04 Qualcomm Incorporated Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions
JP5466526B2 (ja) 2010-02-15 2014-04-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
US8796795B2 (en) * 2011-08-01 2014-08-05 Avalanche Technology Inc. MRAM with sidewall protection and method of fabrication
JP2013110275A (ja) 2011-11-21 2013-06-06 Toshiba Corp 半導体記憶装置及びその製造方法
JP2013247198A (ja) 2012-05-24 2013-12-09 Toshiba Corp 磁気抵抗素子及びその製造方法
US8772888B2 (en) * 2012-08-10 2014-07-08 Avalanche Technology Inc. MTJ MRAM with stud patterning
JP5575198B2 (ja) * 2012-09-25 2014-08-20 株式会社東芝 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子の製造装置
US9281168B2 (en) 2014-06-06 2016-03-08 Everspin Technologies, Inc. Reducing switching variation in magnetoresistive devices
US9230571B1 (en) 2014-08-26 2016-01-05 Headway Technologies, Inc. MgO based perpendicular spin polarizer in microwave assisted magnetic recording (MAMR) applications
KR102458921B1 (ko) * 2016-03-10 2022-10-25 삼성전자주식회사 메모리 소자 제조 방법
US10475564B2 (en) * 2016-06-29 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Perpendicularly magnetized ferromagnetic layers having an oxide interface allowing for improved control of oxidation
US10147761B2 (en) 2016-09-13 2018-12-04 Toshiba Memory Corporation Semiconductor memory device with magnetoresistive element
US10439132B2 (en) 2017-03-20 2019-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Protective passivation layer for magnetic tunnel junctions

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100311243A1 (en) * 2009-06-05 2010-12-09 Magic Technologies, Inc. Bottom electrode etching process in MRAM cell
US20130001652A1 (en) * 2011-07-01 2013-01-03 Masatoshi Yoshikawa Magnetoresistive element and method of manufacturing the same
KR20130007410A (ko) * 2011-07-01 2013-01-18 가부시끼가이샤 도시바 자기 저항 효과 소자 및 그 제조방법
US20130032775A1 (en) * 2011-08-01 2013-02-07 Kimihiro Satoh MRAM with sidewall protection and method of fabrication
US20150008444A1 (en) * 2012-02-23 2015-01-08 Epigan Nv Device Comprising a III-N Layer Stack With Improved Passivation Layer and Associated Manufacturing Method
TW201503439A (zh) * 2013-07-03 2015-01-16 Taiwan Semiconductor Mfg Co Ltd 磁阻式隨機存取記憶體裝置及其製造方法
US20150035031A1 (en) * 2013-08-02 2015-02-05 Dae-Shik Kim Magnetic random access memory device and method of manufacturing the same
KR20150015920A (ko) * 2013-08-02 2015-02-11 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US9190260B1 (en) * 2014-11-13 2015-11-17 Globalfoundries Inc. Topological method to build self-aligned MTJ without a mask
US20160141489A1 (en) * 2014-11-13 2016-05-19 Globalfoundries Inc. Topological method to build self-aligned mtj without a mask
US20160163971A1 (en) * 2014-12-08 2016-06-09 Dae Eun JEONG Method of manufacturing a magnetic memory device
CN106356449A (zh) * 2015-07-14 2017-01-25 应用材料公司 用于形成mram应用中使用的具有期望的结晶度的结构的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864059A (zh) * 2020-07-29 2020-10-30 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法

Also Published As

Publication number Publication date
CN110945672B (zh) 2023-12-22
KR20190127844A (ko) 2019-11-13
US11758820B2 (en) 2023-09-12
DE112018001459T5 (de) 2019-11-28
US10439132B2 (en) 2019-10-08
US20180269385A1 (en) 2018-09-20
WO2018175070A1 (en) 2018-09-27
US20230371395A1 (en) 2023-11-16
US11024798B2 (en) 2021-06-01
US20210293912A1 (en) 2021-09-23
US20200035912A1 (en) 2020-01-30
KR102306518B1 (ko) 2021-10-01

Similar Documents

Publication Publication Date Title
CN110945672B (zh) 磁穿隧接面所用的保护钝化层
KR102330561B1 (ko) 비에칭 자기 정렬 자석 터널 접합(mtj) 디바이스 구조물
CN110741487B (zh) 对于具有垂直磁异向性的磁性装置应用在高温退火后保持矫顽磁场
KR101142820B1 (ko) ＭＴＪ 디바이스의 ｄＲ／Ｒ을 향상시키기 위한 새로운캡핑 구조체
JP5069034B2 (ja) 磁気トンネル接合素子およびその形成方法
KR102353070B1 (ko) 무선 주파수(rf) 스퍼터링을 사용하는 자기 터널 접합(mtj) 디바이스용 유전체 캡슐화 층
CN111566831B (zh) 用于高性能磁性随机存取存储器装置的自由层氧化与间隔物辅助磁性穿隧结蚀刻
WO2019118288A1 (en) LOW RESISTANCE MgO CAPPING LAYER FOR PERPENDICULARLY MAGNETIZED MAGNETIC TUNNEL JUNCTIONS
US20210210680A1 (en) Magnetic Layer for Magnetic Random Access Memory (MRAM) by Moment Enhancement
CN110061029B (zh) 一种磁性随机存储器记忆单元及其制造方法
KR102342469B1 (ko) 패터닝된 자기 터널 접합으로부터의 측벽 재료의 고온 휘발화
US20190392879A1 (en) MAGNETIC MEMORY ELEMENT HAVING MgO ISOLATION LAYER
JP4845301B2 (ja) スピントンネル磁気抵抗効果膜の製造方法
US8629518B2 (en) Sacrifice layer structure and method for magnetic tunnel junction (MTJ) etching process
US20120161264A1 (en) Junction isolation for magnetic read sensor
JPWO2010029701A1 (ja) 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant