CN110945586A - 用于闪存器件的感测放大器 - Google Patents

用于闪存器件的感测放大器 Download PDF

Info

Publication number
CN110945586A
CN110945586A CN201980002770.0A CN201980002770A CN110945586A CN 110945586 A CN110945586 A CN 110945586A CN 201980002770 A CN201980002770 A CN 201980002770A CN 110945586 A CN110945586 A CN 110945586A
Authority
CN
China
Prior art keywords
switch
terminal coupled
terminal
coupled
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980002770.0A
Other languages
English (en)
Other versions
CN110945586B (zh
Inventor
畲敏
汤强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN110945586A publication Critical patent/CN110945586A/zh
Application granted granted Critical
Publication of CN110945586B publication Critical patent/CN110945586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Abstract

一种感测放大器，其包括耦合到位线和感测节点的感测电路、耦合到感测节点和感测电路的充电电路、第一电流控制晶体管、具有耦合到第一电流控制晶体管的第一锁存节点和第二锁存节点的反相器电路、以及耦合到第一锁存节点、第二锁存节点和感测节点的输入电路。第一电流控制晶体管包括耦合到系统电压源的第一端子、耦合到反相器电路的第二端子以及被配置为接收电流控制信号的控制端子。第一电流控制晶体管是P型晶体管。

Description

用于闪存器件的感测放大器
技术领域
本发明涉及一种感测放大器，更具体地，涉及一种用于闪存器件的感测放大器。
背景技术
非易失性存储器是一种可以在不通电的情况下长时间保留其存储的数据的存储器。闪存器件已经发展成为用于广泛应用的普遍类型的非易失性存储器。闪存器件通常用于电子系统中，例如个人计算机、数码相机、数字媒体播放器、数字记录器、车辆、无线设备、蜂窝电话以及可移动存储器模块，并且闪存的用途在不断扩大。
闪存器件使用被称为NOR闪存和NAND闪存的两种基本架构中的一种基本架构。典型地，用于NAND闪存器件的存储单元阵列被排列为使得一串的存储单元从源极到漏极串联地连接在一起。闪存可以包括存储器阵列，该存储器阵列包括大量浮置栅极晶体管。NAND架构阵列以行和列的矩阵排列其闪存单元阵列，如同传统的或非门NOR阵列那样，使得阵列的每个闪存单元的栅极通过行耦合到字线。然而，与NOR不同，每个存储单元不直接耦合到源极线和列位线。相反，阵列的存储单元以串的形式(通常为8、16、32或更多)排列在一起。在串中的存储单元在公共源极线和列位线之间从源极到漏极串联地耦合在一起。
感测出存储在闪存单元中的内容可能是闪存器件中最重要的操作。实现这一目的的电路被称为感测放大器。感测放大器通过将由所选存储单元从存储单元矩阵汲取的电流引起的电压降与预先确定的电压电平进行比较，来决定闪存单元的内容。感测放大器电路的设计在闪存器件的读取路径中最为重要，因为它决定了存储内容。如果在感测放大器不能正确解译存储单元电流的情况下，它将导致输出端的错误比特。因此，对感测放大器的要求是对温度、电源电压和工艺上的任何变化具有鲁棒性。
发明内容
实施例提供了一种感测放大器，其包括耦合到位线和感测节点的感测电路、耦合到感测节点和感测电路的充电电路、第一电流控制晶体管、具有耦合到第一电流控制晶体管的第一锁存节点和第二锁存节点的反相器电路、以及耦合到第一锁存节点、第二锁存节点和感测节点的输入电路。第一电流控制晶体管包括耦合到系统电压源的第一端子、耦合到反相器电路的第二端子以及被配置为接收电流控制信号的控制端子。第一电流控制晶体管是P型晶体管。
实施例提供了一种感测放大器，其包括耦合到位线和感测节点的感测电路、耦合到感测节点和感测电路的充电电路、第一电流控制晶体管、第二电流控制晶体管、具有耦合到第一电流控制晶体管和第二电流控制晶体管的第一锁存节点和第二锁存节点的反相器电路、以及耦合到第一锁存节点、第二锁存节点和感测节点的输入电路。第一电流控制晶体管包括耦合到系统电压源的第一端子、耦合到反相器电路的第二端子以及被配置为接收电流控制信号的控制端子。第二电流控制晶体管包括耦合到系统电压源的第一端子、耦合到反相器电路的第二端子以及被配置为接收电流控制信号的控制端子。第一电流控制晶体管和第二电流控制晶体管是P型晶体管。
实施例提供了一种感测放大器，其包括耦合到位线和感测节点的感测电路、耦合到感测节点和感测电路的充电电路、第一电流控制晶体管、第二电流控制晶体管、具有第一锁存节点和第二锁存节点的反相器电路、以及耦合到第一锁存节点、第二锁存节点和感测节点的输入电路。反相器电路包括第一电流控制晶体管和第二电流控制晶体管。第一电流控制晶体管包括第一端子、耦合到第一锁存节点的第二端子、以及被配置为接收电流控制信号的控制端子。第二电流控制晶体管包括第一端子、耦合到第二锁存节点的第二端子以及被配置为接收电流控制信号的控制端子。第一电流控制晶体管和第二电流控制晶体管是P型晶体管。
附图说明
在阅读了在各种附图中示出的优选实施例的以下详细描述之后，本发明的这些和其它目的对于本领域普通技术人员来说无疑将变得显而易见。
图1是实施例的闪存器件的图。
图2是本发明的实施例的感测放大器。
图3是感测操作期间感测节点的电压发展的图。
图4是图2的感测放大器的工作信号波形图。
图5是图2的感测放大器的另一个工作信号波形图。
图6是本发明的另一实施例的感测放大器的示意图。
图7是本发明的另一实施例的感测放大器的示意图。
图8是本发明的另一实施例的感测放大器的示意图。
图9是本发明的另一实施例的感测放大器的示意图。
具体实施方式
图1示出了实施例的闪存器件100。闪存器件100包括多个存储单元C(1,1)到C(M,N)，其中M和N是正整数。在本发明的一些实施例中，非易失性存储器器件100可以是NAND型闪存。N个存储单元可以耦合到相同的字线，并且M个存储单元可以耦合到相同的位线。例如，存储单元行C(1,1)到C(1,N)可以耦合到字线WL1，并且存储单元行C(M,1)到C(M,N)可以耦合到字线WLM。存储单元列C(1,1)到C(M,1)可以耦合到位线BL1，并且存储单元列C(M,1)到C(M,N)可以耦合到位线BLN。存储器列的一端经由对应于该存储器列的位线选择晶体管Tb耦合到位线，另一端经由源线选择晶体管Ts耦合到源线。位线BL1到BLN耦合到感测放大器，该感测放大器通过感测所选择的位线BLn上的电压或电流来检测目标存储单元的状态，其中n是在1和N(包括)之间的正整数。
闪存编程包括将一个或多个编程脉冲施加到字线，例如图1中的字线WLm，其中m是1和M之间的整数。这是为了控制每个存储单元C(m，1)到C(m，N)的栅极。例如，编程脉冲可以以15V开始，并且针对每个后续的编程脉冲进行增加。这种编程方法通常被称为增量阶跃脉冲编程(ISPP)。当编程脉冲被施加到字线WLm时，电压也被施加到具有这些存储单元的沟道的衬底，导致电荷从沟道转移到所选存储单元的浮置栅极。来自沟道的电子可以通过直接注入或Fowler-Nordheim隧道注入浮置栅极。因此，在编程状态下，阈值电压通常大于零。
感测存储在闪存单元中的内容也是闪存器件中的必要操作。实现这一目的的电路称为感测放大器。感测放大器通过将由所选存储单元从存储单元矩阵汲取的电流引起的电压降与预先确定的电压电平进行比较，来决定闪存单元的内容。然而，通常用于确定所选单元处于编程状态还是擦除状态的感测放大器对温度、电源电压和半导体工艺敏感。换句话说，工作温度、制造工艺和电源供应电压的变化可能导致感测放大器误判所选存储单元的状态。这可能导致存储单元的错误读取。因此，需要一种新的感测放大器设计来缓解这个问题。
图2是实施例的感测放大器200。感测放大器200包括充电电路210、第一电流控制晶体管DPMR、反相器电路230、输入电路240以及耦合到位线BL和感测节点SO的感测电路250。充电电路210包括第一开关S1、第二开关S2、第三开关S3、第四开关S4和第五开关S5。第一开关S1包括耦合到系统电压源VDD的第一端和耦合到感测电路250的第二端。第二开关S2包括第一端、第二端和控制端，该第一端耦合到系统电压源VDD，该第二端耦合到第一开关S1的第二端。第三开关S3包括：第一端，其耦合到第二开关S2的第二端；以及第二端，其耦合到感测节点SO。第四开关S4包括第一端和第二端，该第一端耦合到感测节点SO。第五开关S5包括：第一端，其耦合到第四开关S4的第二端；第二端，其耦合到电压接地GND(在图中由三角形表示)；以及控制端，其耦合到第二开关S2的控制端。第一开关S1和第二开关S2是P型晶体管。第三开关S3、第四开关S4和第五开关S5是N型晶体管。
第一电流控制晶体管DPMR包括：第一端子，其耦合到系统电压源VDD；第二端子；以及控制端子，其被配置为接收电流控制信号PMR。第一电流控制晶体管DPMR是P型晶体管。
反相器电路230包括第一P型晶体管P1、第一N型晶体管N1、第二P型晶体管P2和第二N型晶体管N2。第一P型晶体管P1包括：第一端子，其耦合到第一电流控制晶体管DPMR的第二端子；第二端子，其耦合到第一锁存节点NS；以及控制端子，其耦合到第二锁存节点DS。第一N型晶体管N1包括：耦合到第一锁存节点NS的第一端子、耦合到电压接地GND的第二端子、以及耦合到第二锁存节点DS的控制端子。第二P型晶体管P2包括：第一端子，其耦合到第一电流控制晶体管DPMR的第二端子；第二端子，其耦合到第二锁存节点DS；以及控制端子，其耦合到第一锁存节点NS。第二N型晶体管N2包括耦合到第二锁存节点DS的第一端子、耦合到电压接地GND的第二端子、和耦合到第一锁存节点NS的控制端子。
输入电路240包括第六开关S6、第七开关S7和第八开关S8。第六开关S6包括耦合到第一锁存节点NS的第一端，以及第二端。第七开关S7包括耦合到第二锁存节点DS的第一端和耦合到电压接地GND的第二端。第八开关包括：第一端，其耦合到第六开关S6的第二端；耦合到电压接地GND的第二端；以及耦合到感测节点SO的控制端。第六开关S6、第七开关S7和第八开关S8是N型晶体管。
感测电路250包括第九开关S9、第十开关S10、第十一开关S11、第十二开关S12和第十三开关S13。第九开关S9包括耦合到位线BL的第一端，以及第二端。第十开关包括：第一端以及第二端，该第一端耦合到第九开关S9的第二端。第十一开关S11包括：第一端，其耦合到第九开关S9的第二端；以及第二端，其耦合到电压接地GND。第十二开关包括：第一端，其耦合到第一开关S1的第二端；以及第二端，其耦合到第十开关S10的第二端。第十三开关包括：第一端，其耦合到第十开关S10的第二端；以及耦合到感测节点SO的第二端。第九开关S9、第十开关S10、第十一开关S11、第十二开关S12和第十三开关S13是N型晶体管。
图3是感测操作期间感测节点的电压发展的图。最初，感测节点的电压被充电到初始电压Vint，该初始电压Vint可以低于或等于系统电压VDD。这是通过接通充电电路210来完成的。在感测节点被充电之后，充电电路210被关闭，并且感测节点开始通过耦合到感测电路250的位线放电。在一定的发展时间之后，感测节点Vso的电压将下降到稳定水平。此时，如果感测节点Vso的电压高于跳变点电压Vtrp，则所选择的存储单元被确定为处于编程状态。如果感测节点Vso的电压低于跳变点电压Vtrp，则所选择的存储单元被确定为处于擦除状态。
跳变点电压Vtrp是反相器电路230的感测电压，其可以改变第一锁存节点NS的电压。此外，第二锁存节点DS的电压总是与第一锁存节点NS互补。例如，如果感测节点Vso的电压高于跳变点电压Vtrp，当给第六开关S6提供电压脉冲时，第一锁存节点NS的电压将从高变为低。如果感测电压Vso低于跳变点电压Vtrp，则第一锁存节点NS的电压将保持不变。
如电路配置所示，跳变点电压Vtrp的电平可以由第八开关S8的器件阈值电压来确定。它也可以由第一P型晶体管P1和第二P型晶体管P2的器件阈值电压和栅极-源极电压来确定。通过调节电流控制信号PMR，第一电流控制晶体管DPMR可以控制通过反相器电路230的电流，并且通过该电流控制晶体管可以调节跳变点电压Vtrp。例如，5μA电流会导致跳变点电压Vtrp高于2μA电流。换句话说，通过调节电流控制信号PMR来控制电流，跳变点电压Vtrp可以根据闪存器件的要求而移位。
在现有技术中，感测节点SO通常在感测操作之前被预充电到系统电压VDD。在所述实施例中，通过将第八开关S8的控制端子与第三开关S3的第二端子一起耦合到感测节点SO，感测节点SO将被预充电到初始电压Vint，而不是系统电压VDD。第三开关S3用于控制感测节点SO的初始电压Vint。因为可以用取决于第八开关S8的器件阈值电压和与过程和温度的变化无关的偏置电压的方式来控制Vint，所以初始电压Vint也可以根据跳变点电压Vtrp来调节。这种实践可以实现更好的感测容限，并且减轻误判所选择的存储单元的状态的可能性。
图4是图2的感测放大器的工作信号波形图。在该实施例中，所选择的存储单元处于编程状态。在整个操作过程中，系统电压VDD设置为2.10V，电流控制信号的电压被设置为0.9V。跳变点电压的范围可以在例如0.8V至1.1V之间。在时间t1处，充电电路210开始对感测节点充电，以便提高感测节点Vso的电压。在将感测节点充电到初始电压Vint之后，耦合到位线BL(该位线BL耦合到感测电路250)的所选择的存储单元将开始对感测节点SO放电。这导致感测节点Vso的电压下降，例如从1.83V下降到1.72V。
在时间t2处，短脉冲信号RST被提供给第七开关S7，使得第一锁存节点NS的电压从低翻转到高，并且第二锁存节点DS的电压从高翻转到低。在时间t3处，当感测节点SO放电到稳定电平例如1.72V时，短脉冲信号SET被提供给第六开关S6，使得第一锁存节点NS的电压从高翻转到低，并且第二锁存节点DS的电压从低翻转到高。该结果指示感测节点SO的电压高于跳变点电压Vtrp，这指示所选择的存储单元处于编程状态。
图5是图2的感测放大器的另一个工作信号波形图。在该实施例中，所选择的存储单元处于擦除状态。在整个操作过程中，系统电压VDD设置为2.10V，电流控制信号的电压设置为0.9V。跳变点电压的范围可以在例如0.8V至1.1V之间。在时间t1处，充电电路210开始对感测节点充电，以便提高感测节点Vso的电压。在将感测节点充电到初始电压Vint之后，耦合到位线BL(该位线BL耦合到感测电路250)的所选择的存储单元将开始对感测节点SO放电。这导致感测节点Vso的电压下降，例如从1.83伏下降到0.5伏。
在时间t2处，短脉冲信号RST被提供给第七开关S7，使得第一锁存节点NS的电压从低翻转到高，并且第二锁存节点DS的电压从高翻转到低。在时间t3处，当感测节点SO放电到稳定电平例如0.5V时，短脉冲信号SET被提供给第六开关S6。因为感测节点Vso的电压低于跳变点电压Vso，所以第一锁存节点NS的电压和第二锁存节点DS的电压将保持不变。该结果指示感测节点SO的电压低于跳变点电压Vtrp，这指示所选择的存储单元处于擦除状态。
图6是另一实施例的感测放大器600的示意图。感测放大器600包括充电电路610、第一电流控制晶体管DPMR1、第二电流控制晶体管DPMR2、反相器电路630、输入电路640以及耦合到位线BL和感测节点SO的感测电路650。充电电路610具有与充电电路210相同的配置。输入电路640具有与充电电路240相同的配置。感测电路650具有与感测电路250相同的配置。这里不再重复其电路配置。
第一电流控制晶体管DPMR1包括：耦合到系统电压源VDD的第一端子、第二端子、以及被配置为接收电流控制信号PMR的控制端子。第二电流控制晶体管DPMR2包括：耦合到系统电压源VDD的第一端子、第二端子、以及被配置为接收电流控制信号PMR的控制端子。第一电流控制晶体管DPMR1和第二电流控制晶体管DPMR2是P型晶体管。
反相器电路630包括第一P型晶体管P1、第一N型晶体管N1、第二P型晶体管P2和第二N型晶体管N2。第一P型晶体管P1包括：第一端子，其耦合到第一电流控制晶体管DPMR1的第二端子；耦合到第一锁存节点NS的第二端子；以及耦合到第二锁存节点DS的控制端子。第一N型晶体管N1包括：耦合到第一锁存节点NS的第一端子、耦合到电压接地GND的第二端子、以及耦合到第二锁存节点DS的控制端子。第二P型晶体管P2包括：第一端子，其耦合到第二电流控制晶体管DPMR2的第二端子；耦合到第二锁存节点DS的第二端子；以及耦合到第一锁存节点NS的控制端子。第二N型晶体管N2包括耦合到第二锁存节点DS的第一端子、耦合到电压接地GND的第二端子、和耦合到第一锁存节点NS的控制端子。
图7是另一实施例的感测放大器700的示意图。感测放大器700包括充电电路710、反相器电路730、输入电路740以及耦合到位线BL和感测节点SO的感测电路750。充电电路710具有与充电电路210相同的配置。输入电路740具有与充电电路240相同的配置。感测电路750具有与感测电路250相同的配置。这里不再重复它们的电路配置。
反相器电路包括第一P型晶体管P1、第一N型晶体管N1、第二P型晶体管P2、第二N型晶体管N2、第一电流控制晶体管DPMR1和第二电流控制晶体管DPMR2。第一电流控制晶体管DPMR1包括第一端子、耦合到第一锁存节点NS的第二端子、以及被配置为接收电流控制信号PMR的控制端子。第二电流控制晶体管DPMR2包括第一端子、耦合到第二锁存节点DS的第二端子、以及被配置为接收电流控制信号PMR的控制端子。第一P型晶体管P1包括：第一端子，其耦合到系统电压源VDD；第二端子，其耦合到第一电流控制晶体管DPMR1的第一端子；以及控制端子，其耦合到第二锁存节点DS。第一N型晶体管N1包括耦合到第一锁存节点NS的第一端子、耦合到电压接地GND的第二端子、以及耦合到第二锁存节点DS的控制端子。第二P型晶体管P2包括：耦合到系统电压源VDD的第一端子；第二端子，其耦合到第二电流控制晶体管DPMR2的第一端子；以及耦合到第一锁存节点NS的控制端子。第二N型晶体管N2包括耦合到第二锁存节点DS的第一端子、耦合到电压接地GND的第二端子、以及耦合到第一锁存节点NS的控制端子。第一电流控制晶体管DPMR1和第二电流控制晶体管DPMR2是P型晶体管。第一锁存节点NS耦合到第五开关S5的控制端。
感测放大器600和700的工作原理与感测放大器200的相同。因此，图4和5的信号图也适用于感测放大器600和700。对操作信号的详细描述在这里不再重复。
图8是另一实施例的感测放大器800的示意图。感测放大器800包括充电电路810、反相器电路830、输入电路840和感测电路850。感测放大器800的工作原理与感测放大器200的工作原理相同。感测放大器800和感测放大器200之间的区别在于，在感测放大器800中，第一P型晶体管P1的第一端子和第二P型晶体管P2的第一端子耦合到系统电压源VDD。该电路将仅使用开关S3来控制感测节点SO的初始电压Vint，以跟踪感测放大器800的跳变点电压Vtrp。开关S3是N型晶体管，因为只有N型晶体管才能实现这一特征。
图9是另一实施例的感测放大器900的示意图。感测放大器900包括充电电路910、反相器电路930、输入电路940和感测电路950。感测放大器900的工作原理与感测放大器800的工作原理相同。感测放大器900和感测放大器800之间的区别在于，在感测放大器900中，添加了另外的复位开关SR。复位开关SR包括：第一端，其耦合到第六开关S6的第二端；以及第二端，其耦合到电压接地GND。第八开关S8的第一端也耦合到第七开关S7的第二端，并且第二端耦合到电压接地GND。
总的来说，本发明实施例的感测放大器可以实现对温度、电源电压和半导体工艺的任何变化的更好的鲁棒性。因此，与现有技术相比，实施例可以为闪存器件提供更精确的感测结果。
本领域技术人员将容易观察到的是，在保持本发明的教导的同时，可以对器件和方法进行许多修改和变更。因此，上述公开内容应当被解释为仅受所附权利要求的边界和界限的限制。

Claims (18)

1.一种感测放大器，包括：
感测电路，其耦合到位线和感测节点；
充电电路，包括：
第一开关，包括：
第一端，其耦合到系统电压源；以及
第二端，其耦合到所述感测电路；
第二开关，包括：
第一端，其耦合到所述系统电压源；
第二端，其耦合到所述第一开关的第二端；以及
控制端；
第三开关，包括：
第一端，其耦合到所述第二开关的第二端；以及
第二端，其耦合到所述感测节点；
第四开关，包括：
第一端，其耦合到所述感测节点；以及
第二端；以及
第五开关，包括：
第一端，其耦合到所述第四开关的第二端；
第二端，其耦合到电压接地；以及
控制端，其耦合到所述第二开关的控制端；
其中，所述第三开关是N型晶体管；
由系统电压源驱动的反相器电路，包括：
第一锁存节点，其耦合到所述第五开关的所述控制端；以及
第二锁存节点；以及
输入电路，其耦合到所述第一锁存节点、所述第二锁存节点和所述感测节点。
2.根据权利要求1所述的感测放大器，还包括：
第一电流控制晶体管，包括：
第一端子，其耦合到所述系统电压源；
第二端子；以及
控制端子，其被配置为接收电流控制信号；
其中，所述第一电流控制晶体管是P型晶体管，并且所述系统电压源耦合到所述第一电流控制晶体管以用于驱动所述反相器电路。
3.根据权利要求2所述的感测放大器，其中，所述反相器电路包括：
第一P型晶体管，包括：
第一端子，其耦合到所述第一电流控制晶体管的第二端子；
第二端子，其耦合到所述第一锁存节点；以及
控制端子，其耦合到所述第二锁存节点；
第一N型晶体管，包括：
第一端子，其耦合到所述第一锁存节点；
第二端子，其耦合到所述电压接地；以及
控制端子，其耦合到所述第二锁存节点；
第二P型晶体管，包括：
第一端子，其耦合到所述第一电流控制晶体管的第二端子；
第二端子，其耦合到所述第二锁存节点；以及
控制端子，其耦合到所述第一锁存节点；以及
第二N型晶体管，包括：
第一端子，其耦合到所述第二锁存节点；
第二端子，其耦合到所述电压接地；以及
控制端子，其耦合到所述第一锁存节点。
4.根据权利要求3所述的感测放大器，其中，所述输入电路包括：
第六开关，包括：
第一端，其耦合到所述第一锁存节点；以及
第二端；
第七开关，包括：
第一端，其耦合到所述第二锁存节点；以及
第二端，其耦合到所述电压接地；
第八开关，包括：
第一端，其耦合到所述第六开关的第二端；
第二端，其耦合到所述电压接地；以及
控制端，其耦合到所述感测节点；
其中，所述第六开关、所述第七开关和所述第八开关是N型晶体管。
5.根据权利要求1所述的感测放大器，其中，所述反相器电路包括：
第一P型晶体管，包括：
第一端子，其耦合到所述系统电压源；
第二端子，其耦合到所述第一锁存节点；以及
控制端子，其耦合到所述第二锁存节点；
第一N型晶体管，包括：
第一端子，其耦合到所述第一锁存节点；
第二端子，其耦合到所述电压接地；以及
控制端子，其耦合到所述第二锁存节点；
第二P型晶体管，包括：
第一端子，其耦合到所述系统电压源；
第二端子，其耦合到所述第二锁存节点；以及
控制端子，其耦合到所述第一锁存节点；以及
第二N型晶体管，包括：
第一端子，其耦合到所述第二锁存节点；
第二端子，其耦合到所述电压接地；以及
控制端子，其耦合到所述第一锁存节点。
6.根据权利要求5所述的感测放大器，其中，所述输入电路包括：
第六开关，包括：
第一端，其耦合到所述第一锁存节点；以及
第二端；
第七开关，包括：
第一端，其耦合到所述第二锁存节点；以及
第二端，其耦合到所述电压接地；
第八开关，包括：
第一端，其耦合到所述第六开关的第二端；
第二端，其耦合到所述电压接地；以及
控制端，其耦合到所述感测节点；
其中，所述第六开关、所述第七开关和所述第八开关是N型晶体管。
7.根据权利要求6所述的感测放大器，其中，所述输入电路包括：
第六开关，包括：
第一端，其耦合到所述第一锁存节点；以及
第二端；
第七开关，包括：
第一端，其耦合到所述第二锁存节点；以及
第二端；
第八开关，包括：
第一端，其耦合到所述第七开关的第二端；
第二端，其耦合到所述电压接地；以及
控制端，其耦合到所述感测节点；
复位开关，包括：
第一端，其耦合到所述第六开关的第二端；以及
第二端，其耦合到所述电压接地；
其中，所述第六开关、所述第七开关、所述第八开关和所述复位开关是N型晶体管。
8.根据权利要求1所述的感测放大器，其中，所述感测电路包括：
第九开关，包括：
第一端，其耦合到所述位线；以及
第二端；
第十开关，包括：
第一端，其耦合到所述第九开关的第二端；以及
第二端；
第十一开关，包括：
第一端，其耦合到所述第九开关的第二端；以及
第二端，其耦合到所述电压接地；
第十二开关，包括：
第一端，其耦合到所述第一开关的第二端；以及
第二端，其耦合到所述第十开关的第二端；以及
第十三开关，包括：
第一端，其耦合到所述第十开关的第二端；以及
第二端，其耦合到所述感测节点；
其中，所述第九开关、所述第十开关、所述第十一开关、所述第十二开关和所述第十三开关是N型晶体管。
9.根据权利要求1所述的感测放大器，其中，所述第一开关和所述第二开关是P型晶体管，并且所述第四开关和所述第五开关是N型晶体管。
10.一种感测放大器，其包括：
感测电路，其耦合到位线和感测节点；
充电电路，包括：
第一开关，包括：
第一端，其耦合到系统电压源；以及
第二端，其耦合到所述感测电路；
第二开关，包括：
第一端，其耦合到所述系统电压源；
第二端，其耦合到所述第一开关的第二端；以及
控制端；
第三开关，包括：
第一端，其耦合到所述第二开关的第二端；以及
第二端，其耦合到所述感测节点；
第四开关，包括：
第一端，其耦合到所述感测节点；以及
第二端；以及
第五开关，包括：
第一端，其耦合到所述第四开关的第二端；
第二端，其耦合到电压接地；以及
控制端，其耦合到所述第二开关的控制端；
其中，所述第三开关是N型晶体管；
第一电流控制晶体管，包括：
第一端子，其耦合到所述系统电压源；
第二端子；以及
控制端子，其被配置为接收电流控制信号；以及
第二电流控制晶体管，包括：
第一端子，其耦合到所述系统电压源；
第二端子；以及
控制端子，其被配置为接收所述电流控制信号；
其中，所述第一电流控制晶体管和所述第二电流控制晶体管是P型晶体管；
反相器电路，其耦合到所述第一电流控制晶体管的第二端子和所述第二电流控制晶体管的第二端子，包括：
第一锁存节点，其耦合到所述第五开关的控制端；以及
第二锁存节点；以及
输入电路，其耦合到所述第一锁存节点、所述第二锁存节点以及所述感测节点。
11.根据权利要求10所述的感测放大器，其中，所述反相器电路包括：
第一P型晶体管，包括：
第一端子，其耦合到所述第一电流控制晶体管的第二端子；
第二端子，其耦合到所述第一锁存节点；以及
控制端子，其耦合到所述第二锁存节点；
第一N型晶体管，包括：
第一端子，其耦合到所述第一锁存节点；
第二端子，其耦合到所述电压接地；以及
控制端子，其耦合到所述第二锁存节点；
第二P型晶体管，包括：
第一端子，其耦合到所述第二电流控制晶体管的第二端子；
第二端子，其耦合到所述第二锁存节点；以及
控制端子，其耦合到所述第一锁存节点；以及
第二N型晶体管，包括：
第一端子，其耦合到所述第二锁存节点；
第二端子，其耦合到所述电压接地；以及
控制端子，其耦合到所述第一锁存节点。
12.根据权利要求11所述的感测放大器，其中，所述输入电路包括：
第六开关，包括：
第一端，其耦合到所述第一锁存节点；以及
第二端；
第七开关，包括：
第一端，其耦合到所述第二锁存节点；以及
第二端，其耦合到所述电压接地；
第八开关，包括：
第一端，其耦合到所述第六开关的第二端；
第二端，其耦合到所述电压接地；以及
控制端，其耦合到所述感测节点；
其中，所述第六开关、所述第七开关和所述第八开关是N型晶体管。
13.根据权利要求10所述的感测放大器，其中，所述感测电路包括：
第九开关，包括：
第一端，其耦合到所述位线；以及
第二端；
第十开关，包括：
第一端，其耦合到所述第九开关的第二端；以及
第二端；
第十一开关，包括：
第一端，其耦合到所述第九开关的第二端；以及
第二端，其耦合到所述电压接地；
第十二开关，包括：
第一端，其耦合到所述第一开关的第二端；以及
第二端，其耦合到所述第十开关的第二端；以及
第十三开关，包括：
第一端，其耦合到所述第十开关的第二端；以及
第二端，其耦合到所述感测节点；
其中，所述第九开关、所述第十开关、所述第十一开关、所述第十二开关和所述第十三开关是N型晶体管。
14.根据权利要求10所述的感测放大器，其中，所述第一开关和所述第二开关是P型晶体管，并且所述第四开关和所述第五开关是N型晶体管。
15.一种感测放大器，包括：
感测电路，其耦合到位线和感测节点；
充电电路，包括：
第一开关，包括：
第一端，其耦合到系统电压源；以及
第二端，其耦合到所述感测电路；
第二开关，包括：
第一端，其耦合到所述系统电压源；
第二端，其耦合到所述第一开关的第二端；以及
控制端；
第三开关，包括：
第一端，其耦合到所述第二开关的第二端；以及
第二端，其耦合到所述感测节点；
第四开关，包括：
第一端，其耦合到所述感测节点；以及
第二端；以及
第五开关，包括：
第一端，其耦合到所述第四开关的第二端；
第二端，其耦合到电压接地；以及
控制端，其耦合到所述第二开关的控制端；
其中，所述第三开关是N型晶体管；
反相器电路，包括：
第一电流控制晶体管，包括：
第一端子；
第二端子，其耦合到第一锁存节点；以及
控制端子，其被配置为接收电流控制信号；
第二电流控制晶体管，包括：
第一端子；
第二端子，其耦合到第二锁存节点；以及
控制端子，其被配置为接收所述电流控制信号；
第一P型晶体管，包括：
第一端子，其耦合到所述系统电压源；
第二端子，其耦合到所述第一电流控制晶体管的第一端子；以及
控制端子，其耦合到所述第二锁存节点；
第一N型晶体管，包括：
第一端子，其耦合到所述第一锁存节点；
第二端子，其耦合到所述电压接地；以及
控制端子，其耦合到所述第二锁存节点；第二P型晶体管，包括：
第一端子，其耦合到所述系统电压源；
第二端子，其耦合到所述第二电流控制晶体管的第一端子；以及
控制端子，其耦合到所述第一锁存节点；
第二N型晶体管，包括：
第一端子，其耦合到所述第二锁存节点；
第二端子，其耦合到所述电压接地；以及
控制端子，其耦合到所述第一锁存节点；
其中，所述第一电流控制晶体管和所述第二电流控制晶体管是P型晶体管；并且
所述第一锁存节点耦合到所述第五开关的控制端；以及
输入电路，其耦合到所述第一锁存节点、所述第二锁存节点和所述感测节点。
16.根据权利要求15所述的感测放大器，其中，所述输入电路包括：
第六开关，其包括：
第一端，其耦合到所述第一锁存节点；以及
第二端；
第七开关，其包括：
第一端，其耦合到所述第二锁存节点；以及
第二端，其耦合到所述电压接地；
第八开关，其包括：
第一端，其耦合到所述第六开关的第二端；
第二端，其耦合到所述电压接地；以及
控制端，其耦合到所述感测节点；
其中，所述第六开关、所述第七开关和所述第八开关是N型晶体管。
17.根据权利要求16所述的感测放大器，其中，所述感测电路包括：
第九开关，包括：
第一端，其耦合到所述位线；以及
第二端；
第十开关，包括：
第一端，其耦合到所述第九开关的第二端；以及
第二端；
第十一开关，包括：
第一端，其耦合到所述第九开关的第二端；以及
第二端，其耦合到所述电压接地；第十二开关，包括：
第一端，其耦合到所述第一开关的第二端；以及
第二端，其耦合到所述第十开关的第二端；以及
第十三开关，包括：
第一端，其耦合到所述第十开关的第二端；以及
第二端，其耦合到所述感测节点；
其中，所述第九开关、所述第十开关、所述第十一开关、所述第十二开关和所述第十三开关是N型晶体管。
18.根据权利要求15所述的感测放大器，其中，所述第一开关和所述第二开关是P型晶体管，并且所述第四开关和所述第五开关是N型晶体管。
CN201980002770.0A 2019-11-01 2019-11-01 用于闪存器件的感测放大器 Active CN110945586B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/114963 WO2021081973A1 (en) 2019-11-01 2019-11-01 Sense amplifier for flash memory devices

Publications (2)

Publication Number Publication Date
CN110945586A true CN110945586A (zh) 2020-03-31
CN110945586B CN110945586B (zh) 2021-01-29

Family

ID=69913701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980002770.0A Active CN110945586B (zh) 2019-11-01 2019-11-01 用于闪存器件的感测放大器

Country Status (4)

Country Link
US (1) US10867664B1 (zh)
CN (1) CN110945586B (zh)
TW (1) TWI741446B (zh)
WO (1) WO2021081973A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112509615A (zh) * 2020-12-02 2021-03-16 长江存储科技有限责任公司 闪速存储器、感测电路及确定存储单元存储状态的方法
CN115249502A (zh) * 2021-08-25 2022-10-28 杭州领开半导体技术有限公司 Nor闪存阵列及其数据写入方法、读取方法及擦除方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1982003513A1 (en) * 1981-03-26 1982-10-14 Ncr Co Sense amplifier comparator circuit
US5291445A (en) * 1989-09-29 1994-03-01 Hitachi, Ltd. Semiconductor integrated circuit device
EP0547640A3 (en) * 1991-12-19 1997-08-27 Toshiba Kk Non-volatile semiconductor memory device and memory system using the same
US20050024974A1 (en) * 2003-07-31 2005-02-03 Kabushiki Kaisha Toshiba Semiconductor memory device
CN102394094A (zh) * 2011-10-09 2012-03-28 中国科学院微电子研究所 一种全电流灵敏放大器
CN103531235A (zh) * 2012-06-29 2014-01-22 三星电子株式会社 用于电阻型存储器的感测放大器电路
US20150228333A1 (en) * 2014-02-10 2015-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory Circuit and Related Method
CN106898382A (zh) * 2015-12-18 2017-06-27 中芯国际集成电路制造(上海)有限公司 存储器的读取电路及其读取方法
CN107516541A (zh) * 2016-06-17 2017-12-26 东芝存储器株式会社 半导体存储装置
US9972371B2 (en) * 2016-06-20 2018-05-15 Samsung Electronics Co., Ltd. Memory device including memory cell for generating reference voltage
CN108181071A (zh) * 2018-01-09 2018-06-19 上海千黎电气科技有限公司 电动振动台的功率放大器、功率控制系统及方法
US20190007000A1 (en) * 2017-06-28 2019-01-03 SK Hynix Inc. Amplifier circuit
US10290340B1 (en) * 2018-03-29 2019-05-14 Qualcomm Technologies, Incorporated Offset-canceling (OC) write operation sensing circuits for sensing switching in a magneto-resistive random access memory (MRAM) bit cell in an MRAM for a write operation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69615483T2 (de) 1995-06-13 2002-05-29 Samsung Electronics Co Ltd Leseverstärkerschaltung einer nichtflüchtigen Halbleiterspeicheranordnung
KR0172403B1 (ko) 1995-11-15 1999-03-30 김광호 불휘발성 반도체 메모리의 데이타 리드회로
US6097638A (en) * 1997-02-12 2000-08-01 Kabushiki Kaisha Toshiba Semiconductor memory device
KR100353471B1 (ko) * 1998-12-23 2002-11-18 주식회사 하이닉스반도체 데이터 센스 앰프
KR100381956B1 (ko) * 2001-02-02 2003-04-26 삼성전자주식회사 플래시 메모리 장치의 감지 증폭 회로
US7068552B2 (en) * 2001-06-21 2006-06-27 Kabushiki Kaisha Toshiba Sense amplifier
US7460387B2 (en) * 2007-01-05 2008-12-02 International Business Machines Corporation eDRAM hierarchical differential sense amp
JP2009043358A (ja) 2007-08-10 2009-02-26 Toshiba Corp 半導体記憶装置
JP2012203929A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 半導体記憶装置
US9147480B2 (en) * 2011-12-16 2015-09-29 Macronix International Co., Ltd. Current sensing type sense amplifier and method thereof
US20140003176A1 (en) * 2012-06-28 2014-01-02 Man Lung Mui Compact High Speed Sense Amplifier for Non-Volatile Memory with Reduced layout Area and Power Consumption
US8912825B2 (en) * 2013-02-18 2014-12-16 Macronix International Co., Ltd. Sense amplifier system and sensing method thereof

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1982003513A1 (en) * 1981-03-26 1982-10-14 Ncr Co Sense amplifier comparator circuit
US5291445A (en) * 1989-09-29 1994-03-01 Hitachi, Ltd. Semiconductor integrated circuit device
EP0547640A3 (en) * 1991-12-19 1997-08-27 Toshiba Kk Non-volatile semiconductor memory device and memory system using the same
US20050024974A1 (en) * 2003-07-31 2005-02-03 Kabushiki Kaisha Toshiba Semiconductor memory device
US7184356B2 (en) * 2003-07-31 2007-02-27 Kabushiki Kaisha Toshiba Semiconductor memory device
CN102394094A (zh) * 2011-10-09 2012-03-28 中国科学院微电子研究所 一种全电流灵敏放大器
CN103531235A (zh) * 2012-06-29 2014-01-22 三星电子株式会社 用于电阻型存储器的感测放大器电路
US20150228333A1 (en) * 2014-02-10 2015-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory Circuit and Related Method
CN106898382A (zh) * 2015-12-18 2017-06-27 中芯国际集成电路制造(上海)有限公司 存储器的读取电路及其读取方法
CN107516541A (zh) * 2016-06-17 2017-12-26 东芝存储器株式会社 半导体存储装置
US9972371B2 (en) * 2016-06-20 2018-05-15 Samsung Electronics Co., Ltd. Memory device including memory cell for generating reference voltage
US20190007000A1 (en) * 2017-06-28 2019-01-03 SK Hynix Inc. Amplifier circuit
CN108181071A (zh) * 2018-01-09 2018-06-19 上海千黎电气科技有限公司 电动振动台的功率放大器、功率控制系统及方法
US10290340B1 (en) * 2018-03-29 2019-05-14 Qualcomm Technologies, Incorporated Offset-canceling (OC) write operation sensing circuits for sensing switching in a magneto-resistive random access memory (MRAM) bit cell in an MRAM for a write operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112509615A (zh) * 2020-12-02 2021-03-16 长江存储科技有限责任公司 闪速存储器、感测电路及确定存储单元存储状态的方法
CN115249502A (zh) * 2021-08-25 2022-10-28 杭州领开半导体技术有限公司 Nor闪存阵列及其数据写入方法、读取方法及擦除方法

Also Published As

Publication number Publication date
WO2021081973A1 (en) 2021-05-06
US10867664B1 (en) 2020-12-15
TW202119424A (zh) 2021-05-16
TWI741446B (zh) 2021-10-01
CN110945586B (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
KR100332001B1 (ko) 반도체불휘발성기억장치
US7643347B2 (en) Semiconductor memory device
US7636255B2 (en) Non-volatile semiconductor memory
EP3877978B1 (en) Method of programming in flash memory devices
US20170178739A1 (en) Semiconductor memory device
US9030875B2 (en) Non-volatile memory device
US9564236B2 (en) NAND flash memory and reading method thereof
US20150063036A1 (en) Nonvolatile semiconductor memory device
KR20170098716A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US8848446B2 (en) Nonvolatile semiconductor memory device
US10176871B2 (en) NAND flash memory comprising a current sensing page buffer preventing voltage from discharging from a node during operation
KR100893474B1 (ko) 반도체 기억 장치
US20170243656A1 (en) Flash memory device and erase method thereof
CN110945586B (zh) 用于闪存器件的感测放大器
US7872918B2 (en) Nonvolatile memory device and program or erase method using the same
US11114168B2 (en) Sense circuit and sensing operation method in flash memory devices
KR20190056969A (ko) 반도체 기억장치 및 독출 방법
TWI588830B (zh) 電流檢測電路及半導體記憶裝置
JP2021099893A (ja) パルス幅制御プログラミング方式を用いた論理互換フラッシュメモリ
JPH09265788A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant