CN110931366B - 芯片贴装装置及半导体器件的制造方法 - Google Patents

芯片贴装装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN110931366B
CN110931366B CN201910880445.6A CN201910880445A CN110931366B CN 110931366 B CN110931366 B CN 110931366B CN 201910880445 A CN201910880445 A CN 201910880445A CN 110931366 B CN110931366 B CN 110931366B
Authority
CN
China
Prior art keywords
axis direction
waveform
vibration
mounting
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910880445.6A
Other languages
English (en)
Other versions
CN110931366A (zh
Inventor
楯充明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Priority to CN202311305066.7A priority Critical patent/CN117393466A/zh
Publication of CN110931366A publication Critical patent/CN110931366A/zh
Application granted granted Critical
Publication of CN110931366B publication Critical patent/CN110931366B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

提供能够减少贴装头动作时的振动的芯片贴装装置及半导体器件的制造方法。芯片贴装装置具备贴装部和控制部。贴装部具备能够检测贴装头的加速度的传感器。控制部具备：反相位相加波形计算部，其通过传感器测定贴装头向X轴方向、Y轴方向及Z轴方向的某一个方向动作时的振动，从测定出的振动波形提取上述X轴方向、上述Y轴方向及上述Z轴方向上的振动成分，生成用于抵消所提取的振动成分的上述X轴方向、上述Y轴方向及上述Z轴方向上的反相位相加波形；和振动抑制用指令波形生成部，其对上述X轴方向、上述Y轴方向及上述Z轴方向上的指令波形加上上述X轴方向、上述Y轴方向及上述Z轴方向上的反相位相加波形而生成振动抑制用指令波形。

Description

芯片贴装装置及半导体器件的制造方法
技术领域
本发明涉及芯片贴装装置，能够适用于例如具备陀螺仪传感器的芯片贴装装置。
背景技术
在半导体器件的制造工序的一部分中具有将半导体芯片(以下简称为裸芯片)搭载到布线基板或引线框架等(以下简称为基板)并组成封装的工序，在组成封装的工序的一部分中具有从半导体晶片(以下简称为晶片)分割裸芯片的工序、和将分割出的裸芯片搭载到基板上的贴装工序。贴装工序中使用的制造装置为芯片贴装机等芯片贴装装置。
芯片贴装机是以焊锡、镀金、树脂为接合材料将裸芯片贴装(搭载并粘结)到基板或已被贴装的裸芯片上的装置。在将裸芯片贴装到例如基板的表面上的芯片贴装机中，重复进行如下动作(作业)：使用被称为筒夹的吸附嘴从晶片吸附并拾取裸芯片，将其搬送到基板上，赋予按压力，并且通过对接合材料进行加热来进行贴装。筒夹安装在贴装头的前端。贴装头通过ZY驱动轴等驱动部(伺服马达)而被驱动，伺服马达由马达控制装置控制。
在伺服马达控制中，为了避免对工件和支承工件的单元施加机械冲击而需要平滑地进行加减速来移动工件。
现有技术文献
专利文献
专利文献1：日本特开2012-175768号公报
专利文献2：日本特开2015-173551号公报
发明内容
芯片贴装机等芯片贴装装置被谋求提高贴装精度等而使通过装置生产的产品的品质稳定。尤其是，由于为了提高生产性而使贴装头高速地动作，所以具有因振动而导致贴装精度恶化的风险。
但是，在当前状况下，具有如下问题：为了提高贴装精度，除了减慢动作速度和/或加速度等降低生产性的手段以外，没有其他手段。
本发明的课题在于提供一种能够减少贴装头动作时的振动的芯片贴装装置。
其他课题和新特征将根据本说明书的记述及附图而得以明确。
若简单地说明本发明中的具有代表性的方案的概要，则为如下。
即，芯片贴装装置具备：将从裸芯片供给部供给的裸芯片贴装到基板或已贴装于上述基板的裸芯片上的贴装部；和控制贴装部的控制部。上述贴装部具有：具备吸附上述裸芯片的筒夹的贴装头；具备移动上述贴装头的驱动轴的驱动部；和能够检测上述贴装头的加速度的传感器。上述控制部具备：反相位相加波形计算部，其通过上述传感器测定上述贴装头向X轴方向、Y轴方向及Z轴方向的某一个方向动作时的振动，从测定出的振动波形提取上述X轴方向、上述Y轴方向及上述Z轴方向上的振动成分，并生成用于抵消所提取的振动成分的上述X轴方向、上述Y轴方向及上述Z轴方向上的反相位相加波形；和振动抑制用指令波形生成部，其对上述X轴方向、上述Y轴方向及上述Z轴方向上的指令波形加上上述X轴方向、上述Y轴方向及上述Z轴方向上的反相位相加波形而生成振动抑制用指令波形。
发明效果
根据上述芯片贴装装置，能够减少振动。
附图说明
图1是表示实施例的芯片贴装机的结构的概略俯视图。
图2是说明图1的芯片贴装机的概略结构及其动作的图。
图3是表示图1的芯片贴装机的控制系统的概略结构的框图。
图4是用于说明图3的马达控制装置的基本原理的结构框图。
图5是说明陀螺仪传感器的角速度及加速度的检测方向的图。
图6是说明陀螺仪传感器的安装位置的图。
图7是说明贴装头的X轴旋转方向上的振动的图。
图8是说明无振动抑制功能下的示教动作的图。
图9是说明反相位相加波形的生成的图。
图10是说明有振动抑制功能的动作的图。
图11是表示有振动抑制功能的情况下的从来自加速度传感器的信号提取出的波动波形的图。
图12是说明使用了图1的芯片贴装机的半导体器件的制造方法的流程图。
附图标记说明
10：芯片贴装机
1：裸芯片供给部
11：晶片
13：顶推单元
2：拾取部
21：拾取头
3：中间载台部
31：中间载台
4：贴装部
41：贴装头
8：控制部
83e：马达控制装置
210：运动控制器
211：理想波形生成部
212：指令波形生成部
213：DAC
214：反相位相加波形计算部
215：振动抑制用指令波形生成部
220：伺服放大器
221：速度环控制部
230：伺服马达
D：裸芯片
S：基板
具体实施方式
在实施方式中，通过将事前取入的动作中的贴装头振动波形设为反相位并加到各马达轴的指令波形，而在贴装头动作时减少振动，从而能够原样维持生产性而提高贴装精度。
以下，使用附图来说明实施例。但是，在以下的说明中，存在对相同结构要素标注相同附图标记并省略重复说明的情况。
【实施例】
图1是表示实施例的芯片贴装机的概略俯视图。图2是说明在图1中从箭头A方向观察时拾取头及贴装头的动作的图。
芯片贴装机10大体具有裸芯片供给部1、拾取部2、中间载台部3、贴装部4、搬送部5、基板供给部6、基板搬出部7和控制部8，裸芯片供给部1供给要安装到基板S上的裸芯片D，其中该基板S印刷有一个或多个最终成为单个封装的产品区域(以下称为封装区域P)，控制部8监视并控制各部分的动作。Y轴方向为芯片贴装机10的前后方向，X轴方向为左右方向。裸芯片供给部1配置在芯片贴装机10的近前侧，贴装部4配置在内侧。
首先，裸芯片供给部1供给要安装到基板S的封装区域P上的裸芯片D。裸芯片供给部1具有保持晶片11的晶片保持台12、和从晶片11顶推裸芯片D的以虚线示出的顶推单元13。裸芯片供给部1通过未图示的驱动机构而沿XY方向移动，使要拾取的裸芯片D移动到顶推单元13的位置。
拾取部2具有：拾取裸芯片D的拾取头21；使拾取头21沿Y方向移动的拾取头的Y驱动部23；和使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。拾取头21具有在前端吸附保持被顶推的裸芯片D的筒夹22(同时参照图2)，从裸芯片供给部1拾取裸芯片D，并将其载置到中间载台31上。拾取头21具有使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。
中间载台部3具有暂时载置裸芯片D的中间载台31、和用于识别中间载台31上的裸芯片D的载台识别摄像头32。
贴装部4以从中间载台31拾取裸芯片D、并贴装到搬送来的基板S的封装区域P上、或层叠到已贴装于基板S的封装区域P的裸芯片上的形式进行贴装。贴装部4具有：与拾取头21同样地具备在前端吸附保持裸芯片D的筒夹42(同时参照图2)的贴装头41；使贴装头41沿Y方向移动的Y驱动部43；和对基板S的封装区域P的位置识别标记(未图示)进行拍摄来识别贴装位置的基板识别摄像头44。
通过这样的结构，贴装头41基于载台识别摄像头32的拍摄数据对拾取位置、姿势进行修正，从中间载台31拾取裸芯片D，基于基板识别摄像头44的拍摄数据将裸芯片D贴装到基板上。
搬送部5具有：抓持搬送基板S的基板搬送爪51；和供基板S移动的搬送通道52。基板S通过由沿着搬送通道52设置的未图示的滚珠丝杠驱动设在搬送通道52上的基板搬送爪51的未图示的螺母而移动。
通过这样的结构，基板S从基板供给部6沿着搬送通道52移动至贴装位置，在贴装后，移动至基板搬出部7，将基板S交付到基板搬出部7。
控制部8具备：保存对芯片贴装机10的各部分的动作进行监视、控制的程序(软件)的存储器；和执行保存在存储器中的程序的中央处理装置(CPU)。
芯片贴装机10具有：识别晶片11上的裸芯片D的姿势的晶片识别摄像头24；识别载置在中间载台31上的裸芯片D的姿势的载台识别摄像头32；和识别贴装载台BS上的安装位置的基板识别摄像头44。必须进行识别摄像头之间的姿势偏移修正的摄像头是参与基于贴装头41进行的拾取的载台识别摄像头32、和参与基于贴装头41进行的向安装位置的贴装的基板识别摄像头44。
使用图3来说明控制部8。图3是表示控制系统的概略结构的框图。控制系统80具备控制部8、驱动部86、信号部87和光学系统88。控制部8大体主要具有由CPU(CentralProcessor Unit，中央处理器)构成的控制·运算装置81、存储装置82、输入输出装置83、总线84和电源部85。存储装置82具有存储处理程序等的由RAM构成的主存储装置82a、和存储控制所需的控制数据和图像数据等的由HDD构成的辅助存储装置82b。输入输出装置83具有：显示装置状态和信息等的监视器83a；输入操作员的指示的触摸面板83b；对监视器进行操作的鼠标83c；和取入来自光学系统88的图像数据的图像取入装置83d。另外，输入输出装置83具有控制裸芯片供给部1的XY工作台(未图示)和贴装头工作台的ZY驱动轴等驱动部86的马达控制装置83e、以及从各种传感器信号和照明装置等的开关等信号部87取入或控制信号的I/O信号控制装置83f。在光学系统88中包含晶片识别摄像头24、载台识别摄像头32、基板识别摄像头44。控制·运算装置81经由总线84取入所需的数据，并进行运算，对拾取头21等的控制、监视器83a等发送信息。
控制部8经由图像取入装置83d将由晶片识别摄像头24、载台识别摄像头32及基板识别摄像头44拍摄到的图像数据保存到存储装置82中。通过基于所保存的图像数据而编程的软件，使用控制·运算装置81来进行裸芯片D及基板S的封装区域P的定位、以及裸芯片D及基板S的表面检查。基于控制·运算装置81计算出的裸芯片D及基板S的封装区域P的位置，通过软件并借助马达控制装置83e使驱动部86动作。通过该程序进行晶片上的裸芯片的定位，通过拾取部2及贴装部4的驱动部动作而将裸芯片D贴装到基板S的封装区域P上。使用的晶片识别摄像头24、载台识别摄像头32及基板识别摄像头44为灰度摄像头、彩色摄像头等，将光强度数值化。
图4是用于说明图3的马达控制装置的基本原理的结构框图。马达控制装置83e具备运动控制器210和伺服放大器220，控制伺服马达230。运动控制器210具备：进行理想的指令波形的生成处理的理想波形生成部211、指令波形生成部212、DAC(Digital to AnalogConverter，数模转换器)213、反相位相加波形计算部214、和振动抑制用指令波形生成部215。伺服放大器220具备速度环控制部221。
如图4所示，马达控制装置83e的运动控制器210和伺服放大器220成为闭环控制。因此，使用当前的指令位置和从伺服马达230得到的实际位置及实际速度，通过伺服放大器220的速度环控制部221进行速度控制。但是，速度环控制部221通过运动控制器210得到来自伺服马达230的实际速度及实际位置而限制加加速度、且重新生成指令波形来进行该速度控制。此外，理想波形生成部211及指令波形生成部212例如由CPU(Central ProcessingUnit，中央处理器)和保存CPU所执行的程序的存储器构成。
例如，在图4中，目标位置、目标速度、目标加速度及目标加加速度被提供给运动控制器210。并且，在指令波形生成部212中，经由伺服放大器220或从伺服马达230直接作为编码器信号而逐次输入实际位置及实际速度。
运动控制器210的理想波形生成部211根据从控制·运算装置81输入的加加速度、加速度、速度及位置的目标值，分别生成(a)指令加加速度波形(JD)、(b)指令加速度波形(AD)、(c)指令速度波形(VD)、(d)指令位置波形(PD)。理想波形生成部211将指令加加速度波形(JD)、指令加速度波形(AD)、指令速度波形(VD)、指令位置波形(PD)输出到振动抑制用指令波形生成部215。
指令波形生成部212基于从振动抑制用指令波形生成部215输出的输出信号波形(从理想位置的指令波形得到的针对当前的指令位置进行振动抑制而得到的指令位置)、和从伺服马达230输入的编码器信号(实际位置)，在限制加加速度的同时，逐次重新生成以后的指令速度波形，并将其逐次输出到DAC213。例如，指令波形生成部212进行(1)指令波形输入输出处理、(2)编码器信号计数处理、以及(3)指令波形重生处理。详细地说，由专利文献1或2所记载的指令波形生成部构成。
DAC213将输入的数字的指令值转换成模拟信号的速度指令值，并将其输出到伺服放大器220的速度环控制部221。此外，编码器信号通过编码器信号计数器(encoder signalcounter)(未图示)而将位置偏差量作为脉冲蓄存。
伺服放大器220的速度环控制部221根据从运动控制器210输入的速度指令值、和从伺服马达230输入的编码器信号，控制伺服马达230的旋转速度。
伺服马达230以与从伺服放大器220的速度环控制部221输入的旋转速度的控制相应的旋转速度旋转，将实际位置及实际速度作为编码器信号而输出到伺服放大器220的速度环控制部221和运动控制器210的指令波形生成部212。
此外，在图4的实施例中，根据伺服马达230的计数值(旋转次数及旋转角度)而计算出贴装头等被驱动体的实际位置，基于计算出的实际位置来计算出实际速度。但是，也可以具备直接检测被驱动体的位置的位置检测装置，并将该位置检测装置检测出的位置作为实际位置。
反相位相加波形计算部214从陀螺仪传感器45取入角速度及XYZ方向加速度信号，提取振动成分，计算出反相位相加波形。
振动抑制用指令波形生成部215将由反相位相加波形计算部214计算出的振动抑制用的反相位相加波形相加而生成振动抑制用指令波形。
关于陀螺仪传感器的安装位置及角速度·加速度检测方法，使用图5～7来进行说明。图5是表示陀螺仪传感器的角速度及加速度的检测方向的图。图6是表示陀螺仪传感器的安装位置的图。图7是表示贴装头的X轴旋转方向上的振动的图。
对陀螺仪传感器45使用能够进行三轴角速度检测及三轴加速度的检测的六轴陀螺仪传感器。如图5所示，陀螺仪传感器45的角速度及加速度的检测(振动检测)方向为Ax：X轴方向加速度(G)、Ay：Y轴方向加速度(G)、AZ：Z轴方向加速度(G)、Gx：X轴角速度(deg/s)、Gy：Y轴角速度(deg/s)、GZ：Z轴角速度(deg/s)。
如图6所示，将陀螺仪传感器45设置在与贴装头41驱动的X轴方向、Y轴方向、Z轴方向的驱动轴的交点接近的贴装头41的中心O附近(以下简称为贴装头中心)。例如，X轴方向、Y轴方向、Z轴方向的驱动轴的交点位于贴装头41的背侧(附图的背侧)，中心O为贴装头41的重心。陀螺仪传感器45被设置在贴装头41的表侧(附图的近前侧)。由此，虽然陀螺仪传感器45与X轴方向、Y轴方向、Z轴方向的驱动轴的交点及贴装头41的中心O相比位于近前，但说成是位于贴装头中心。能够根据从陀螺仪传感器45获取到的加速度波形与马达指令加速度波形的差值提取贴装头的振动波形。
另外，如图7所示，通过陀螺仪传感器45也能够正确地捕捉贴装头41的旋转方向上的振动(Gx)。
使用图8～11来说明反相位相加波形生成及振动抑制用指令波形生成的步骤。图8是说明无振动抑制功能下的示教动作的图，图8的(A)是X轴指令波形的图，图8的(B)是Y轴指令波形的图，图8的(C)是Z轴指令波形的图。图9是说明生成反相位相加波形的图。图10是说明有振动抑制功能的动作的图。图11是表示有振动抑制功能的情况下的从来自加速度传感器的信号提取出的波动波形的图。
作为示教用的动作，由作为加速度传感器的陀螺仪传感器45测定贴装头41向X轴方向、Y轴方向、Z轴方向的某一个方向动作时的六轴所有方向上的振动，反相位相加波形计算部214从测定出的波形提取振动成分。
例如，在向Z轴的一个方向动作的情况下，如图8所示，有从理想波形生成部211向Z轴方向的指令输出(有向Z轴方向的移动)，无向X轴方向及Y轴方向的指令输出(无向X轴方向及Y轴方向的移动)，如图8的(C)所示，仅输出Z轴的指令加速度波形(AD)。
根据该情况下的陀螺仪传感器45的信号，振动波形成为例如图9所示那样的X轴方向/Y轴方向/Z轴方向上的振动波形。在此，关于旋转方向的振动，将其置换成筒夹42的前端部的X轴方向、Y轴方向及Z轴方向上的振动。Z轴方向的振动波形的振幅大，X轴方向及Y轴方向的振幅小。反相位相加波形计算部214生成用于抵消图9的振动波形中的虚线部分的所提取的振动成分的反相位相加波形。
在X轴方向、Y轴方向、Z轴方向的所有方向上实施上述的示教用动作及反相位相加波形生成处理。
在示教结束后的动作中，振动抑制用指令波形生成部215对作为图8所示那样的振动抑制功能无效时的各马达轴的指令波形的由理想波形生成部211生成的指令加速度波形(AD)加上如图10所示由反相位相加波形计算部214计算出的反相位相加波形，与X轴、Y轴、Z轴的所有轴相应地生成最终的振动抑制用指令波形。其结果为，如图11所示X轴方向、Y轴方向、Z轴方向的振动波形的振幅比图9的振动波形小。
在马达向一个方向动作时，不仅动作方向的马达轴，关于其他马达轴也通过预先生成的振动抑制用指令波形使马达驱动。
不仅是一个方向，在X轴方向、Y轴方向、Z轴方向的复合动作时，也使由反相位相加波形计算部214计算出的各方向动作时的反相位相加波形加到作为指令波形的指令加速度波形(AD)，由此能够与一个方向动作同样地抑制振动。
接下来，使用图12来说明使用了实施例的芯片贴装机的半导体器件的制造方法。图12是表示使用了图1的芯片贴装机的半导体器件的制造方法的流程图。
步骤S11：将保持着贴附有从晶片11分割出的裸芯片D的切割带16的晶片环保存到晶片盒(未图示)，并将其搬入到芯片贴装机10。控制部8从填充有晶片环的晶片盒将晶片环供给到裸芯片供给部1。另外，准备基板S，并将其搬入到芯片贴装机10。控制部8通过基板供给部6将基板S安装到基板搬送爪51。
步骤S12：控制部8从晶片拾取分割出的裸芯片。
步骤S13：控制部8将拾取的裸芯片层叠到搭载或已贴装于基板S的裸芯片上。控制部8将从晶片11拾取的裸芯片D载置到中间载台31上，通过贴装头41再次从中间载台31拾取裸芯片D，并贴装到搬送来的基板S上。此时，虽然贴装头41进行Z轴上方向的动作、Y轴方向的动作、Z轴下方向的动作，但控制部8通过上述的振动抑制用指令波形对驱动部的马达进行驱动。
步骤S14：控制部8通过基板搬出部7从基板搬送爪51取出贴装有裸芯片D的基板S。从芯片贴装机10搬出基板S。
本实施例通过相对于在贴装头向被指令的方向动作时产生的其他方向上的振动而向X轴、Y轴及Z轴各自的马达轴反馈振动抑制用的指令波形，而抑制贴装头的振动，其结果为能够不降低马达的动作速度等地提高贴装精度。
另外，通过在贴装头的驱动部的中心附近搭载六轴陀螺仪传感器，而能够正确地掌握旋转方向也包含在内的振动。关于旋转方向上的振动，将其置换成筒夹前端部的X轴、Y轴及Z轴方向上的振动，生成X轴、Y轴及Z轴的各马达轴的振动抑制用指令波形并使其动作。最终能够进行抑制了吸附裸芯片的贴装头的筒夹前端的振动的贴装动作。
以上，基于实施方式及实施例而具体地说明了由本发明人完成的发明，但本发明并不限定于上述实施方式及实施例，当然能够进行各种变更。
例如，在实施例中，说明了对贴装头进行X轴/Y轴/Z轴驱动的情况，但在具有与在贴装头移动时振动的Gx、Gy、GZ方向上的最大旋转量同等以上的旋转机构的情况下，也可以通过将由陀螺仪传感器检测出的旋转方向上的振动的反方向上的旋转动作加到指令波形，而抑制贴装动作中的振动。
另外，在实施例中，说明了在贴装头上设置陀螺仪传感器的例子，但并不限定于此，也可以在拾取头上设置陀螺仪传感器。在该情况下，与贴装头同样地控制拾取头。
另外，在实施例中，说明了在贴装头上设置陀螺仪传感器的例子，但并不限定于此，也可以设置X轴/Y轴/Z轴的加速度传感器。
在实施例中分别具备一个拾取头及贴装头，但也可以分别具备两个以上的拾取头及贴装头。另外，在实施例中具备中间载台，但也可以没有中间载台。在该情况下，拾取头和贴装头可以合用。
另外，在实施例中使裸芯片的表面朝上而进行贴装，但也可以在拾取裸芯片后使裸芯片的表背反转，而使裸芯片的背面朝上来进行贴装。在该情况下，可以不设置中间载台。该装置称为倒装片贴片机。

Claims (12)

1.一种芯片贴装装置，其特征在于，具备：
将从裸芯片供给部供给的裸芯片贴装到基板或已贴装于所述基板的裸芯片上的贴装部；和
控制贴装部的控制部，
所述贴装部具备：
具备吸附所述裸芯片的筒夹的贴装头；
具备移动所述贴装头的驱动轴的驱动部；和
能够检测所述贴装头的加速度的传感器，
所述控制部具备：
反相位相加波形计算部，其通过所述传感器测定所述贴装头向X轴方向、Y轴方向及Z轴方向的某一个方向动作时的振动，从测定出的振动波形提取所述X轴方向、所述Y轴方向及所述Z轴方向上的振动成分，并生成用于抵消所提取的振动成分的所述X轴方向、所述Y轴方向及所述Z轴方向上的反相位相加波形；和
振动抑制用指令波形生成部，其对所述X轴方向、所述Y轴方向及所述Z轴方向上的指令波形加上所述X轴方向、所述Y轴方向及所述Z轴方向上的反相位相加波形而生成振动抑制用指令波形。
2.如权利要求1所述的芯片贴装装置，其特征在于，
所述传感器能够检测角速度及加速度，
所述反相位相加波形计算部通过所述传感器测定所述贴装头向X轴方向、Y轴方向及Z轴方向的某一个方向动作时的六轴所有方向上的振动，从测定出的振动波形提取所述X轴方向、所述Y轴方向及所述Z轴方向上的振动成分，并生成用于抵消所提取的振动成分的所述X轴方向、所述Y轴方向及所述Z轴方向上的反相位相加波形。
3.如权利要求2所述的芯片贴装装置，其特征在于，
所述反相位相加波形计算部关于通过所述传感器测定出的旋转方向上的振动，将其置换成所述筒夹的前端部的所述X轴方向、所述Y轴方向及所述Z轴方向上的振动，
振动抑制用指令波形生成部生成所述X轴方向、所述Y轴方向及所述Z轴方向上的振动抑制用指令波形。
4.如权利要求1或3所述的芯片贴装装置，其特征在于，
所述控制部还具备：
理想波形生成部，其生成加加速度、加速度、速度及位置的理想的指令波形；和
指令波形生成部，其基于所述振动抑制用指令波形和来自所述驱动部的表示实际位置的信号，在限制加加速度的同时，重新生成指令速度波形，并输出重新生成的指令速度波形。
5.如权利要求1或2所述的芯片贴装装置，其特征在于，
还具备拾取部，
所述拾取部具备：
具备吸附所述裸芯片的筒夹的拾取头；
具备移动所述拾取头的驱动轴的驱动部；和
能够检测所述拾取头的角速度及加速度的第二传感器，
所述控制部具备：
反相位相加波形计算部，其通过所述第二传感器测定所述拾取头向所述X轴方向、所述Y轴方向及所述Z轴方向的某一个方向动作时的六轴所有方向的振动，从测定出的振动波形提取所述X轴方向、所述Y轴方向及所述Z轴方向上的振动成分，并生成用于抵消所提取的振动成分的所述X轴方向、所述Y轴方向及所述Z轴方向上的反相位相加波形；和
振动抑制用指令波形生成部，其对所述X轴方向、所述Y轴方向及所述Z轴方向上的指令波形加上所述X轴方向、所述Y轴方向及所述Z轴方向上的反相位相加波形而生成振动抑制用指令波形。
6.一种半导体器件的制造方法，其特征在于，具备：
(a)工序，搬入晶片环保持件，其中该晶片环保持件保持贴附有裸芯片的切割带；
(b)工序，搬入基板；
(c)工序，拾取裸芯片；和
(d)工序，将拾取的所述裸芯片贴装到所述基板或已被贴装的裸芯片上，
所述(d)工序基于能够检测贴装头的加速度的传感器的测定结果来控制所述贴装头的动作，
所述(d)工序通过所述传感器测定所述贴装头向X轴方向、Y轴方向及Z轴方向的某一个方向动作时的六轴所有方向上的振动，从测定出的振动波形提取所述X轴方向、所述Y轴方向及所述Z轴方向上的振动成分，并生成用于抵消所提取的振动成分的所述X轴方向、所述Y轴方向及所述Z轴方向上的反相位相加波形，对所述X轴方向、所述Y轴方向及所述Z轴方向上的指令波形加上所述X轴方向、所述Y轴方向及所述Z轴方向上的反相位相加波形而生成振动抑制用指令波形。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，
所述(d)工序基于能够检测贴装头的角速度及加速度的传感器的测定结果来控制所述贴装头的动作。
8.如权利要求6或7所述的半导体器件的制造方法，其特征在于，
所述(c)工序通过所述贴装头拾取所述切割带上的裸芯片，
所述(d)工序通过所述贴装头将拾取的所述裸芯片贴装到所述基板或已被贴装的裸芯片上。
9.如权利要求6所述的半导体器件的制造方法，其特征在于，
所述(c)工序具备：
(c1)工序，通过拾取头拾取所述切割带上的裸芯片；和
(c2)工序，将通过所述拾取头拾取的裸芯片载置到中间载台上，
所述(d)工序具备：
(d1)工序，通过贴装头拾取载置在所述中间载台上的裸芯片；和
(d2)工序，将通过所述贴装头拾取的裸芯片载置到所述基板上，
所述(c1)工序基于能够检测所述拾取头的加速度的第二传感器的测定结果来控制所述拾取头的动作。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，
所述(c)工序通过所述第二传感器测定所述拾取头向X轴方向、Y轴方向及Z轴方向的某一个方向动作时的六轴所有方向的振动，从测定出的振动波形提取所述X轴方向、所述Y轴方向及所述Z轴方向上的振动成分，并生成用于抵消所提取的振动成分的所述X轴方向、所述Y轴方向及所述Z轴方向上的反相位相加波形，对所述X轴方向、所述Y轴方向及所述Z轴方向上的指令波形加上所述X轴方向、所述Y轴方向及所述Z轴方向上的反相位相加波形而生成振动抑制用指令波形。
11.如权利要求7所述的半导体器件的制造方法，其特征在于，
所述(c)工序具备：
(c1)工序，通过拾取头拾取所述切割带上的裸芯片；和
(c2)工序，将通过所述拾取头拾取的裸芯片载置到中间载台上，
所述(d)工序具备：
(d1)工序，通过贴装头拾取载置在所述中间载台上的裸芯片；和
(d2)工序，将通过所述贴装头拾取的裸芯片载置到所述基板上，
所述(c1)工序基于能够检测所述拾取头的角速度及加速度的第二传感器的测定结果来控制所述拾取头的动作。
12.如权利要求11所述的半导体器件的制造方法，其特征在于，
所述(c)工序通过所述第二传感器测定所述拾取头向X轴方向、Y轴方向及Z轴方向的某一个方向动作时的六轴所有方向的振动，从测定出的振动波形提取所述X轴方向、所述Y轴方向及所述Z轴方向上的振动成分，并生成用于抵消所提取的振动成分的所述X轴方向、所述Y轴方向及所述Z轴方向上的反相位相加波形，对所述X轴方向、所述Y轴方向及所述Z轴方向上的指令波形加上所述X轴方向、所述Y轴方向及所述Z轴方向上的反相位相加波形而生成振动抑制用指令波形。
CN201910880445.6A 2018-09-19 2019-09-18 芯片贴装装置及半导体器件的制造方法 Active CN110931366B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311305066.7A CN117393466A (zh) 2018-09-19 2019-09-18 芯片贴装装置及半导体器件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018174833A JP7128697B2 (ja) 2018-09-19 2018-09-19 ダイボンディング装置および半導体装置の製造方法
JP2018-174833 2018-09-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311305066.7A Division CN117393466A (zh) 2018-09-19 2019-09-18 芯片贴装装置及半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN110931366A CN110931366A (zh) 2020-03-27
CN110931366B true CN110931366B (zh) 2023-10-31

Family

ID=69848723

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910880445.6A Active CN110931366B (zh) 2018-09-19 2019-09-18 芯片贴装装置及半导体器件的制造方法
CN202311305066.7A Pending CN117393466A (zh) 2018-09-19 2019-09-18 芯片贴装装置及半导体器件的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311305066.7A Pending CN117393466A (zh) 2018-09-19 2019-09-18 芯片贴装装置及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP7128697B2 (zh)
KR (1) KR102276898B1 (zh)
CN (2) CN110931366B (zh)
TW (1) TWI724495B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115623697B (zh) * 2022-12-06 2023-04-07 常州铭赛机器人科技股份有限公司 芯片贴装机构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101563582A (zh) * 2007-09-19 2009-10-21 株式会社村田制作所 复合传感器及加速度传感器
CN102478401A (zh) * 2010-11-24 2012-05-30 精工爱普生株式会社 振动片、传感器单元及其制造方法、电子设备
JP2015177110A (ja) * 2014-03-17 2015-10-05 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP2015215730A (ja) * 2014-05-09 2015-12-03 パナソニックＩｐマネジメント株式会社 入出力操作装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224143A (ja) * 2002-01-30 2003-08-08 Toray Eng Co Ltd 姿勢制御方法および装置並びにその装置を用いた接合装置
US20040016995A1 (en) * 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
US7311004B2 (en) * 2003-03-10 2007-12-25 Capstan Ag Systems, Inc. Flow control and operation monitoring system for individual spray nozzles
US20040204777A1 (en) * 2003-04-14 2004-10-14 Alon Harpaz Precision motion control using feed forward of acceleration
JP2005340780A (ja) * 2004-04-27 2005-12-08 Matsushita Electric Ind Co Ltd 電子部品装着装置および電子部品装着方法
US9802225B2 (en) * 2005-06-27 2017-10-31 General Vibration Corporation Differential haptic guidance for personal navigation
US20070290282A1 (en) * 2006-06-15 2007-12-20 Nanochip, Inc. Bonded chip assembly with a micro-mover for microelectromechanical systems
JP5320420B2 (ja) 2011-02-18 2013-10-23 株式会社日立ハイテクインスツルメンツ モータ制御装置およびモータ制御方法
JP5713787B2 (ja) 2011-04-28 2015-05-07 芝浦メカトロニクス株式会社 電子部品の実装装置
JP5705052B2 (ja) * 2011-07-26 2015-04-22 株式会社新川 ダイボンディング装置
US9564413B2 (en) * 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
JP6045837B2 (ja) * 2012-07-26 2016-12-14 日東電工株式会社 半導体ウエハのマウント方法および半導体ウエハのマウント装置
US9162880B2 (en) * 2012-09-07 2015-10-20 LuxVue Technology Corporation Mass transfer tool
KR20140118792A (ko) * 2013-03-29 2014-10-08 세이코 엡슨 가부시키가이샤 진동 소자, 진동자, 발진기, 전자 기기, 센서, 및 이동체
US9368423B2 (en) * 2013-06-28 2016-06-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using substrate with conductive posts and protective layers to form embedded sensor die package
JP6276545B2 (ja) * 2013-09-18 2018-02-07 ファスフォードテクノロジ株式会社 ダイボンダ
EP3099483B1 (en) * 2014-01-27 2022-06-01 Corning Incorporated Articles and methods for controlled bonding of thin sheets with carriers
JP6247965B2 (ja) 2014-03-12 2017-12-13 ファスフォードテクノロジ株式会社 半導体製造方法及びダイボンダ
US9527723B2 (en) * 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
JP6356458B2 (ja) * 2014-03-31 2018-07-11 日東電工株式会社 ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
KR101877503B1 (ko) * 2015-12-24 2018-07-11 주식회사 모다이노칩 복합 소자 및 이를 구비하는 전자기기
WO2018042284A1 (en) * 2016-08-31 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101563582A (zh) * 2007-09-19 2009-10-21 株式会社村田制作所 复合传感器及加速度传感器
CN102478401A (zh) * 2010-11-24 2012-05-30 精工爱普生株式会社 振动片、传感器单元及其制造方法、电子设备
JP2015177110A (ja) * 2014-03-17 2015-10-05 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP2015215730A (ja) * 2014-05-09 2015-12-03 パナソニックＩｐマネジメント株式会社 入出力操作装置

Also Published As

Publication number Publication date
JP2020047760A (ja) 2020-03-26
TW202025314A (zh) 2020-07-01
KR102276898B1 (ko) 2021-07-14
CN110931366A (zh) 2020-03-27
KR20200033176A (ko) 2020-03-27
CN117393466A (zh) 2024-01-12
TWI724495B (zh) 2021-04-11
JP7128697B2 (ja) 2022-08-31

Similar Documents

Publication Publication Date Title
CN109494173B (zh) 芯片贴装装置和半导体器件的制造方法
JP4828298B2 (ja) 部品実装方法および部品実装装置
JP4974864B2 (ja) 部品吸着装置および実装機
CN108628257B (zh) 芯片贴装装置及半导体器件的制造方法
JP6374189B2 (ja) ダイボンダ及びボンディング方法
WO2021053750A1 (ja) 作業ロボットおよび作業システム
JP2010135574A (ja) 移載装置
CN110931366B (zh) 芯片贴装装置及半导体器件的制造方法
JP2021158166A (ja) ダイボンディング装置および半導体装置の製造方法
KR102488379B1 (ko) 모터 제어 장치, 다이 본딩 장치 및 반도체 장치의 제조 방법
JP5639419B2 (ja) ダイボンダおよびダイボンディング方法
JP4737205B2 (ja) 部品実装機の制御方法及び制御装置
CN112530839B (zh) 芯片贴装装置以及半导体器件的制造方法
JP6093610B2 (ja) ダイボンダ及びボンディング方法
JP6391225B2 (ja) フリップチップボンダ及びフリップチップボンディング方法
JP5576219B2 (ja) ダイボンダおよびダイボンディング方法
CN114823414A (zh) 芯片贴装装置及半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant