CN110915011A - 低蚀刻率自对准磁穿隧接面装置结构 - Google Patents
低蚀刻率自对准磁穿隧接面装置结构 Download PDFInfo
- Publication number
- CN110915011A CN110915011A CN201880047456.XA CN201880047456A CN110915011A CN 110915011 A CN110915011 A CN 110915011A CN 201880047456 A CN201880047456 A CN 201880047456A CN 110915011 A CN110915011 A CN 110915011A
- Authority
- CN
- China
- Prior art keywords
- bottom electrode
- electrode layer
- layer
- sidewall
- mtj
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000008569 process Effects 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000005538 encapsulation Methods 0.000 claims abstract description 23
- 150000002500 ions Chemical class 0.000 claims abstract description 20
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 18
- 230000015654 memory Effects 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 15
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims description 7
- 229910001120 nichrome Inorganic materials 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 3
- 230000005291 magnetic effect Effects 0.000 abstract description 44
- 239000000463 material Substances 0.000 abstract description 14
- 230000005641 tunneling Effects 0.000 abstract description 14
- 238000005137 deposition process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 294
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000059 patterning Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910044991 metal oxide Inorganic materials 0.000 description 9
- 150000004706 metal oxides Chemical class 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 229910052786 argon Inorganic materials 0.000 description 6
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910003321 CoFe Inorganic materials 0.000 description 4
- 229910019236 CoFeB Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000005294 ferromagnetic effect Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000007737 ion beam deposition Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003087 TiOx Inorganic materials 0.000 description 1
- 229910003134 ZrOx Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910001004 magnetic alloy Inorganic materials 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000013404 process transfer Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
公开了用于形成自对准于旗下的底部电极BE(35,36)的一种磁穿隧接面(MTJ)单元(47)的制程流程。底部电极包括具有第一宽度(wl)的下底部电极层(35)及具有第二宽度(w2)的上(第二)底部电极层(36)，其中w2大于w1。底部电极优选具有T形。磁穿隧接面堆叠层包括最上层硬遮罩(46)，其沉积于底部电极上并因为自对准沉积制程而具有宽度w2。虚置磁穿隧接面堆叠(49)也形成在第一底部电极层的周围。使用离子对基板的入射角度小于90°的离子束蚀刻，以移除侧壁上的多余材料。其后，沉积封装层(80)，将磁穿隧接面单元绝缘，并填充第一底部电极层与虚置磁穿隧接面堆叠之间的间隙。
Description
技术领域
本文涉及一种形成磁穿隧接面单元阵列的方法，其中每个磁穿隧接面单元通过自对准制程而沉积在定义磁穿隧接面单元的宽度的图形化底部电极上，借此通过由用于通过磁穿隧接面堆叠层转移遮罩图案的传统蚀刻制程造成的磁穿隧接面侧壁损伤的避免，提供磁阻率及其他磁性性质的改善。
背景技术
磁穿隧接面(Magnetic Tunnel Junction，MTJ)存储元件也称为磁穿隧接面单元或磁穿隧接面，其是磁性记录装置及例如磁性随机存取存储器(magnetic random accessmemory，MRAM)及自旋转移力矩式(Spin Torque Transfer，STT)磁性随机存取存储器的存储装置中的关键元件。制造方法及具有互补式金属氧化物半导体(complementary siliconoxide semiconductor，CMOS)次结构的整合方案是成功实现磁性随机存取存储器商业化生产所需的两个关键因素。这种新型的非易失性存储器将替代动态随机存取存储器(DynamicRandom Access Memory，DRAM)、静态随机存取存储器(Static Random Access Memory，SRAM)及快闪存储器(flash memory)。在磁性随机存取存储器的设计中，存储元件是磁穿隧接面(MTJ)，其由两个铁磁层组成，两个铁磁层之间被称为穿隧能障层的薄绝缘层隔开。铁磁层之一具有垂直磁异向性(perpendicular magnetic anisotropy，PMA)，或者被设置为固定磁矩面内定向的反铁磁层钉扎(pinned)。另一个铁磁层的定向称为自由层，其方向可以在与被钉扎层平行和反平行的方向之间自由切换。当两个铁磁层的磁矩平行时，磁穿隧接面的电阻比反平行时更低，而这两种定向对应于两个存储状态。磁穿隧接面单元的电阻是通过给对应的晶体管供电来测量的，该晶体管使电流从位元线通过磁穿隧接面流向源线(source line)，反之亦然。磁阻比以dR/R表示，其中dR是当电流流过磁穿隧接面时两个存储状态之间的电阻差，R是最小电阻值。
在基板上制造磁穿隧接面阵列的重要步骤是通过磁穿隧接面堆叠层在上方的硬遮罩中蚀刻图案的转移，以形成具有临界尺寸d的多个磁穿隧接面单元。从俯视图来看，现有技术中的装置基本上小于100nm。一些磁穿隧接面层的厚度小至
至
如图1所示，磁穿隧接面堆叠通常具有依序形成在底部电极11上的晶种层21、被钉扎层22、穿隧能障层23、自由层24、盖层25及硬遮罩层26。盖层可以是金属氧化物以增强自由层中的垂直磁异向性，而硬遮罩通常是例如钽(Ta)的金属，其在随后的物理及化学蚀刻期间用作保护层。底部电极也称为位元线，通过绝缘层12与其他位元线(未显示)绝缘，并形成在通常由晶体管、导孔和其他元件组成的CMOS子结构10上。磁性随机存取存储器装置的制造需要通过一个或多个反应离子蚀刻(Reactive Ion Etch，RIE)或离子束蚀刻(Ion Beam Etch，I底部电极)步骤对磁穿隧接面堆叠进行图案化。首先，在硬遮罩上形成具有临界尺寸d的光罩图案27。采用第一蚀刻步骤以通过硬遮罩转移光罩中的形状，从而形成侧壁26s。
参考图2，在一个或多个蚀刻步骤期间，硬遮罩26用作保护遮罩，蚀刻步骤将硬遮罩中的形状及临界尺寸通过磁穿隧接面堆叠中的其余层转移，从而形成磁穿隧接面单元20n。薄的磁穿隧接面层容易在从硬遮罩的顶面延伸到底部电极的顶面11t的侧壁26s附近损坏。此外，由于蚀刻副产物的非挥发性性质，沿着磁穿隧接面的侧壁的金属层30的再沉积导致例如穿隧能障层23周围的短路。因此，磁性随机存取存储器装置的性能下降或可能无法正常工作。因此，对于磁性随机存取存储器单元制造而言，最重要的挑战是在不损坏或使装置短路的情况下对磁穿隧接面堆叠进行图案化。
通过磁穿隧接面堆叠的蚀刻转移制程具有挑战性，因为当使用氩(Ar)进行离子束蚀刻或传统基于CH3OH的反应离子蚀刻时，有多种材料(磁性合金、非磁性金属及介电薄膜)的蚀刻速率各不相同。必须注意选择蚀刻速率远低于磁穿隧接面堆叠20中的下层的硬遮罩26。
而且，尽管蚀刻的材料在侧壁上的再沉积最少，但是甲醇反应离子蚀刻会对磁穿隧接面侧壁造成化学及等离子体破坏。对于大尺寸的装置，与未损坏的区域相比，损坏的区域较小，并且可能并不严重。但是，随着装置尺寸的缩小，其中d小于100nm，损坏区域的数量将变得很大，并降低磁穿隧接面的磁性能。另一方面，离子束蚀刻不会产生化学损害，而有最小的等离子体损坏，但会在磁穿隧接面侧壁上产生大量的再沉积材料。在磁穿隧接面侧壁处的再沉积是离子束蚀刻的关键问题，尤其是对于磁穿隧接面单元之间间距有限的高密度阵列而言。增加的电池密度将限制离子束的入射角，并可能在侧壁上留下再沉积的材料，从而导致装置短路。
因此，需要一种用于制造磁穿隧接面单元阵列的改进方法，此方法避免在磁穿隧接面堆叠层上图案化硬遮罩，并且避免随后蚀刻穿过下方的磁穿隧接面堆叠。尤其，期望一种能够使磁穿隧接面图案化而不会使侧壁受到离子或化学物质的影响，其中离子或化学物质可能会损坏磁穿隧接面层。
发明内容
本文的一个目的是提供一种用于在存储器装置中沉积所有磁穿隧接面层的方法，使得不需要随后的图案化步骤来确定磁穿隧接面的形状和临界尺寸。
本文的第二目的是提供根据第一目的的制程流程，其还可提高产量，并减少薄膜应力及与应力相关的缺陷，这些缺陷与在未图案化的磁穿隧接面堆叠层中对连续沉积的薄膜进行图案化的常规方法有关。
根据一实施例，通过首先在基板的顶面上沉积具有第一(底部)层及第二(上方)层的底部电极(底部电极)叠层来实现第一目的。基板包括控制流过磁穿隧接面的电流的晶体管，以及将每个晶体管与每个底部电极下方的位元线连接的导孔。第一底部电极层及第二底部电极层包括不同的材料，使得随后的图案化及等向性蚀刻依序形成多个底部电极，每个底部电极具有T形或底切形状，其中上方底部电极层的宽度大于下方底部电极层的宽度。在替代实施例中，第二底部电极层被晶种层代替，该晶种层也用作磁穿隧接面单元中的最底层。此后，可选择的绝缘层共形地沉积在第一底部电极层及第二底部电极层(或晶种层)的侧面。
在接下来的步骤中，依序沉积晶种层、被钉扎层、穿隧能障层、自由层、盖层及硬遮罩在第二底部电极层上，或在替代实施例中，上述没有晶种层的层被沉积在晶种层上。结果，磁穿隧接面单元与每个第二底部电极层(或每个晶种层)自对准，并且在第一底部电极层周围的基板顶面上形成虚置磁穿隧接面堆叠层。然而，底部电极的T形会阻止虚置磁穿隧接面堆叠实际接触第一底部电极层。由于在磁穿隧接面层的沉积过程中会进行自对准，因此无需进一步的图案化制程即可确定磁穿隧接面单元的形状及尺寸。第二底部电极层或晶种层的宽度定义了磁穿隧接面单元的临界尺寸。
由于在沉积磁穿隧接面层期间会沿着磁穿隧接面侧壁累积导电材料，因此优选的在沉积磁穿隧接面堆叠之后执行具有角度的离子束蚀刻，并且包括在侧壁修整导电材料的同时旋转基板。接着，沉积也称为封装层的介电材料以填充相邻的磁穿隧接面单元之间的间隙，以及每个第一底部电极层侧壁与周围的虚置磁穿隧接面堆叠之间的间隙。可以采用化学机械研磨(CMP)在封装层上形成与每个磁穿隧接面单元上的硬遮罩的顶面共平面的顶面。
附图说明
图1显示使用图案化的光阻遮罩来蚀刻磁穿隧接面堆叠上的硬遮罩的现有方法的剖面图。
图2是根据现有磁穿隧接面的制造方法，图1中的磁穿隧接面堆叠在蚀刻制程将硬遮罩图案经由剩余的磁穿隧接面层转移之后的剖面图。
图3是显示根据本文说明的实施例的形成在基板上的第一底部电极层及第二底部电极层的剖面图。
图4至图5是根据本文的实施例，在将硬遮罩沉积在第二底部电极层上并使用图案化制程及随后的蚀刻步骤以形成T形之后的图3中的底部电极层的剖面图，其中第二底部电极层的宽度大于第一底部电极层的宽度。
图6是根据本文的实施例，在除去硬遮罩并在第一底部电极层及第二底部电极层的侧壁上形成可选择的绝缘层之后的图5中的底部电极层的剖面图。
图7是根据本文的实施例，在除去硬遮罩之后的图5中的中间结构的剖面图，且沉积了堆叠的磁穿隧接面层，其并与第二底部电极层自对准。
图8是根据本文的实施例，在采用离子束蚀刻去除沿磁穿隧接面层的侧壁的导电残余物之后的图7中的磁穿隧接面的剖面图。
图9是在出于电性绝缘目的而沉积封装层之后的图8中的磁穿隧接面单元的剖面图。
图10a是根据本文的实施例，在化学机械研磨制程用于平坦化封装层的顶面之后的图9中的中间磁穿隧接面单元的剖面图。
图10b是图10a中的中间磁穿隧接面单元的替代实施例，其中绝缘层形成在第二底部电极层的侧壁及底面及第一底部电极层的侧壁处。
图11是根据本文的实施例，在图10a或图10b中的化学机械研磨制程之后，在行和列的阵列中具有圆形形状的多个磁穿隧接面单元的俯视图，
图12是根据本文的实施例，依序形成在基板上的第一底部电极层及晶种层的剖面图。
图13至图14是根据本文的第二实施例，在第一底部电极层上沉积硬遮罩后的图12中的结构的剖面图，图案化制程及随后的蚀刻步骤用于形成底部电极的T形，其中晶种层具有比第一底部电极层更大的宽度。
图15至图18a是根据本文第二实施例的剖面图，其分别描述了先前在图7至图10中所示的制程，只是晶种层替代了第二底部电极层。
图18b是图18a中的磁穿隧接面单元的替代实施例，其中绝缘层形成在晶种层的侧壁及底面以及第一底部电极层的侧壁处。
图19显示在图18b中形成磁穿隧接面单元期间的中间步骤的剖面图，其中在沉积磁穿隧接面层之前，在图案化的底部电极的侧壁上形成介电层。
具体实施方式
本文是形成自对准(self-aligned)底部电极层或下方的晶种层的磁穿隧接面单元的制程，从而避免在沉积多层的磁穿隧接面堆叠之后进行图案化步骤的需要。尽管在附图中仅以剖面图显示一个磁穿隧接面单元，但是本领域技术人员将理解，在典型的存储装置图案中形成了多个磁穿隧接面。用语“磁穿隧接面”和“磁穿隧接面单元”在指临界尺寸由侧壁决定的多层的磁穿隧接面堆叠时可互换使用，并形成在磁性随机存取存储器、自旋转移力矩式磁性随机存取存储器或自旋电子装置的底部电极上，前述自旋电子装置包括但不限于自旋力矩振荡器(spin torque oscillator，STO)。
参考图10a，其显示根据本文的第一实施例的完成的磁穿隧接面单元47的剖面图，磁穿隧接面单元47与第二底部电极(bottom electrode，底部电极)层36自对准，使得磁穿隧接面侧壁47s与底部电极侧壁36s形成平面。第二底部电极层形成在第一底部电极层35上，并且宽度w大于第一底部电极层的基底35b的宽度b。在示例性实施例中，第一底部电极层上的侧壁35s基本垂直，其顶面35t也具有宽度b。在其他实施例中，侧壁35s可以是倾斜的，使得顶面35t的宽度小于w，但大于在基底35b邻接基板10处的b。z轴是厚度方向，并且垂直于磁穿隧接面单元中层的平面。x轴和y轴方向在每个磁穿隧接面层的平面中。基板可以是包括多个晶体管的多层结构，其中每个晶体管通过位元线及导孔(未显示)连接到底部电极基底。
磁穿隧接面单元47包括依序形成在第二底部电极层36上的晶种层41、被钉扎层或参考层42、穿隧能障43、自由层44、盖层45及硬遮罩46。被钉扎层及自由层中的每一个优选地具有垂直磁异向性，此垂直磁异向性具有在正或负z轴方向上的磁化强度。晶种层可以包括一个或多个子层，并且由NiCr、Ta、Ru、Ti、TaN、Cu、Mg或其他材料中的一种或多种制成，这些材料通常用于在上方的层中促进光滑均匀的晶粒结构，并更好地增强被钉扎层中的垂直磁异向性。在侧壁36s、47s形成实质垂直的表面的实施例中，第二底部电极层的宽度w基本上保持在上方的磁穿隧接面层中。
被钉扎层42可以具有以AP2/Ru/AP1表示的人工反平行(synthetic anti-parallel，SyAP)构造，其中例如由钌(Ru)、铑(Rh)或铱(Ir)制成的反铁磁耦合层被夹在AP2磁性层及AP1磁性层(未显示)之间。AP2层(也称为外部被钉扎层)形成在晶种层41上，而AP1是内部被钉扎层且通常与穿隧能障43接触。AP1及AP2层可以包括CoFe、CoFeB、Co或其组合。在其他实施例中，参考层可以是本质上有垂直磁异向性的叠层结构，例如(Co/Ni)n、(CoFe/Ni)n、(Co/NiFe)n、(Co/Pt)n、(Co/Pd)n或其类似物，其中n是叠层数。此外，可以在叠层的最上层与穿隧能障层之间插入过渡层(transitional layer)，例如CoFeB或Co。
穿隧能障层43优选的是金属氧化物，此金属氧化物是MgO、TiOx、AlTiO、MgZnO、Al2O3、ZnO、ZrOx、HfOx或MgTaO之一。更优选地，选择MgO作为穿隧能障层，因为MgO提供最高的磁阻比(magnetoresistive ratio)，特别是例如当MgO夹在两个CoFeB层之间时。
自由层44可以是Co、Fe、CoFe或具有硼及镍中的一种或两种的合金，或者可以是包括一种或多种前述成分的组合的多层堆叠。在另一实施例中，自由层可以具有非磁矩稀释层(例如Ta或Mg)，非磁矩稀释层插入在铁磁耦合的两个CoFe或CoFeB层之间。在替代的实施例中，自由层具有SyAP结构，例如FL1/Ru/FL2，其中FL1及FL2是两个反铁磁耦合的磁性层，或者是层堆叠，前述层堆叠例如是具有前述本质上有垂直磁异向性的(Co/Ni)n，其相关于参考层的组成。
盖层45优选是例如MgO的金属氧化物或在自由层44中诱导或增强垂直磁异向性的另一种金属氧化物。硬遮罩46通常包括Ta、Ru、TaN、Ti、TiN及W中的一种或多种。应当理解，可以选择包括MnPt的其他硬遮罩材料，以在化学机械研磨(CMP)制程期间相对于周围的封装层提供高的耐蚀刻性，该化学机械研磨制程产生与封装层的顶面80t共平面的顶面46t。
通过具有与硬遮罩46的顶面46t共平面的顶面80t的封装层80，将包括磁穿隧接面单元47和底部电极层35、36的存储装置与相邻的磁穿隧接面单元(未显示)绝缘。封装层接触基板顶面10t，并且还将第一底部电极层35的侧壁35s与围绕第一底部电极层的虚置磁穿隧接面堆叠49分开。虚置磁穿隧接面堆叠包括与磁穿隧接面单元中相同的层41-46，但是由于没有电性连接到存储装置中的其他导电元件而处于非作用状态。一个重要特征是底部电极基本上呈T形，其中b远小于w，以在虚置磁穿隧接面的侧壁49s与侧壁35s之间提供间隙g，从而防止虚置磁穿隧接面中的任何金属或合金层接触第一底部电极层并与其建立电性连接。
封装层80包括介电材料，此介电材料是金属碳化物、金属氮化物、金属氧氮化物或金属碳氮化物中的一种或多种，其例如是SiN、SiO2、SiON、MgO、Al2O3、AlN、BN、BON、BCN、SiC或其类似物，其通过物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体辅助化学气相沉积(PECVD)、离子束沉积(Ion Beam Deposition，IBD)或原子层沉积(Atomic LayerDeposition，ALD)沉积。在一些实施例中，封装层可以包括接触侧壁47s、49s、35s及36s的第一子层，以及在第一子层上的第二子层(未显示)。
图10b显示了包括图10a中所有部件的替代实施例，并在第二底部电极层的侧壁35s、36s及底面36b上包括额外的的介电层37。介电层优选是共形的(conformal)，并且具有邻近侧壁36s的侧壁37s，并由使底部电极电性绝缘的氧化硅、氮化硅、氧氮化硅或其类似物制成。结果是，磁穿隧接面47的宽度w1大于第一实施例中的w，其中w1由第二底部电极层36的宽度与介电层37的厚度定义。换句话说，磁穿隧接面单元与第二底部电极层及介电层自对准，使得磁穿隧接面侧壁47s与侧壁37s共平面。
根据图18a中显示的本文的第二实施例，通过用晶种层41代替第二底部电极层36来修改图10a中的磁穿隧接面结构。换句话说，晶种层接触第一底部电极层的顶面35t，并且具有大于第一底部电极层基底35b的宽度b的宽度w。在此，先前描述的上方的层42-46与晶种层自对准，并形成包括晶种层的磁穿隧接面单元47。保留第一实施例的其他部件，包括具有顶面80t的封装层80，顶面80t与硬遮罩46的顶面46t共平面。优选地，晶种层接触第一底部电极层的顶面35t，并与第一底部电极层形成T形，以防止周围的虚置磁穿隧接面堆叠48接触侧壁35s。应注意，虚置磁穿隧接面堆叠不再具有接触基板10的顶面10t的晶种层。相反的，被钉扎层42是虚置磁穿隧接面堆叠中的最底层，其包括层42-46且具有侧壁48s。磁穿隧接面单元47中的晶种层的侧壁41s与上方的磁穿隧接面层42-46的侧面处的侧壁47s1共平面。
图18b显示替代的实施例，其保留了图18a中的所有部件，并且包括在侧壁35s、41s上及在晶种层的底面41b上的额外的介电层37。如前所述，绝缘层优选是共形层，其具有靠近侧壁41s的侧壁37s，并且电性绝缘第一底部电极层35和晶种层41。在这种情况下，磁穿隧接面47的宽度w1大于第一实施例中的w，其中w1由晶种层的宽度和介电层37的厚度定义。因此，磁穿隧接面单元与晶种层及介电层自对准，使得侧壁37s与磁穿隧接面侧壁47s1共平面。
本文还包括一种制造图10a及图18a中描述的磁穿隧接面单元的方法。显示为图3至图9的第一组附图描述了用于制造在图10a中的磁穿隧接面单元47的一系列步骤。相信此方法优于现有技术，因为需要较少数量的制程步骤来产生自对准磁穿隧接面单元，在保持磁穿隧接面磁性的同时还避免损坏磁穿隧接面侧壁。因此，与制造磁穿隧接面单元相关的成本大幅降低。
参考图3，第一底部电极层35及第二底部电极层36依序沉积在基板10上。第一底部电极层具有厚度t1，其材料选自Ta、TaN、Ti或TiN。第二底部电极层具有厚度t2，其中t2＜t1，且其材料优选是Ni、NiCr、Ru或NiFeCr之一。重要的是，t1大于虚置磁穿隧接面堆叠49的厚度t3(图10a)，以防止虚设虚置磁穿隧接面的上方部分在随后的制程步骤中接触第二底部电极层36。
在图4中，在第二底部电极层36上依序形成例如由氧化硅或氮氧化硅制成的硬遮罩38及光阻层50。用常规的光微影制程对光阻层进行图案化，以产生侧壁50s。图案化的层在x轴方向上具有宽度w。在一些实施例中，从俯视图(未显示)来看，侧壁形成圆形形状，使得尺寸(长度)w也沿y轴方向形成。在其他实施例中，侧壁具有实质椭圆的形状，其中y轴方向上的长度不等于x轴方向上的宽度。在第一蚀刻步骤期间，例如使用包括氟碳气体和100至1500瓦范围内的射频功率的反应离子蚀刻(RIE)除去硬遮罩未被光阻层(遮罩)保护的部分，从而形成与侧壁50s共平面的侧壁38s。第一反应离子蚀刻停止在第二底部电极层的顶面36t上。
参考图5，光阻层可以通过常规的氧等离子体剥离制程除去。然后，执行第二反应离子蚀刻，第二反应离子蚀刻可包括CH3OH或其他氧化剂及惰性气体(如氩气)，以选择性地除去部分的第二底部电极层并停止在第一底部电极层35的顶面上，从而生成侧壁36s，侧壁36s与侧壁38s共平面。此后，采用是等向性蚀刻的第三反应离子蚀刻以有利地形成底部电极的T形轮廓。在优选实施例中，第三反应离子蚀刻包括氟碳等离子体并除去硬遮罩，从而暴露第二底部电极层的顶面36t。第二底部电极层和基板对氟碳等离子体实质上的抵抗力比第一底部电极层大得多，从而第二底部电极层保持宽度w，且第三反应离子蚀刻步骤停止在基板的顶面10t上。取决于第一底部电极层35的蚀刻条件及组成，第三反应离子蚀刻可以产生倾斜的侧壁35s，其中第一底部电极顶面35t处的宽度大于基底35b处的宽度b，但仍小于w。
参考图6，可以通过化学气相沉积(CVD)法将可选择的介电层37共形地沉积在第一底部电极层侧壁35s及第二底部电极层侧壁36s上。介电层由SiO2、SiN、SiON或另一种材料(例如氧化铝)制成，并用于使底部电极中的两层都与在后续步骤中形成磁穿隧接面层时溅镀沉积的导电材料绝缘。应注意，可以采用溅射蚀刻从第二底部电极层36的顶面36t上方除去可选择的介电层。
参考图7，磁穿隧接面层41-46在直流溅镀沉积系统中依序沉积，此直流溅镀沉积系统包括具有多个靶材的超高真空直流磁控溅射室及至少一个氧化室。通常，溅镀沉积制程包括惰性气体(例如氩气)和5x10-8 torr至5x10-9torr之间的底面压力。对于穿隧能障层43及盖层45，形成金属氧化物层的制程可以包括沉积第一金属层，并且执行自然氧化制程以将第一金属层转化为金属氧化物。在一些实施例中，第二金属层沉积在金属氧化物层上以形成穿隧能障层。在随后的退火步骤中，第二金属层通过从金属氧化物层和其他邻接层吸收氧而被氧化。
在第二底部电极层36上形成自对准磁穿隧接面单元47的制程还导致在基板10上形成虚置磁穿隧接面堆叠49并围绕第一底部电极层35。因此，从俯视图(未显示)来看，虚置磁穿隧接面堆叠围绕磁穿隧接面47形成环形。在虚置磁穿隧接面堆叠的侧壁49s与第一底部电极层侧壁35s之间存在间隙60。此外，在侧壁36s及侧壁47s上形成包括来自磁穿隧接面层41-46的材料的侧壁层40，其中侧壁47s由每个磁穿隧接面层上的侧壁41s-46s组成。在完成制造制程之前，必须除去侧壁层40，因为其中的导电材料往往会在磁穿隧接面单元中的穿隧能障层43周围形成短路路径。应注意，虚置磁穿隧接面堆叠的倾斜面49s通常是非垂直的，使得最上层46的宽度小于在基板顶面10t处的晶种层41的宽度。非垂直倾斜面是侧壁层40逐渐堆积的结果。随着侧壁层向外生长，会有更大的遮蔽效果，可防止溅射的材料沉积在虚置磁穿隧接面的直接位于层40下方的部分上。
参考图8，执行离子束蚀刻，其中离子71以小于90°的入射角α朝向侧壁36s、47s。在一些实施例中，入射角可以在离子束蚀刻期间改变。离子束蚀刻步骤包括惰性气体(例如Ar、Kr、Ne及Xe中的一种或多种)，及旋转在其上形成有磁穿隧接面层及基板的工件(晶圆)。旋转70可以沿恒定的圆形方向，或者可以包括扫掠运动(sweeping motion)，其中晶圆在第一周期时间内沿第一方向旋转，然后在第二周期时间内沿相反方向移动。此外，可以将氧气添加到氩气中以氧化侧壁层40中的金属材料，然后此金属材料变得更易挥发且在减压环境中更容易除去。因此，通过采用例如小于或等于200eV的离子束蚀刻条件和通常小于1分钟的制程时间(无需过度蚀刻)，沿着侧壁36s、47s从磁穿隧接面单元除去侧壁层。
应注意，在传统的磁穿隧接面制造方案中形成磁穿隧接面侧壁的离子束蚀刻制程需要过度的刻蚀时间，因为对于组合厚度为数百nm的下方的磁穿隧接面层，硬遮罩没有刻蚀选择性。在示例性的实施例中，不需要过度蚀刻的条件，因为离子束蚀刻步骤实际上是清洁步骤以除去相对薄的侧壁层40。因此，与需要具有过度蚀刻时间的磁穿隧接面蚀刻以形成磁穿隧接面侧壁的传统方案相比，减少的离子束蚀刻制程时间是提高产量的另一个因素。
参考图9，通过CVD、PVD或PECVD方法将封装层80沉积在例如磁穿隧接面单元47、虚置磁穿隧接面49及基板顶面10t的暴露部分上。沉积制程通常涉及升高温度，温度优选地小于或等于400℃，以防止磁穿隧接面中的磁特性下降。封装层覆盖硬遮罩46的顶面46t，并填充第一底部电极层35与虚置磁穿隧接面49之间的间隙60。可以在溅镀沉积器具内的腔室中执行封装制程，以提高产量。
此后，可以执行化学机械研磨(CMP)制程以形成封装层上的顶面80t，其与硬遮罩46上的顶面46t共平面(如图10a所示)。结果，硬遮罩的顶面被暴露，使得在随后的步骤中可以与上方的顶部电极接触。应理解的是，图10b中的磁穿隧接面结构可以通过从图6中的图案化底部电极开始，并按照先前关于图7至图9描述的步骤顺序来制造。
参考图11，从俯视图描绘了通过本文的制程流程形成的多个磁穿隧接面单元47。磁穿隧接面单元在生成的磁穿隧接面阵列中按行和列对齐。尽管以圆形描绘了磁穿隧接面单元，但在其他实施例中，磁穿隧接面可以是椭圆形甚至多边形。通常，在存储器阵列中形成了数百万个磁穿隧接面单元，但此处仅示出了四个以简化附图。
此后，如本领域技术人员所理解的，通过常规方法在磁穿隧接面单元47和封装层80上形成包括多条平行导线(未显示)的顶部电极层。一条顶部电极线接触硬遮罩顶面46t。顶部电极层中的导线优选地沿y轴方向形成，y轴方向与基板10中沿x轴方向的导电(位元)线(未显示)正交。
在图12-图17中示出了用于制造在图18a中的磁穿隧接面单元47的制程顺序，并且除了需要更短的总制程时间之外，其与图3-图5及图7-图9中的顺序相似。特别地，如图12中所示的关键特征在于，可以在图案化步骤定义底部电极宽度之前将晶种层41毯覆沉积在第一底部电极层35上。因此，本实施例中的底部电极有效地包括底部第一底部电极层及上晶种层。在此，晶种层可以包括Ni、NiCr、Ru或NiFeCr中的一种或多种，在随后产生侧壁35s的等向性反应离子蚀刻步骤中，第一底部电极层可以是Ta、TaN、Ti、TiN或蚀刻速率实质上大于晶种层的蚀刻速率的另一种材料。
与第一实施例相比，由于在随后的自对准制程步骤中将晶种层有利地沉积在与磁穿隧接面层42-46不同的溅镀沉积器具中或在相同的溅镀沉积器具的不同处理室中，因此提高了产量。通常，磁穿隧接面层41-46的沉积时间是总制程时间的瓶颈。通过维持相同数量的溅镀沉积器具以最小化成本，由于在自对准制程中形成的磁穿隧接面堆叠比先前实施例中少一层，因晶种层41实际上是底部电极的一部分，所以完成磁穿隧接面单元所需的总制程时间较短。
参考图13，在晶种层41上依序形成先前描述的硬遮罩38及光阻层50。然后图案化光阻层以提供具有侧壁50s及宽度w的光阻遮罩。例如，采用包括氟碳化合物及100至1500瓦的射频功率的第一反应离子蚀刻制程来除去未被光阻剂遮罩保护的硬遮罩的暴露区域，从而产生与侧壁50s共平面的侧壁38s。
参考图14，可以使用包括Ar及MeOH的第二反应离子蚀刻来除去晶种层41未被硬遮罩38保护的部分，以形成与侧壁38s共平面的晶种层侧壁41s。通常，在第二反应离子蚀刻步骤之前，通过氧等离子体剥离制程除去光阻层50。此后，采用是等向性蚀刻的第三反应离子蚀刻以有利地形成底部电极的T形轮廓。在优选实施例中，第三反应离子蚀刻包括氟碳等离子体，氟碳等离子体除去了硬遮罩并暴露顶面41t。晶种层(和基板)比第一底部电极层对氟碳等离子体具有更大的抵抗力，因此晶种层保持宽度w，且第三反应离子蚀刻步骤停止在基板顶面10t上。在示例性实施例中，侧壁35s具有实质垂直的轮廓。取决于蚀刻条件及第一底部电极层35的组成，第三反应离子蚀刻可以产生倾斜的侧壁35s，其中第一底部电极顶面35t处的宽度小于w，但是在基底35b处大于b。
参考图15，磁穿隧接面层42-46在溅镀沉积器具中依序沉积在晶种层顶面41t上。在此，上述磁穿隧接面层与晶种层41自对准，而不是与第二底部电极层自对准。侧壁42s-46s是共平面的，并且一起显示为与晶种层侧壁41s共平面的侧壁47s1。如先前的实施例，包括来自磁穿隧接面层42-46的材料的侧壁层40通常在侧壁41s、47s1上形成。此外，包括具有侧壁48s的磁穿隧接面层42-46的虚置磁穿隧接面堆叠48在基板顶面10t上围绕第一底部电极层35形成，并通过间隙61与侧壁35s分开。在本实施例中用晶种层41代替第二底部电极层的另一个优点是，虚置磁穿隧接面堆叠的厚度t4小于先前实施例中的虚置磁穿隧接面堆叠的t3。结果，当底部电极层保持厚度t1时，虚置磁穿隧接面的顶面48t与磁穿隧接面47中的晶种层41相距更大的距离，并且所有磁穿隧接面层具有与第一实施例中相同的厚度。
在图16中，离子束蚀刻步骤包括相对于侧壁47s1以小于90°的入射角入射的离子71，及利用基板10的旋转70除去侧壁层40并提供干净的侧壁41s、47s1。如前所述，离子束蚀刻不需要过度蚀刻，通常可在不到180秒的时间内完成，并且电压小于或等于200eV。
参考图17，封装层80沉积在磁穿隧接面单元47、虚置磁穿隧接面48上，以及在基板10的暴露部分上，从而填充间隙61并使磁穿隧接面单元与相邻的磁穿隧接面单元(未显示)绝缘。硬遮罩顶面46t上方的封装层的顶面80t2与基板10的距离，通常比虚置磁穿隧接面堆叠48上方的部分80t1与基板10的距离更大。在随后的步骤中，化学机械研磨可以用来暴露硬遮罩46，形成与顶面46t共平面的封装层顶表面80t。
可以使用从图14中的T形底部电极开始的制程流程形成图18b中所示的替代磁穿隧接面结构，然后通过化学气相沉积法共形地沉积介电层37以得到图19中所示的底部电极结构。然后，遵循图15至图17中描绘的步骤顺序。在这种情况下，由于沉积在侧壁41s上的介电层的存在，磁穿隧接面层42-46与晶种层41及层37自对准，并且宽度w1大于晶种层的宽度w。
分别在图10a及图18a中描述的第一及第二实施例以及在图10b及图18b中的替代实施例的另一个优点是，磁穿隧接面层沉积在分段的岛状物中，每个岛状物的宽度w或w1通常小于100nm，而不是超过几毫米的毯覆沉积(连续)薄膜。因此，与传统的磁穿隧接面单元制造方法相比，薄膜应力及与应力相关的缺陷大幅降低。
尽管已经参照本文的优选实施例具体的示出及描述了本发明，但是本领域技术人员可以理解，在不脱离本文的精神和范围的情况下，可以进行形式及细节上的各种改变。
Claims (24)
1.一种存储器结构，包括：
(a)一底部电极，其包括一第一底部电极层及一第二底部电极层，该第一底部电极层与一基板接触，该第二底部电极层与该第一底部电极层的一顶面邻接，其中该底部电极实质上呈一T形，其中该第一底部电极层具有一侧壁及一顶面，该顶面的一第一宽度实质上小于该第二底部电极层的一第二宽度，该第二底部电极层具有一第二侧壁，该第二侧壁相对于该基板实质上垂直对齐；以及
(b)多层的一磁穿隧接面堆叠，该磁穿隧接面堆叠形成在该第二底部电极层的顶面上，该磁穿隧接面堆叠具有该第二宽度及与该第二底部电极侧壁共平面的一侧壁，其中该磁穿隧接面堆叠与该底部电极自对准。
2.如权利要求1所述的存储器结构，其中该磁穿隧接面堆叠是一磁穿隧接面单元，该磁穿隧接面单元具有一最底层的晶种层、一穿隧能障层及一最上层的硬遮罩，该最底层的晶种层在该第二底部电极层上，该穿隧能障层形成在一被钉扎层与一自由层之间。
3.如权利要求1所述的存储器结构，其中该第二底部电极层用作该磁穿隧接面堆叠的一晶种层，该磁穿隧接面堆叠包括形成在一自由层与一被钉扎层之间的穿隧能障层以及一最上层的硬遮罩，且该第二底部电极层与该磁穿隧接面堆叠一起形成一磁穿隧接面单元。
4.如权利要求1所述的存储器结构还包括多层的一虚置磁穿隧接面堆叠，该虚置磁穿隧接面堆叠与该磁穿隧接面堆叠及该底部电极电性绝缘，该虚置磁穿隧接面堆叠形成在该基板的一顶面上，并围绕该第一底部电极层，使得该虚置磁穿隧接面堆叠的一侧壁与该第一底部电极侧壁通过一间隙分开。
5.如权利要求4所述的存储器结构，其中该存储器结构还包括一封装层，该封装层使该磁穿隧接面堆叠与相邻的多层的该磁穿隧接面堆叠绝缘，其中该封装层填充该虚置磁穿隧接面堆叠与该第一底部电极层之间的该间隙。
6.如权利要求4所述的存储器结构，其中该第一底部电极层包括Ta、TaN、Ti或TiN，且该第一底部电极层具有一第一厚度，该第一厚度大于多层的该虚置堆叠的一厚度。
7.如权利要求6所述的存储器结构，其中该第二底部电极层包括Ni、NiCr、Ru或NiFeCr，并具有一第二厚度，且该第二厚度小于该第一厚度。
8.一种存储器结构，包括：
(a)一底部电极，其包括一第一底部电极层及一上方的第二底部电极层，该第一底部电极层与一基板接触，该第二底部电极层与该第一底部电极层的一顶面邻接，其中该底部电极实质上呈一T形，其中该第一底部电极层具有一侧壁及一顶面，该顶面的一第一宽度实质上小于该第二底部电极层的一第二宽度，该第二底部电极层具有一第二侧壁，该第二侧壁相对于该基板实质上垂直对齐；
(b)一介电层，该介电层共形地形成在该第二底部电极侧壁与该第二底部电极层的一底面上以及该第一底部电极层的侧壁上，该介电层具有与该第二底部电极侧壁相邻的一第三侧壁，该第三侧壁相对于该基板实质上垂直对齐；以及
(c)多层的一磁穿隧接面堆叠，该磁穿隧接面堆叠与该第二底部电极层及该介电层自对准，以使该磁穿隧接面堆叠上的一侧壁与该第三侧壁共平面，且该磁穿隧接面堆叠的每个层的宽度大于该第二宽度。
9.如权利要求8所述的存储器结构，其中该磁穿隧接面堆叠是一磁穿隧接面单元，该磁穿隧接面单元具有一最底层的晶种层、一穿隧能障层及一最上层的硬遮罩，该最底层的晶种层在该第二底部电极层上，该穿隧能障层形成在一被钉扎层与一自由层之间。
10.如权利要求8所述的存储器结构，其中该第二底部电极层用作该磁穿隧接面堆叠的一晶种层，该磁穿隧接面堆叠包括形成在一自由层与一被钉扎层之间的穿隧能障层以及一最上层的硬遮罩，且该第二底部电极层与该磁穿隧接面堆叠一起形成一磁穿隧接面单元。
11.如权利要求8所述的存储器结构还包括多层的一虚置磁穿隧接面堆叠，该虚置磁穿隧接面堆叠与该磁穿隧接面堆叠及该底部电极电性绝缘，该虚置磁穿隧接面堆叠形成在该基板的一顶面上，并围绕该第一底部电极层，使得该虚置磁穿隧接面堆叠的一侧壁与该第一底部电极侧壁通过一间隙分开。
12.如权利要求11所述的存储器结构，其中该存储器结构还包括一封装层，该封装层使该磁穿隧接面堆叠与相邻的多层的该磁穿隧接面堆叠绝缘，其中该封装层填充该虚置磁穿隧接面堆叠与该第一底部电极层之间的该间隙。
13.如权利要求11所述的存储器结构，其中该第一底部电极层包括Ta、TaN、Ti或TiN，且该第一底部电极层具有一第一厚度，该第一厚度大于该虚置磁穿隧接面堆叠的一厚度。
14.如权利要求13所述的存储器结构，其中该第二底部电极层包括Ni、NiCr、Ru或NiFeCr，并具有一第二厚度，且该第二厚度小于该第一厚度。
15.一种形成磁穿隧接面单元的方法，包括：
(a)形成图案化的一底部电极，其中该底部电极具有一第一底部电极层及一第二底部电极层，该第一底部电极层与一基板的一顶面接触并具有一第一宽度及一第一侧壁，该第二底部电极层形成在该第一底部电极层的一顶面上且该第二底部电极层具有一第二宽度，其中该第二宽度大于该第一宽度，且该第二底部电极层具有一第二侧壁，该第二侧壁相对于该基板实质上垂直对齐，从而形成呈一实质上T形的图案化的该底部电极；
(b)溅镀沉积与该第二底部电极层自对准的多层的一磁穿隧接面堆叠，以使磁穿隧接面堆叠具有该第二宽度及一侧壁，该侧壁与该第二底部电极层的该第二侧壁共平面；以及
(c)通过执行一离子束蚀刻来清洁该磁穿隧接面的侧壁，该离子束蚀刻包括多个离子，所述离子相对于该磁穿隧接面的侧壁的一入射角小于90°，并旋转该基板。
16.如权利要求15所述的方法，其中形成图案化的该底部电极包括：
(a)依序沉积该第一底部电极层、该第二底部电极层及一硬遮罩于该基板上；
(b)形成一光罩于该硬遮罩上，然后执行一第一蚀刻制程以形成一硬遮罩侧壁，该硬遮罩侧壁停止在该第二底部电极层的一顶面上；
(c)执行一第二蚀刻制程以形成该第二底部电极侧壁，该第二侧壁停止在该第一底部电极层的该顶面上；以及
(d)执行是一等向性制程的一第三蚀刻制程，以选择性地除去部分的该第一底部电极层，从而暴露该基板的该顶面，并形成具有该第一宽度的该第一底部电极侧壁。
17.如权利要求16所述的方法，其中该第二蚀刻制程是一反应离子蚀刻，其包括一惰性气体、甲醇及产生一等离子体的一射频电源。
18.如权利要求16所述的方法，其中该第一底部电极层包括Ta、TaN、Ti或TiN，该第二底部电极层包括Ni、NiCr、Ru或NiFeCr。
19.如权利要求15所述的方法，其中该第二底部电极层是一晶种层，并且与多层的该磁穿隧接面堆叠一起形成一磁穿隧接面单元。
20.一种形成磁穿隧接面单元的方法，包括：
(a)形成图案化的一底部电极，其中该底部电极具有一第一底部电极层及一第二底部电极层，该第一底部电极层与一基板的一顶面接触并具有一第一宽度及一第一侧壁，该第二底部电极层形成在该第一底部电极层的一顶面上且该第二底部电极层具有一第二宽度，其中该第二宽度大于该第一宽度，且该第二底部电极层具有一第二侧壁，该第二侧壁相对于该基板实质上垂直对齐；
(b)形成共形的一介电层在该第一侧壁及该第二侧壁上，该介电层具有邻近该第二侧壁的一第三侧壁，其中该第三侧壁相对于该基板垂直对齐；
(c)溅镀沉积多层的一磁穿隧接面堆叠于该第二底部电极层上，其中该磁穿隧接面堆叠与该第二底部电极层及该介电层自对准，该磁穿隧接面堆叠并具有与该第三侧壁共平面的一侧壁；以及
(d)通过执行一离子束蚀刻来清洁该磁穿隧接面的侧壁，该离子束蚀刻包括多个离子，所述离子相对于该磁穿隧接面的该侧壁的一入射角小于90°，并旋转该基板。
21.如权利要求20所述的方法，其中形成图案化的该底部电极包括：
(a)依序沉积该第一底部电极层、该第二底部电极层及然后一硬遮罩于该基板上；
(b)形成一光罩于该硬遮罩上，然后执行一第一蚀刻制程以形成一硬遮罩侧壁，该硬遮罩侧壁停止在该第二底部电极层的顶面上；
(c)执行一第二蚀刻制程以形成该第二侧壁，该第二蚀刻制程停止在该第一底部电极层的顶面上；以及
(d)执行是一等向性制程的一第三蚀刻制程，以选择性地除去部分的该第一底部电极层，从而暴露该基板的该顶面，并形成具有该第一宽度的该第一底部电极侧壁。
22.如权利要求21所述的方法，其中该第二蚀刻制程是一反应离子蚀刻，其包括一惰性气体、甲醇及产生一等离子体的一射频电源。
23.如权利要求21所述的方法，其中该第一底部电极层包括Ta、TaN、Ti或TiN，该第二底部电极层包括Ni、NiCr、Ru或NiFeCr。
24.如权利要求20所述的方法，其中该第二底部电极层是一晶种层，并且与该磁穿隧接面堆叠一起形成一磁穿隧接面单元。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/653,180 US10069064B1 (en) | 2017-07-18 | 2017-07-18 | Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same |
| US15/653,180 | 2017-07-18 | ||
| PCT/US2018/035101 WO2019018069A1 (en) | 2017-07-18 | 2018-05-30 | MAGNETIC TUNNEL JUNCTION DEVICE (MTJ) SELF-ALIGNED WITH LAST ENGRAVINGS |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110915011A true CN110915011A (zh) | 2020-03-24 |
| CN110915011B CN110915011B (zh) | 2023-10-27 |
Family
ID=62683469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880047456.XA Active CN110915011B (zh) | 2017-07-18 | 2018-05-30 | 低蚀刻率自对准磁穿隧接面装置结构 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10069064B1 (zh) |
| KR (1) | KR102330561B1 (zh) |
| CN (1) | CN110915011B (zh) |
| DE (1) | DE112018003714B4 (zh) |
| WO (1) | WO2019018069A1 (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018147916A (ja) * | 2017-03-01 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法 |
| CN110459673B (zh) * | 2018-05-07 | 2022-11-29 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US10522751B2 (en) * | 2018-05-22 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | MTJ CD variation by HM trimming |
| US10418547B1 (en) * | 2018-06-14 | 2019-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sub 60nm etchless MRAM devices by ion beam etching fabricated T-shaped bottom electrode |
| US10522741B1 (en) * | 2018-06-14 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Under-cut via electrode for sub 60nm etchless MRAM devices by decoupling the via etch process |
| US10886461B2 (en) | 2018-09-18 | 2021-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Highly physical etch resistive photoresist mask to define large height sub 30nm via and metal hard mask for MRAM devices |
| US11127788B2 (en) * | 2018-10-31 | 2021-09-21 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device having magnetic tunnel junction (MTJ) stack |
| JP7270740B2 (ja) | 2018-12-20 | 2023-05-10 | アプライド マテリアルズ インコーポレイテッド | ３ｄｎａｎｄ応用のためのメモリセルの製造 |
| US10497858B1 (en) * | 2018-12-21 | 2019-12-03 | Applied Materials, Inc. | Methods for forming structures for MRAM applications |
| US11056643B2 (en) | 2019-01-03 | 2021-07-06 | International Business Machines Corporation | Magnetic tunnel junction (MTJ) hard mask encapsulation to prevent redeposition |
| US10770652B2 (en) * | 2019-01-03 | 2020-09-08 | International Business Machines Corporation | Magnetic tunnel junction (MTJ) bilayer hard mask to prevent redeposition |
| US10937945B2 (en) | 2019-01-22 | 2021-03-02 | International Business Machines Corporation | Structured pedestal for MTJ containing devices |
| US10903417B2 (en) | 2019-02-04 | 2021-01-26 | International Business Machines Corporation | MTJ containing device with replacement top electrode |
| CN111697131B (zh) * | 2019-03-11 | 2023-04-07 | 中电海康集团有限公司 | Mram的制备方法 |
| US10859644B2 (en) * | 2019-03-20 | 2020-12-08 | Nxp B.V. | Manufacturing of high performance magnetoresistive sensors |
| CN111863865B (zh) * | 2019-04-24 | 2024-04-12 | 上海磁宇信息科技有限公司 | 一种赝磁性隧道结单元 |
| CN111987216B (zh) * | 2019-05-23 | 2024-04-16 | 上海磁宇信息科技有限公司 | 一种替代通孔的赝磁性隧道结单元制备方法 |
| TWI801609B (zh) * | 2019-06-19 | 2023-05-11 | 聯華電子股份有限公司 | 磁阻式隨機存取記憶體結構及其製作方法 |
| US10944044B2 (en) | 2019-08-07 | 2021-03-09 | International Business Machines Corporation | MRAM structure with T-shaped bottom electrode to overcome galvanic effect |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5650958A (en) * | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
| US20030203509A1 (en) * | 2002-04-26 | 2003-10-30 | Rizzo Nicholas D. | Method of fabricating a self-aligned magnetic tunneling junction and via contact |
| US20040063223A1 (en) * | 2002-10-01 | 2004-04-01 | International Business Machines Corporation | Spacer integration scheme in MRAM technology |
| US20050045971A1 (en) * | 2003-08-25 | 2005-03-03 | Headway Technologies, Inc. | Magnetic memory with self-aligned magnetic keeper structure |
| CN102292815A (zh) * | 2009-02-02 | 2011-12-21 | 高通股份有限公司 | 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元 |
| TW201304070A (zh) * | 2011-07-01 | 2013-01-16 | Toshiba Kk | 磁阻元件及其製造方法 |
| US20140087483A1 (en) * | 2012-09-25 | 2014-03-27 | Kabushiki Kaisha Toshiba | Manufacturing method of magnetoresistive effect element and manufacturing apparatus of magnetoresistive effect element |
| CN105591025A (zh) * | 2014-11-11 | 2016-05-18 | 格罗方德半导体公司 | 无掩模建立自对准磁性穿隧接面的拓朴方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7611912B2 (en) * | 2004-06-30 | 2009-11-03 | Headway Technologies, Inc. | Underlayer for high performance magnetic tunneling junction MRAM |
| JP2011238679A (ja) * | 2010-05-07 | 2011-11-24 | Fujitsu Semiconductor Ltd | 磁気記憶装置の製造方法及び磁気記憶装置 |
| KR102054819B1 (ko) * | 2013-05-22 | 2019-12-11 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US9142761B2 (en) | 2013-08-29 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a magnetic tunnel junction device |
| KR102138820B1 (ko) * | 2014-01-08 | 2020-07-28 | 삼성전자주식회사 | 자기 기억 소자 |
| US9905751B2 (en) * | 2015-10-20 | 2018-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic tunnel junction with reduced damage |
-
2017
- 2017-07-18 US US15/653,180 patent/US10069064B1/en active Active
-
2018
- 2018-05-30 CN CN201880047456.XA patent/CN110915011B/zh active Active
- 2018-05-30 DE DE112018003714.2T patent/DE112018003714B4/de active Active
- 2018-05-30 KR KR1020207004694A patent/KR102330561B1/ko active IP Right Grant
- 2018-05-30 WO PCT/US2018/035101 patent/WO2019018069A1/en active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5650958A (en) * | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
| US20030203509A1 (en) * | 2002-04-26 | 2003-10-30 | Rizzo Nicholas D. | Method of fabricating a self-aligned magnetic tunneling junction and via contact |
| US20040063223A1 (en) * | 2002-10-01 | 2004-04-01 | International Business Machines Corporation | Spacer integration scheme in MRAM technology |
| US20050045971A1 (en) * | 2003-08-25 | 2005-03-03 | Headway Technologies, Inc. | Magnetic memory with self-aligned magnetic keeper structure |
| CN102292815A (zh) * | 2009-02-02 | 2011-12-21 | 高通股份有限公司 | 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元 |
| TW201304070A (zh) * | 2011-07-01 | 2013-01-16 | Toshiba Kk | 磁阻元件及其製造方法 |
| US20140087483A1 (en) * | 2012-09-25 | 2014-03-27 | Kabushiki Kaisha Toshiba | Manufacturing method of magnetoresistive effect element and manufacturing apparatus of magnetoresistive effect element |
| CN105591025A (zh) * | 2014-11-11 | 2016-05-18 | 格罗方德半导体公司 | 无掩模建立自对准磁性穿隧接面的拓朴方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019018069A1 (en) | 2019-01-24 |
| US10069064B1 (en) | 2018-09-04 |
| DE112018003714B4 (de) | 2024-06-06 |
| DE112018003714T5 (de) | 2020-04-02 |
| CN110915011B (zh) | 2023-10-27 |
| KR102330561B1 (ko) | 2021-12-02 |
| KR20200031667A (ko) | 2020-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110915011B (zh) | 低蚀刻率自对准磁穿隧接面装置结构 | |
| US9947863B2 (en) | Structure and method to reduce shorting in STT-MRAM device | |
| EP3531461B1 (en) | Fabrication of large height top metal electrodes for sub-60 nm width magnetic tunnel junctions of magnetoresistive random access memory devices | |
| EP2412003B1 (en) | Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque mram devices | |
| KR101870873B1 (ko) | 반도체 소자의 제조방법 | |
| US8138562B2 (en) | Bit line preparation method in MRAM fabrication | |
| US7358553B2 (en) | System and method for reducing shorting in memory cells | |
| US20120028373A1 (en) | Bi-layer hard mask for the patterning and etching of nanometer size MRAM devices | |
| CN111566831B (zh) | 用于高性能磁性随机存取存储器装置的自由层氧化与间隔物辅助磁性穿隧结蚀刻 | |
| WO2019118288A1 (en) | LOW RESISTANCE MgO CAPPING LAYER FOR PERPENDICULARLY MAGNETIZED MAGNETIC TUNNEL JUNCTIONS | |
| US20200052196A1 (en) | Avoiding Oxygen Plasma Damage During Hard Mask Etching in Magnetic Tunnel Junction (MTJ) Fabrication Process | |
| US20200220072A1 (en) | Magnetic tunnel junction (mtj) bilayer hard mask to prevent redeposition | |
| US20230380293A1 (en) | Semiconductor structure and method for forming the same | |
| US20230039834A1 (en) | Dual spacer for double magnetic tunnel junction devices | |
| TW202232791A (zh) | 磁阻式裝置及製造磁阻式裝置之方法 | |
| CN111490151A (zh) | 一种制作超小型磁性随机存储器阵列的方法 | |
| CN111816763B (zh) | 一种磁性隧道结存储阵列单元及其外围电路的制备方法 | |
| EP4381915A1 (en) | Double magnetic tunnel junction device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |