CN110914483A - 单晶硅的制造方法 - Google Patents

单晶硅的制造方法 Download PDF

Info

Publication number
CN110914483A
CN110914483A CN201880043340.9A CN201880043340A CN110914483A CN 110914483 A CN110914483 A CN 110914483A CN 201880043340 A CN201880043340 A CN 201880043340A CN 110914483 A CN110914483 A CN 110914483A
Authority
CN
China
Prior art keywords
single crystal
silicon
resistivity
less
pulling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880043340.9A
Other languages
English (en)
Other versions
CN110914483B (zh
Inventor
川上泰史
前川浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN110914483A publication Critical patent/CN110914483A/zh
Application granted granted Critical
Publication of CN110914483B publication Critical patent/CN110914483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种单晶硅的制造方法，其利用提拉法从包含红磷作为掺杂剂的硅熔液中提拉直体直径为301mm以上且330mm以下的单晶硅并使其生长，在该单晶硅的制造方法中，将单晶硅的直体部开始位置中的电阻率控制为1.20mΩcm以上且1.35mΩcm以下，之后，逐渐降低单晶硅的电阻率，将单晶硅的一部分的电阻率设为0.7mΩcm以上且1.0mΩcm以下。

Description

单晶硅的制造方法
技术领域
本发明涉及一种单晶硅的制造方法。
背景技术
近年来，移动电话等移动设备在广泛普及。关于这种移动设备，强烈要求能够长时间携带使用，进行了内置于移动设备的电池的大容量化或降低移动设备本身的电力消耗的研究。
为了降低移动设备本身的电力消耗，需要降低搭载于移动设备内部的半导体器件的电力消耗。
例如，作为移动设备的电力用器件而使用的低耐压功率MOSFET(Metal OxideSemi-Conductor Field Effect Transistor：金属氧化物半导体场效应晶体管)当成为On(通电)时在其内部具有某一恒定的电阻，因此其本身对应于流到低耐压功率MOSFET的电流而消耗电力。
因此，若能够降低低耐压功率MOSFET成为On(通电)时的内部电阻，则能够降低移动设备的电力消耗。基于这种背景，为了降低低耐压功率MOSFET成为On(通电)时的电阻，强烈需求低电阻率的N型单晶。
在以往的单晶硅的制造方法中，将电阻率控制为目标值而进行提拉，以使单晶硅的电阻率在整体上成为恒定。
已知，当利用提拉法等提拉制造这种低电阻率的单晶硅时，在提拉中途容易发生位错化。
专利文献1中公开一种如下技术：关注在单晶硅的提拉结束时的尾部部分中，掺杂剂的浓度变高，发生由组成的过度冷却造成的异常生长这一点，而逐渐提高尾部部分中的电阻率，而防止尾部部分中的位错化的发生。
现有技术文献
技术文献
专利文献1：日本特开2010-184839号公报
发明内容
发明所要解决的技术问题
然而，在包含所述专利文献1的以往的技术中，若为了降低所提拉的单晶硅的电阻率而提高向硅熔液中添加的掺杂剂浓度，则硅熔液的凝固点降低非常大，发生由组成的过度冷却现象造成的异常生长，随之在提拉开始后，在从肩部至直体部的20％左右的生长位置中有可能发生位错化。
此时，使籽晶与坩埚内的硅熔液接触，并再次进行提拉，但是若反复进行提拉，则会存在单晶硅锭的制造成本上升的问题。
本发明的目的在于提供一种能够在不使制造成本上升的情况下得到低电阻率的直体直径为301mm以上且330mm以下的单晶硅的单晶硅的制造方法。
用于解决技术问题的方案
本发明的主旨为如下：关注直体部开始位置中的位错化的发生，将直体部开始位置中的电阻率设为大于目标值的电阻率，之后，逐渐降低电阻率，由此，防止直体部开始位置中的位错化的发生。
具体而言，本发明的单晶硅的制造方法是利用提拉法从包含红磷作为掺杂剂的硅熔液中提拉直体直径为301mm以上且330mm以下的单晶硅并使其生长的单晶硅的制造方法，所述单晶硅的制造方法的特征在于，将所述单晶硅的直体部开始位置中的电阻率控制为1.20mΩcm以上且1.35mΩcm以下，之后，逐渐降低所述单晶硅的电阻率，将所述单晶硅的一部分的电阻率设为0.7mΩcm以上且1.0mΩcm以下。
根据该发明，通过将单晶硅的直体部开始位置中的电阻率设为1.20mΩcm以上且1.35mΩcm以下，能够防止直体部开始位置中的位错化的发生，因此防止反复进行单晶硅的再次提拉，从而能够在不使制造成本上升的情况下制造出低电阻率的掺杂了红磷的单晶硅。
本发明的单晶硅的制造方法是利用提拉法从包含砷作为掺杂剂的硅熔液中提拉直体直径为301mm以上且330mm以下的单晶硅并使其生长的单晶硅的制造方法，所述单晶硅的制造方法的特征在于，将所述单晶硅的直体部开始位置中的电阻率控制为2.50mΩcm以上且2.90mΩcm以下，之后，逐渐降低所述单晶硅的电阻率，将所述单晶硅的一部分的电阻率设为1.6mΩcm以上且2.0mΩcm以下。
根据本发明，通过与上述相同的作用及效果，能够在不使制造成本上升的情况下制造出低电阻率的掺杂了砷的单晶硅。
附图说明
图1是表示本发明的实施方式所涉及的单晶硅的提拉装置的结构的示意图。
图2是表示实施例中的将红磷作为掺杂剂时的单晶硅的直体长度与电阻率的关系的曲线图。
图3是表示实施例中的将红磷作为掺杂剂时的单晶硅中的直体长度与位错化发生率的关系的曲线图。
图4是表示实施例中的将砷作为掺杂剂时的单晶硅的直体长度与电阻率的关系的曲线图。
图5是表示实施例中的将砷作为掺杂剂时的单晶硅中的直体长度与位错化发生率的关系的曲线图。
具体实施方式
[1]单晶硅的提拉装置1的结构
图1中示出表示能够应用于本发明的实施方式所涉及的单晶硅的制造方法的单晶硅的提拉装置1的结构的示意图。提拉装置1具备构成外廓的腔室2及配置于腔室2的中心部的坩埚3。
坩埚3是由内侧的石英坩埚3A和外侧的石墨坩埚3B构成的双层结构，固定于能够旋转及升降的支承轴4的上端部。
当单晶硅10的直体直径为301mm以上且330mm以下时，坩埚3的内侧的石英坩埚3A的内径优选设为单晶硅10的直体直径的1.7倍以上且2.0倍以下。
若将坩埚3的内径设为比上述更大，则后述的热屏蔽板12或腔室2的开口半径变大，因此掺杂剂蒸发物附着于炉体，且异物附着于单晶硅10，从而变得容易发生位错化。
通过将坩埚3的内径设在这种范围而减小单晶硅10与石英坩埚3A之间的间隙，能够减少从熔液的蒸发量，因此抑制红磷、砷等掺杂剂的蒸发，能够防止由掺杂剂的偏析现象造成的直体部开始位置中的位错化的发生。
在坩埚3的外侧设置有包围坩埚3的电阻加热式加热器5，在其外侧沿着腔室2的内表面设置有隔热材料6。
在坩埚3的上方设置有与支承轴4在同轴上向相反方向或相同方向以规定的速度旋转的线材等提拉轴7。在该提拉轴7的下端安装有籽晶8。
在腔室2内配置有作为包围在坩埚3内的硅熔液9的上方培育中的单晶硅10的圆筒状的冷却装置的水冷体11。
水冷体11例如由铜等导热性良好的金属制成，被在内部流通的冷却水强制性地冷却。该水冷体11发挥如下作用：促进培育中的单晶硅10的冷却，控制单晶中心部及单晶外周部的提拉轴7方向的温度梯度。
另外，以包围水冷体11的外周面及下端面的方式配置有筒状的热屏蔽板12。
热屏蔽板12发挥如下作用：对于培育中的单晶硅10，阻隔来自坩埚3内的硅熔液9或加热器5或坩埚3的侧壁的高温的辐射热，并且对于作为晶体生长界面的固液界面的附近，抑制向低温的水冷体11的热扩散，并与水冷体11一同控制单晶中心部及单晶外周部的提拉轴方向的温度梯度。
在腔室2的上部设置有将Ar气体等不活泼气体导入到腔室2内的气体导入口13。在腔室2的下部设置有通过未图示的真空泵的驱动而抽吸腔室2内的气体并将其排出的排气口14。
从气体导入口13被导入到腔室2内的不活泼气体在培育中的单晶硅10与水冷体11之间下降，经过热屏蔽板12的下端与硅熔液9的液面的间隙(液面Gap：液面间隙)之后，流向热屏蔽板12的外侧，进而流向坩埚3的外侧，之后，在坩埚3的外侧下降，并从排气口14排出。
当进行使用了这种提拉装置1的单晶硅10的培育时，在将腔室2内部保持在减压下的不活泼气体环境的状态下，通过加热器5的加热而使填充到坩埚3中的多晶硅等固体原料熔融，形成硅熔液9。若在坩埚3内形成硅熔液9，则使提拉轴7下降而使籽晶8浸渍于硅熔液9中，使坩埚3及提拉轴7向规定方向旋转，同时缓慢地提拉提拉轴7，由此培育与籽晶8连接的单晶硅10。
[2]单晶硅的制造方法
当使用前述提拉装置1制造本实施方式的单晶硅10时，在硅熔液9中，在提拉开始时添加红磷、砷等掺杂剂、或者在提拉过程中适当添加红磷、砷等掺杂剂，由此能够进行制造。
当将红磷作为掺杂剂时，在单晶硅10的直体部开始位置中，将电阻率控制为1.20mΩcm以上且1.35mΩcm以下，之后，逐渐增加红磷的掺杂量而逐渐降低单晶硅10的电阻率，最终得到0.7mΩcm以上且1.0mΩcm以下的单晶硅10。
同样地，当将砷作为掺杂剂时，在单晶硅10的直体部开始位置中，将电阻率控制为2.50mΩcm以上且2.90mΩcm以下，之后，逐渐增加砷的掺杂量而逐渐降低单晶硅10的电阻率，最终得到1.6mΩcm以上且2.0mΩcm以下的单晶硅。
本实施方式的单晶硅10的锭能够在一般的提拉条件下进行提拉，此时，在提拉中改变掺杂剂的添加量，或者利用由伴随提拉的偏析现象造成的掺杂剂浓度的上升，或者改变被导入到腔室2内的不活泼气体的导入量，来促进掺杂剂的蒸发，或者改变腔室2内的压力，由此能够进行制造。另外，腔室2内的炉内压力优选设为30kPa以上且40kPa以下。
在提拉单晶硅10时，优选将基于加热器5中的上部加热器5A的加热量与基于下部加热器5B的加热量之比设为1以上且4以下。若小于1即下部加热器5B的加热量小于上部加热器5A的加热量，则从坩埚3的底部朝向固液界面下方的对流不会变强，无法减弱从添加了掺杂剂的硅熔液9的表面朝向晶体的液温不稳定的对流，因此温度会变得不稳定，无法抑制位错化的发生。
另一方面，若加热量之比超过4，则坩埚3下部的热负荷变大，有可能产生坩埚3的变形或石英的剥离。
当形成单晶硅10的肩部时，优选以不产生高度高的重熔生长区域(例如，200μm以上)的方式进行提拉。具体而言，在肩部形成开始时，使坩埚3以16rpm以上且30rpm以下的转速旋转，同时进行提拉，之后，若肩部的直径成为单晶硅10的直体直径的一半以上，则缓慢地降低坩埚3的转速而设为4rpm以上且12rpm以下。
若在肩部形成开始时以超过30rpm的转速进行提拉，则提拉装置1的运转不稳定，肩部变形的可能性变高。
接着，当肩部的直径成为单晶硅10的直体直径的一半以上时，若将坩埚3的转速设为小于4rpm，则添加了掺杂剂的硅熔液9不稳定，发生位错化的可能性变高。
另一方面，若坩埚3的转速超过12rpm，则单晶硅10的面内的氧密度或电阻率的偏差变大，晶体品质不稳定。
当形成单晶硅10的直体部时，优选以不产生高度高的重熔区域(例如，200μm以上)的方式进行提拉。具体而言，在直体部形成开始时，使坩埚3以9rpm以上且30rpm以下的转速旋转，同时进行提拉，若将单晶硅10的直体部从直体部开始位置提拉了50mm以上且200mm以下，则将坩埚3的转速设为0.1rpm以上且7rpm以下。
若在直体部形成开始时以超过30rpm的转速进行提拉，则提拉装置1的运转不稳定，而且直体部变形的可能性变高。
接着，若在从直体部开始位置起算50mm以上且200mm以下的范围内坩埚3的转速小于0.1rpm，则添加了掺杂剂的硅熔液9不稳定，导致位错化的发生的可能性高。
另一方面，若坩埚3的转速超过7rpm，则单晶硅10的面内的氧浓度或电阻率的偏差变大，晶体品质不稳定。
还可以考虑如直体直径201mm以上且230mm以下的提拉那样，在形成肩部时使单晶硅10高速旋转，由此抑制位错化的发生的方法。但是，当直体直径为301mm以上且330mm以下时，由于直径大，因此容易产生晶体变形，无法使单晶硅10高速旋转。
[3]低电阻率硅晶片、低电阻率外延硅晶片的加工
关于用这种提拉装置1提拉的直体直径为301mm以上且330mm以下的单晶硅10的锭的一部分，当将红磷作为掺杂剂时，可得到在单晶硅10的靠近尾部的部分中电阻率为0.7mΩcm以上且1.0mΩcm以下的单晶硅10的锭。
用线锯等将该部分切成硅晶片，对于所切出的硅晶片实施研磨工序、抛光工序，由此能够得到电阻率为0.7mΩcm以上且1.0mΩcm以下的直径300mm的硅晶片。
进而，在硅晶片加工后进行退火热处理，在硅晶片的表面形成外延膜而制造直径300mm的外延硅晶片，并出货给顾客。
另一方面，当将砷作为掺杂剂时，可得到在直体直径为301mm以上且330mm以下的单晶硅10的靠近尾部的部分中电阻率为1.6mΩcm以上且2.0mΩcm以下的单晶硅10的锭。
用线锯等将该部分切成硅晶片，对于所切出的硅晶片实施研磨工序、抛光工序之后，将直径300mm的硅晶片出货给顾客。顾客根据需要形成外延膜来进行半导体的制造。
实施例
[1]当将红磷作为掺杂剂时
根据单晶硅10的直体长度的位置，通过添加红磷掺杂剂来进行电阻率控制，同时进行了掺杂了红磷的单晶硅10的提拉。
单晶硅10的直体直径设为301mm以上且330mm以下，实施例中使用了内径为22英寸(558.8mm)的坩埚3(坩埚3的内径/单晶硅的直体直径＝1.86)，比较例中使用了内径为32英寸(812.8mm)的坩埚3(坩埚3的内径/单晶硅的直体直径＝2.70)。
实施例中，在单晶硅10的肩部形成开始时将坩埚3的转速设为16rpm，在肩部的直径成为150mm的时间点改变为9rpm，将直体部开始位置中的坩埚3的转速设为9rpm，在从直体部开始位置起算100mm的位置中改变为6rpm。
另一方面，比较例中，在单晶硅10的肩部形成开始时设为14rpm，在肩部的直径成为150mm的时间点改变为6rpm，并维持6rpm而进行了直体部的提拉。将结果示于表1及图2。
另外，在以下的说明中，直体长度0％位置是指单晶硅10的直体部开始位置，直体长度100％位置是指单晶硅10的尾部开始位置。
[表1]
Figure BDA0002340128340000091
针对在各个情况下有无发生位错化也进行了研究。将结果示于表2及图3。另外，表2中晶体产率是指在未发生位错化的情况下提拉的单晶硅中0.7mΩcm以下的单晶硅的部分的长度的比例。
[表2]
Figure BDA0002340128340000101
从表2及图3可知，关于比较例1的单晶硅，从直体部开始位置起算80mm为止的位错化发生率为7％而高概率，能够防止位错化的发生，从表1及图2可知，即使在直体长度100％位置中，电阻率也停留在1.0mΩcm，无法制造出电阻率为1.0mΩcm以下的低电阻率的单晶硅。
关于比较例2的单晶硅，从表1及图2可知，能够制成在从直体部开始位置起算直体长度35％的位置中1.0mΩcm以下的单晶硅，从表2及图3可知，从直体开始起算80mm的位置为止的位错化发生率为87％，极高，若从直体部开始位置起算在80mm以内发生位错化，则必须重新浸渍籽晶，并再次进行提拉，从而会导致制造成本增加。
确认到，相对于此，关于实施例1的单晶硅，在从直体部开始位置起算直体长度70％的位置中能够将电阻率设为1.0mΩcm以下，而且能够使从直体部开始位置起算80mm为止的位错化发生率停留在21％，全长无位错的单晶硅10成为43％，由此能够以低成本制造出1.0mmΩcm以下的低电阻率的单晶硅。
同样地确认到，关于实施例2的单晶硅，在从直体部开始位置起算50％的位置中能够将电阻率设为1.0mΩcm以下，而且能够使从直体部开始位置起算80mm的位置中的位错化发生率停留在30％，全长无位错的单晶硅10成为40％，能够制造出1.0mΩcm以下的低电阻率的单晶硅。
[2]当将砷作为掺杂剂时
根据单晶硅的直体长度的位置，通过添加砷掺杂剂来进行电阻率控制，同时进行了掺杂了砷的单晶硅的提拉。将结果示于表3及图4。坩埚3的内径、单晶硅10的直体直径、坩埚3的转速与红磷的情况相同。
[表3]
Figure BDA0002340128340000121
针对在各个情况下有无发生位错化也进行了研究。将结果示于表4及图5。
[表4]
Figure BDA0002340128340000131
关于比较例3的单晶硅，从表4及图5可知，从直体部开始位置起算80mm为止的位错化发生率为6％而高概率，能够防止位错化的发生，从表3及图4可知，在直体长度100％位置中，电阻率也停留在2.0mΩcm，无法制造出电阻率2.0mΩcm以下的低电阻率的单晶硅。
关于比较例4的单晶硅，从表3及图4可知，能够制成在从直体部开始位置起算直体长度25％的位置中2.0mΩcm以下的单晶硅，从表4及图5可知，在从直体开始起算80mm的位置中位错化发生率为87％，极高，若从直体部开始位置起算在80mm以内发生位错化，则必须重新浸渍籽晶，并再次进行提拉，从而会导致制造成本增加。
确认到，相对于此，关于实施例3的单晶硅，在从直体部开始位置起算直体长度65％的位置中能够将电阻率设为2.0mΩcm以下，而且能够使从直体部开始位置起算80mm为止的位错化发生率停留在36％，全长无位错的单晶硅10成为29％，能够以低成本制造出2.0mmΩcm以下的低电阻率的单晶硅。
同样地确认到，关于实施例4的单晶硅，在从直体部开始位置起算45％的位置中能够将电阻率设为2.0mΩcm以下，而且能够使从直体部开始位置起算80mm为止的位错化发生率停留在50％，全长无位错的单晶硅10成为25％，制造出2.0mΩcm以下的低电阻率的单晶硅。
如上述，当利用提拉法从包含红磷作为掺杂剂的硅熔液中提拉单晶硅时，将单晶硅的直体部开始位置中的电阻率控制为1.20mΩcm以上且1.35mΩcm以下，之后，逐渐降低所述单晶硅的电阻率，由此，能够将单晶硅的一部分的电阻率设为0.7mΩcm以上且1.0mΩcm以下，并且能够抑制单晶硅的位错化的发生。
同样地，当利用提拉法从包含砷作为掺杂剂的硅熔液中提拉单晶硅时，将单晶硅的直体部开始位置中的电阻率控制为2.50mΩcm以上且2.90mΩcm以下，之后，逐渐降低所述单晶硅的电阻率，由此，能够将单晶硅的一部分的电阻率设为1.6mΩcm以上且2.0mΩcm以下，并且能够抑制单晶硅的位错化的发生。
附图标记说明
1-提拉装置，2-腔室，3-坩埚，3A-石英坩埚，3B-石墨坩埚，4-支承轴，5-加热器，5A-上部加热器，5B-下部加热器，6-隔热材料，7-提拉轴，8-籽晶，9-硅熔液，10-单晶硅，11-水冷体，12-热屏蔽板，13-气体导入口，14-排气口。

Claims (2)

1.一种单晶硅的制造方法，其利用提拉法从包含红磷作为掺杂剂的硅熔液中提拉直体直径为301mm以上且330mm以下的单晶硅并使其生长，所述单晶硅的制造方法的特征在于，
将所述单晶硅的直体部开始位置中的电阻率控制为1.20mΩcm以上且1.35mΩcm以下，
之后，逐渐降低所述单晶硅的电阻率，将所述单晶硅的一部分的电阻率设为0.7mΩcm以上且1.0mΩcm以下。
2.一种单晶硅的制造方法，其利用提拉法从包含砷作为掺杂剂的硅熔液中提拉直体直径为301mm以上且330mm以下的单晶硅并使其生长，所述单晶硅的制造方法的特征在于，
将所述单晶硅的直体部开始位置中的电阻率控制为2.50mΩcm以上且2.90mΩcm以下，
之后，逐渐降低所述单晶硅的电阻率，将所述单晶硅的一部分的电阻率设为1.6mΩcm以上且2.0mΩcm以下。
CN201880043340.9A 2017-06-29 2018-06-15 单晶硅的制造方法 Active CN110914483B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017127511 2017-06-29
JP2017-127511 2017-06-29
PCT/JP2018/023030 WO2019003968A1 (ja) 2017-06-29 2018-06-15 シリコン単結晶の製造方法

Publications (2)

Publication Number Publication Date
CN110914483A true CN110914483A (zh) 2020-03-24
CN110914483B CN110914483B (zh) 2022-06-07

Family

ID=64741566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880043340.9A Active CN110914483B (zh) 2017-06-29 2018-06-15 单晶硅的制造方法

Country Status (5)

Country Link
US (2) US11814745B2 (zh)
JP (1) JP7036116B2 (zh)
CN (1) CN110914483B (zh)
DE (1) DE112018003320T5 (zh)
WO (1) WO2019003968A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114318508A (zh) * 2021-12-23 2022-04-12 山东有研半导体材料有限公司 一种重掺磷超低阻硅单晶的制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6881560B1 (ja) * 2019-12-24 2021-06-02 株式会社Sumco シリコン単結晶の製造方法、シリコン単結晶
JP7439723B2 (ja) * 2020-10-09 2024-02-28 株式会社Sumco シリコン単結晶の育成方法
CN114561701B (zh) * 2021-06-07 2022-08-19 浙江大学杭州国际科创中心 一种铸造法生长氧化镓单晶的方法及包含氧化镓单晶的半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009292684A (ja) * 2008-06-05 2009-12-17 Sumco Corp シリコン単結晶の製造方法およびこれに用いる製造装置
US20110140241A1 (en) * 2008-08-18 2011-06-16 Sumco Techxiv Corporation Processes for production of silicon ingot, silicon wafer and epitaxial wafer , and silicon ingot
JP2012206874A (ja) * 2011-03-29 2012-10-25 Covalent Materials Corp 単結晶引上装置及び単結晶引き上げ方法
CN105951173A (zh) * 2016-05-30 2016-09-21 上海超硅半导体有限公司 N型单晶硅晶锭及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10310485A (ja) * 1997-04-30 1998-11-24 Sumitomo Sitix Corp 単結晶育成方法
DE10025870A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Einkristallstab und Verfahren zur Herstellung desselben
DE10250822B4 (de) * 2002-10-31 2006-09-28 Siltronic Ag Verfahren zur Herstellung eines mit leichtflüchtigem Fremdstoff dotierten Einkristalls aus Silicium
EP1560951B1 (en) * 2002-11-12 2010-10-27 MEMC Electronic Materials, Inc. Process for preparing single crystal silicon using crucible rotation to control temperature gradient
KR100466029B1 (ko) * 2002-11-20 2005-01-13 주식회사 실트론 실리콘 단결정 잉곳의 성장 장치
US7396406B2 (en) * 2004-02-09 2008-07-08 Sumco Techxiv Corporation Single crystal semiconductor manufacturing apparatus and method
JP5373423B2 (ja) 2009-02-12 2013-12-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶及びその製造方法
JP2016519049A (ja) * 2013-05-24 2016-06-30 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 低酸素シリコンインゴットの製造方法
JP6471492B2 (ja) * 2014-12-24 2019-02-20 株式会社Sumco 単結晶の製造方法
JP6601057B2 (ja) 2015-08-26 2019-11-06 株式会社Ｓｕｍｃｏ ｎ型シリコン単結晶インゴットの製造方法、および、ｎ型シリコンウェーハの製造方法
JP6631496B2 (ja) 2016-12-22 2020-01-15 株式会社Sumco シリコン単結晶の製造方法、熱遮蔽体および単結晶引き上げ装置
JP7080017B2 (ja) 2017-04-25 2022-06-03 株式会社Sumco ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ
WO2018198606A1 (ja) 2017-04-25 2018-11-01 株式会社Sumco ｎ型シリコン単結晶の製造方法、ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009292684A (ja) * 2008-06-05 2009-12-17 Sumco Corp シリコン単結晶の製造方法およびこれに用いる製造装置
US20110140241A1 (en) * 2008-08-18 2011-06-16 Sumco Techxiv Corporation Processes for production of silicon ingot, silicon wafer and epitaxial wafer , and silicon ingot
JP2012206874A (ja) * 2011-03-29 2012-10-25 Covalent Materials Corp 単結晶引上装置及び単結晶引き上げ方法
CN105951173A (zh) * 2016-05-30 2016-09-21 上海超硅半导体有限公司 N型单晶硅晶锭及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114318508A (zh) * 2021-12-23 2022-04-12 山东有研半导体材料有限公司 一种重掺磷超低阻硅单晶的制备方法
CN114318508B (zh) * 2021-12-23 2023-10-24 山东有研半导体材料有限公司 一种重掺磷超低阻硅单晶的制备方法

Also Published As

Publication number Publication date
JP7036116B2 (ja) 2022-03-15
JPWO2019003968A1 (ja) 2020-04-09
US11814745B2 (en) 2023-11-14
DE112018003320T5 (de) 2020-03-19
WO2019003968A1 (ja) 2019-01-03
CN110914483B (zh) 2022-06-07
US20210040642A1 (en) 2021-02-11
US20240026564A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
KR102275678B1 (ko) n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및, 에피택셜 실리콘 웨이퍼
CN110914483B (zh) 单晶硅的制造方法
JP2017031004A (ja) シリコン単結晶の製造方法
CN109415841B (zh) 单晶硅的制造方法
US11377755B2 (en) N-type silicon single crystal production method, n-type silicon single crystal ingot, silicon wafer, and epitaxial silicon wafer
CN109415842B (zh) 单晶硅的制造方法
KR102265466B1 (ko) 실리콘 단결정 제조 방법
JP7272343B2 (ja) ｎ型シリコン単結晶の製造方法
JP5428608B2 (ja) シリコン単結晶の育成方法
JP6699620B2 (ja) シリコン単結晶の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant