CN110911073B - 一种叠层片式压敏电阻及其制作方法 - Google Patents

一种叠层片式压敏电阻及其制作方法 Download PDF

Info

Publication number
CN110911073B
CN110911073B CN201911115217.6A CN201911115217A CN110911073B CN 110911073 B CN110911073 B CN 110911073B CN 201911115217 A CN201911115217 A CN 201911115217A CN 110911073 B CN110911073 B CN 110911073B
Authority
CN
China
Prior art keywords
layer
cavity structure
hollow cavity
sensitive material
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911115217.6A
Other languages
English (en)
Other versions
CN110911073A (zh
Inventor
刘旭
姚斌
王清华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sunlord Electronics Co Ltd
Original Assignee
Shenzhen Sunlord Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sunlord Electronics Co Ltd filed Critical Shenzhen Sunlord Electronics Co Ltd
Priority to CN201911115217.6A priority Critical patent/CN110911073B/zh
Publication of CN110911073A publication Critical patent/CN110911073A/zh
Application granted granted Critical
Publication of CN110911073B publication Critical patent/CN110911073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H01C7/112—ZnO type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H01C7/115—Titanium dioxide- or titanate type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/118—Carbide, e.g. SiC type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

一种叠层片式压敏电阻及其制作方法，该方法包括以下步骤：S1、在玻璃陶瓷材料的下基板上形成第一侧电极层；S2、在所述第一侧电极层上形成玻璃陶瓷材料的中空腔体结构层，所述中空腔体结构层具有一圈连续的外周壁，由所述外周壁围成一个中间空腔；S3、在所述中间空腔内填充压敏材料填充层；S4、在所述中空腔体结构层和所述压敏材料填充层上形成第二侧电极层；S5、在最后形成的电极层上形成玻璃陶瓷材料的上基板；S6、经过处理以完成成品制备。本发明的叠层片式压敏电阻不仅无需经过任何复杂的表面处理过程，而且还可有效提升产品表面绝缘特性，并有利于提升产品的通流、能量或压敏电压。

Description

一种叠层片式压敏电阻及其制作方法
技术领域
本发明涉及一种叠层片式压敏电阻及其制作方法。
背景技术
在传统叠层片式压敏电阻成型与制作过程，因压敏材料主要为半导体材料，如氧化锌等，需要经过表面处理，通常通过包覆一层绝缘树脂、玻璃或其他绝缘性好的无机盐，以改善电镀过程爬镀问题，但常规的包覆过程无法保证表面层100％致密，因此电镀爬镀问题无法杜绝；同时，压敏材料如氧化锌等，本身致密性差，易吸潮，因此如果产品的表面包覆层不致密，容易在湿热环境(蒸汽老化)以及在回流焊过程导致表面短路等失效问题，影响产品可靠性。
另外，由于压敏电阻为电容结构，击穿主要通过两层电极之间的压敏材料，而电极之间的压敏材料的厚度直接影响压敏电压的大小。由于压敏电阻对边的端电极均延伸到最上层的上方以及最下层电极的下方，为了避免最上层以及最下层电极与对边的端电极通过压敏材料的上、下基板击穿，上、下基板的厚度需要大于一定的电极层间厚度，因此，这限制了同材料基础上一定尺寸内的产品的电极个数(电容大小)或电极间距(压敏电压大小)，导致产品的通流、能量受限或压敏电压受限。
以上背景技术内容的公开仅用于辅助理解本发明的发明构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日已经公开的情况下，上述背景技术不应当用于评价本申请的新颖性和创造性。
发明内容
本发明提供一种叠层片式压敏电阻及其制作方法，旨在取消表面处理工艺，提升产品表面绝缘特性，改善电镀爬镀、蒸汽老化以及回流焊短路不良，提升产品可靠性，提升产品的通流、能量或压敏电压。
为实现上述目的，本发明采用以下技术方案：
一种叠层片式压敏电阻的制作方法，包括以下步骤：
S1、在玻璃陶瓷材料的下基板上形成第一侧电极层；
S2、在所述第一侧电极层上形成玻璃陶瓷材料的中空腔体结构层，所述中空腔体结构层具有一圈连续的外周壁，由所述外周壁围成一个中间空腔；
S3、在所述中间空腔内填充压敏材料填充层；
S4、在所述中空腔体结构层和所述压敏材料填充层上形成第二侧电极层；
S5、在最后形成的电极层上形成玻璃陶瓷材料的上基板；
S6、经过处理以完成成品制备。
进一步地：
在步骤S5之前，重复实施步骤S2至S4以形成交替层叠的多组电极层、中空腔体结构层和压敏材料填充层。
在步骤S4之前，连续重复步骤S2至S3多次来制作在所述中空腔体结构层以及压敏材料填充层，以满足相邻电极层之间的中间层的厚度需求。
步骤S2中，所述压敏材料填充层通过印刷方式形成，优选地，所述压敏材料填充层材料具有非线性压敏特性，包含SiC、TiO2、SrTiO3或ZnO的一种或多种。
所述上基板和所述下基板通过流延、印刷或喷涂工艺成型。
所述上基板和所述下基板的厚度≥10μm。
所述中空腔体结构层的厚度≥15μm。
所述中空腔体结构层为矩形框体结构。
电极层由纯银浆、银钯浆或者纯钯浆的一种印刷而成。
步骤S6中，所述处理包括等静压、切割、排胶、烧结、倒角、覆端银、电镀Ni层、电镀Si层。
一种叠层片式压敏电阻，是由所述的制作方法制作的叠层片式压敏电阻。
本发明具有如下有益效果：
本发明的方法中，采用玻璃陶瓷体作为上下基板，电极层之间形成玻璃陶瓷体的中空腔体结构层，在中空腔体结构层的中间空腔内填充压敏材料层，经过在成型的下基板依次形成第一侧电极层、中空腔体结构层、中间填充层、第二侧电极层……层层交叠，最后成型上基板，产品制作过程中无需经过表面处理，然后，可通过等静压、切割、排胶、烧结、倒角、覆端银、电镀完成产品的制备。本发明提供的叠层片式压敏电阻的制作方法取消了传统工艺中表面处理工艺，改善了传统压敏电阻电镀爬镀、蒸汽老化以及回流焊短路不良，提升了产品可靠性，为设计增加了余量，提升了产品的压敏电压或通流以及能量。
与传统叠层片式压敏电阻产品制作方法相比，本发明产品不仅无需经过任何复杂的表面处理过程，而且还可有效提升产品表面绝缘特性，有效解决以传统压敏基材成型的压敏电阻电镀爬镀问题、蒸汽老化或回流焊后绝缘电阻下降问题；同时，在产品设计角度上，采用此工艺成型的产品，玻璃陶瓷体作为上下基板，无需考虑传统叠层压敏电阻设计中的上下基板必须厚于电极中间基板的要求，对同尺寸的产品，可有效增加内电极个数，将电容做到更高提升产品的通流以及能量，或有效增加内电极间距，使压敏电压做到更高。
附图说明
图1为本发明一种实施例中的玻璃陶瓷体下基板与第一侧电极的俯视图；
图2为本发明一种实施例中的玻璃陶瓷体中间矩形空腔结构层的俯视图；
图3为本发明一种实施例中的压敏材料填充层的俯视图；
图4为本发明一种实施例中的第二侧电极的俯视图；
图5为本发明一种实施例中的玻璃陶瓷体上基板成型后的俯视图；
图6为本发明一种实施例中的玻璃陶瓷体上基板成型后的端头方向剖视图；
图7为本发明一种实施例的叠层片式压敏电阻的侧面剖视图。
附图标记说明：
1-1下基板；1-2上基板；2-1第一侧电极层；2-2第二侧电极层；3中空腔体结构层；4压敏材料填充层；5端银；6Ni层；7Si层。
具体实施方式
以下对本发明的实施方式作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。另外，连接即可以是用于固定作用也可以是用于电路/信号连通作用。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
参阅图1至图7，在一种实施例中，一种叠层片式压敏电阻的制作方法，包括以下步骤：
S1、在玻璃陶瓷材料的下基板1-1上形成第一侧电极层2-1；
S2、在所述第一侧电极层2-1上形成玻璃陶瓷材料的中空腔体结构层3，所述中空腔体结构层3具有一圈连续的外周壁，由所述外周壁围成一个中间空腔；
S3、在所述中间空腔内填充压敏材料填充层4；
S4、在所述中空腔体结构层3和所述压敏材料填充层4上形成第二侧电极层2-2；
S5、在最后形成的电极层上形成玻璃陶瓷材料的上基板1-2；
S6、经过处理以完成成品制备。
本发明实施例的叠层片式压敏电阻制作方法中，采用玻璃陶瓷体作为上下基板，电极层之间形成玻璃陶瓷体的中空腔体结构层，在中空腔体结构层的中间空腔内填充压敏材料层，与传统叠层片式压敏电阻产品制作方法相比，本发明产品不仅无需经过任何复杂的表面处理过程，而且还可有效提升产品表面绝缘特性，有效解决以传统压敏基材成型的压敏电阻电镀爬镀问题、蒸汽老化或回流焊后绝缘电阻下降问题；同时，采用此工艺成型的产品，以玻璃陶瓷体作为上下基板，无需考虑传统叠层压敏电阻设计中的上下基板必须厚于电极中间基板的要求，对同尺寸的产品，可有效增加内电极个数，将电容做到更高提升产品的通流以及能量，或有效增加内电极间距，使压敏电压做到更高。
在一些实施例中，在步骤S5形成最后的电极层之前，可重复实施步骤S2至S4以形成交替层叠的多组电极层、中空腔体结构层3和压敏材料填充层4。
在优选的实施例中，在步骤S4之前，连续重复步骤S2至S3多次来制作在所述中空腔体结构层3以及压敏材料填充层4，以满足相邻电极层之间的中间层的厚度需求。
在优选的实施例中，步骤S2中，所述压敏材料填充层4通过印刷方式形成。在一些实施例中，所述压敏材料填充层4的压敏材料具有非线性压敏特性，该压敏材料可以包含SiC、TiO2、SrTiO3或ZnO的一种或多种。
在各种实施例中，所述上基板1-2和所述下基板1-1可以通过流延、印刷或喷涂工艺成型。
在优选的实施例中，所述上基板1-2和所述下基板1-1的厚度≥10μm。
在优选的实施例中，所述中空腔体结构层3的厚度≥15μm。
在优选的实施例中，所述中空腔体结构层3为矩形框体结构。
在各种实施例中，各电极层可以由纯银浆、银钯浆或者纯钯浆的一种印刷而成。
在一些实施例中，步骤S6中，所述处理可以包括等静压、切割、排胶、烧结、倒角、覆端银5、电镀Ni层6、电镀Si层7。
参阅图1至图7，在另一种实施例中，提供一种叠层片式压敏电阻，是由前述任一实施例的制作方法制作的叠层片式压敏电阻。
以下进一步描述本发明的一些具体实施例。
一种具体实施例的叠层片式压敏电阻制作方法，包括如下步骤：
(1)在成型的玻璃陶瓷体下基板上，丝网印刷第一侧电极层，置于80-130℃的温度烘干10-30min；
(2)在第一侧电极层烘干后的基础上印刷中间矩形空腔结构层，置于80-130℃的温度烘干10-30min；
(3)在中间矩形空腔结构层烘干后的基础上印刷压敏材料填充层，置于80-130℃的温度烘干10-30min；
(4)在压敏材料填充层烘干后的基础上印刷第二侧电极层，置于80-130℃的温度烘干10-30min；
(5)依据需要依次层层交叠印刷，在印刷完最后一个电极层后，置于80-130℃的温度烘干10-30min；在此基础上成型玻璃陶瓷体上基板，完成产品的成型过程；
(6)成型后的产品依次经过等静压、切割、排胶、烧结、倒角、覆端银、电镀Ni层、电镀Si层，以完成成品制备。
如图1至图5所示，一种较佳的实施例中，叠层片式压敏电阻的制作方法具体包括如下步骤：
(1)在流延、印刷或喷涂工艺中的一种成型的玻璃陶瓷体下基板上，基板优选的厚度≥10μm，丝网印刷第一侧电极层，电极为纯银浆、银钯浆、纯钯浆中的一种，置于80-130℃的温度烘干10-30min；
(2)在第一侧电极层烘干后的基础上印刷玻璃陶瓷体中间矩形空腔结构层，优选的厚度≥15μm，置于80-130℃的温度烘干10-30min；
(3)在玻璃陶瓷体中间矩形空腔结构层烘干后的基础上印刷压敏材料填充层，主要成分为SiC、TiO2、SrTiO3或ZnO的一种，置于80-130℃的温度烘干10-30min；
(4)在压敏材料填充层烘干后的基础上印刷第二侧电极层，置于80-130℃的温度烘干10-30min；
(5)依据设计需要继续矩形空腔结构层、压敏填充材料层、电极层的交叠印刷，在印刷完最后一个电极层后，置于80-130℃的温度烘干10-30min；在此基础上流延、印刷或喷涂工艺中的一种成型玻璃陶瓷体上基板，优选的厚度≥10μm，完成产品的成型过程；
(6)成型后的产品依次经过等静压、切割、排胶、烧结、倒角、覆端银、电镀Ni、电镀Si，以完成成品制备。
实施例1
以单颗产品外形尺寸：(1.0±0.15)*(0.5±0.15)*(0.5±0.15)mm为例；
(1)在流延成型的厚度在10-12μm的玻璃陶瓷体下基板上，丝网印刷第一侧电极层，电极为银钯浆，置于100℃的温度烘干20min；
(2)在第一侧电极层烘干后的基础上印刷玻璃陶瓷体中间矩形空腔结构层，厚度在28-32μm，置于100℃的温度烘干20min；
(3)在玻璃陶瓷体中间矩形空腔结构层烘干后的基础上印刷压敏材料填充层，主要成分为ZnO，置于100℃的温度烘干20min；
(4)在压敏材料填充层烘干后的基础上印刷第二侧电极层，电极为银钯浆，置于100℃的温度烘干20min；
(5)在此基础上重复步骤(2)、(3)、第一侧电极成型、(2)、(3)、第二侧电极成型……循环一共印刷16个电极；
(6)在第16个电极烘干后的基础上，最后叠合一层用流延成型的厚度在10-12μm的玻璃陶瓷体上基板，完成产品的成型过程；
(7)成型后的产品依次经过等静压、切割、排胶、烧结、倒角、覆端银、电镀Ni、电镀Si，完成成品制作。
采用此方法成型以及制作的样品，省去了表面处理工艺，产品爬镀比例从2000ppm降至0ppm，所验证批次蒸汽老化、贴片回流焊短路不良率为0％；同时在电极个数上达到16个，传统工艺材料成型的相同压敏电压产品电极设计极限个数为13个，相较于传统工艺材料成型的相同压敏电压的产品，电容量增加20-50％，通流与能量也对应增加20-50％。
实施例2
以单颗产品外形尺寸：(1.0±0.15)*(0.5±0.15)*(0.5±0.15)mm为例；
(1)在印刷成型的厚度在10-12μm的玻璃陶瓷体下基板上，丝网印刷第一侧电极层，电极为纯钯浆，置于100℃的温度烘干20min；
(2)在第一侧电极层烘干后的基础上印刷玻璃陶瓷体中间矩形空腔结构层，厚度在38-42μm，置于100℃的温度烘干20min；
(3)在玻璃陶瓷体中间矩形空腔结构层烘干后的基础上印刷压敏材料填充层，主要成分为ZnO，置于100℃的温度烘干20min；
(4)在此基础上，重复步骤(2)、(3)，重复5次，使中间层厚度在190-210μm；
(5)在压敏材料填充层烘干后的基础上印刷第二侧电极层，电极为纯钯浆，置于100℃的温度烘干20min；
(5)在第二侧电极层烘干后的基础上重复步骤(2)、(3)，重复6次，中间层厚度在190-210μm；
(6)在压敏材料填充层烘干后的基础上印刷第一侧电极层，电极为纯钯浆，置于100℃的温度烘干20min；
(7)在第一侧电极烘干后的基础上，印刷一层厚度在10-12μm的玻璃陶瓷体上基板，置于100℃的温度烘干20min，完成产品的成型过程；
(8)成型后的产品依次经过等静压、切割、排胶、烧结、倒角、覆端银、电镀Ni、电镀Si，完成成品制作。
实施例的实验结果表明，采用此方法制作的样品，省去了表面处理工艺，而产品爬镀比例从2000ppm降至0ppm，所验证批次蒸汽老化、贴片回流焊短路不良率为0％；此结构设计(3个电极)的中间层厚度是传统材料工艺成型的同尺寸、同结构(3个电极)极限设计的产品的2.5倍，压敏电压是传统材料工艺成型的同尺寸、同结构(3个电极)极限设计的产品的2.47倍。
以上内容是结合具体/优选的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，其还可以对这些已描述的实施方式做出若干替代或变型，而这些替代或变型方式都应当视为属于本发明的保护范围。在本说明书的描述中，参考术语“一种实施例”、“一些实施例”、“优选实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

Claims (12)

1.一种叠层片式压敏电阻的制作方法，其特征在于，包括以下步骤：
S1、在玻璃陶瓷材料的下基板上形成第一侧电极层；
S2、在所述第一侧电极层上形成玻璃陶瓷材料的中空腔体结构层，所述中空腔体结构层具有一圈连续的外周壁，由所述外周壁围成一个中间空腔；
S3、在所述中间空腔内填充压敏材料填充层；
S4、在所述中空腔体结构层和所述压敏材料填充层上形成第二侧电极层；
S5、在最后形成的电极层上形成玻璃陶瓷材料的上基板；
S6、经过处理以完成成品制备。
2.如权利要求1所述的制作方法，其特征在于，在步骤S5之前，重复实施步骤S2至S4以形成交替层叠的多组电极层、中空腔体结构层和压敏材料填充层。
3.如权利要求1或2所述的制作方法，其特征在于，在步骤S4之前，连续重复步骤S2至S3多次来制作所述中空腔体结构层以及压敏材料填充层，以满足相邻电极层之间的中间层的厚度需求。
4.如权利要求1至2任一项所述的制作方法，其特征在于，步骤S2中，所述压敏材料填充层通过印刷方式形成。
5.如权利要求4所述的制作方法，其特征在于，所述压敏材料填充层材料具有非线性压敏特性，包含SiC、TiO2、SrTiO3、ZnO中的一种或多种。
6.如权利要求1至2任一项所述的制作方法，其特征在于，所述上基板和所述下基板通过流延、印刷或喷涂工艺成型。
7.如权利要求1至2任一项所述的制作方法，其特征在于，所述上基板和所述下基板的厚度≥10μm。
8.如权利要求1至2任一项所述的制作方法，其特征在于，所述中空腔体结构层的厚度≥15μm。
9.如权利要求8所述的制作方法，其特征在于，所述中空腔体结构层为矩形框体结构。
10.如权利要求1至2任一项所述的制作方法，其特征在于，电极层由纯银浆、银钯浆或者纯钯浆的一种印刷而成。
11.如权利要求1至2任一项所述的制作方法，其特征在于，步骤S6中，所述处理包括等静压、切割、排胶、烧结、倒角、覆端银、电镀Ni层和电镀Si层。
12.一种叠层片式压敏电阻，其特征在于，是由如权利要求1至11任一项所述的制作方法制作的叠层片式压敏电阻。
CN201911115217.6A 2019-11-14 2019-11-14 一种叠层片式压敏电阻及其制作方法 Active CN110911073B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911115217.6A CN110911073B (zh) 2019-11-14 2019-11-14 一种叠层片式压敏电阻及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911115217.6A CN110911073B (zh) 2019-11-14 2019-11-14 一种叠层片式压敏电阻及其制作方法

Publications (2)

Publication Number Publication Date
CN110911073A CN110911073A (zh) 2020-03-24
CN110911073B true CN110911073B (zh) 2021-04-23

Family

ID=69816672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911115217.6A Active CN110911073B (zh) 2019-11-14 2019-11-14 一种叠层片式压敏电阻及其制作方法

Country Status (1)

Country Link
CN (1) CN110911073B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216452B (zh) * 2020-09-24 2022-05-10 深圳顺络电子股份有限公司 一种叠层片式压敏电阻及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909122A (zh) * 2006-08-08 2007-02-07 深圳顺络电子股份有限公司 多层片式压敏电阻及其制造方法
CN101350240A (zh) * 2007-07-17 2009-01-21 深圳振华富电子有限公司 一种叠层片式压敏电阻器及其制造方法
JP2010238983A (ja) * 2009-03-31 2010-10-21 Nichicon Corp 正特性サーミスタ装置およびその製造方法
CN103165248A (zh) * 2011-12-10 2013-06-19 西安金和光学科技有限公司 一种电阻器及其加工方法
CN103400675A (zh) * 2013-07-11 2013-11-20 苏州求是真空电子有限公司 氧化锌压敏电阻器及其制备方法
CN105187026A (zh) * 2015-10-12 2015-12-23 深圳振华富电子有限公司 叠层片式滤波网络及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909122A (zh) * 2006-08-08 2007-02-07 深圳顺络电子股份有限公司 多层片式压敏电阻及其制造方法
CN101350240A (zh) * 2007-07-17 2009-01-21 深圳振华富电子有限公司 一种叠层片式压敏电阻器及其制造方法
JP2010238983A (ja) * 2009-03-31 2010-10-21 Nichicon Corp 正特性サーミスタ装置およびその製造方法
CN103165248A (zh) * 2011-12-10 2013-06-19 西安金和光学科技有限公司 一种电阻器及其加工方法
CN103400675A (zh) * 2013-07-11 2013-11-20 苏州求是真空电子有限公司 氧化锌压敏电阻器及其制备方法
CN105187026A (zh) * 2015-10-12 2015-12-23 深圳振华富电子有限公司 叠层片式滤波网络及其制造方法

Also Published As

Publication number Publication date
CN110911073A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
JP7315138B2 (ja) 積層セラミックキャパシタ
KR101630050B1 (ko) 적층 세라믹 전자부품
JP5676536B2 (ja) 積層セラミック電子部品及びその製造方法
US9490055B2 (en) Ceramic electronic component and manufacturing method thereof
JP4760789B2 (ja) 積層コンデンサ、回路基板及び回路モジュール
KR20170074470A (ko) 적층 세라믹 전자부품 및 그 제조방법
JP2013197586A (ja) 積層セラミック電子部品及びその製造方法
US9305686B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
CN112420386B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN103887063A (zh) 多层陶瓷电子器件
KR20190027452A (ko) 적층 세라믹 커패시터 및 그 제조방법
CN110911073B (zh) 一种叠层片式压敏电阻及其制作方法
US11735371B2 (en) Multilayer ceramic capacitor
US8802998B2 (en) Ceramic multilayer substrate and method for producing the same
JP5668429B2 (ja) 積層セラミック電子部品
JP3436127B2 (ja) 電子部品用端子電極及び電子部品
JP2008021850A (ja) 積層コンデンサ
JP4380145B2 (ja) 導電ペースト及びセラミック電子部品の製造方法
KR101462753B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102306717B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP3554957B2 (ja) 積層セラミック電子部品及びその製造方法
KR20130027784A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
JP2000077260A (ja) 積層セラミック電子部品及びその製造方法
JP4078859B2 (ja) 電子部品
JPH08130149A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant