CN105187026A - 叠层片式滤波网络及其制造方法 - Google Patents

叠层片式滤波网络及其制造方法 Download PDF

Info

Publication number
CN105187026A
CN105187026A CN201510658943.8A CN201510658943A CN105187026A CN 105187026 A CN105187026 A CN 105187026A CN 201510658943 A CN201510658943 A CN 201510658943A CN 105187026 A CN105187026 A CN 105187026A
Authority
CN
China
Prior art keywords
electrode
monomer
filter network
sheet type
type filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510658943.8A
Other languages
English (en)
Inventor
徐鹏飞
伍洪
刘季超
张华良
朱建华
李耀坤
尹红葵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhenhua Ferrite and Ceramic Electronics Co Ltd
China Zhenhua Group Science and Technology Co Ltd
Original Assignee
Shenzhen Zhenhua Ferrite and Ceramic Electronics Co Ltd
China Zhenhua Group Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhenhua Ferrite and Ceramic Electronics Co Ltd, China Zhenhua Group Science and Technology Co Ltd filed Critical Shenzhen Zhenhua Ferrite and Ceramic Electronics Co Ltd
Priority to CN201510658943.8A priority Critical patent/CN105187026A/zh
Publication of CN105187026A publication Critical patent/CN105187026A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明涉及一种叠层片式滤波网络及其制造方法,所述叠层片式滤波网络包括依次层叠的第一盖体、中间层和第二盖体,所述中间层包括平行叠层的两个以上的片式电容器单体和两个以上的片式电感器单体,所述片式电容器单体和片式电感器单体均设有内电极和端电极,且所述片式电容器单体和片式电感器单体通过所述内电极和端电极连接。本发明占用体积小、安装效率高且可以实现多线路的电磁干扰抑制。

Description

叠层片式滤波网络及其制造方法
技术领域
本发明涉及电子元件技术领域,特别是涉及一种叠层片式滤波网络及其制造方法。
背景技术
随着科学技术的不断进步和人类生活水平逐步提高,家电设备、移动式和个人携带式电子设备不断向小型化、集成化方向发展,各电子线路之间、设备之间的相互影响和电磁干扰问题变得日趋严重和复杂化,而解决这个问题的关键就是抑制电路中的噪声,提高电子设备的抗干扰能力及系统的可靠性。
然而,传统的片式滤波器多为单一线路的电磁干扰抑制,对于多线路的电磁干扰抑制则需要多个滤波器来实现,占用体积大,且安装效率低。
发明内容
基于此,有必要提供一种占用体积小、安装效率高且可以实现多线路的电磁干扰抑制的叠层片式滤波网络。
此外,还提供一种叠层片式滤波网络的制造方法。
一种叠层片式滤波网络,包括依次层叠的第一盖体、中间层和第二盖体,所述中间层包括平行叠层的两个以上的片式电容器单体和两个以上的片式电感器单体,所述片式电容器单体和片式电感器单体均设有内电极和端电极,且所述片式电容器单体和片式电感器单体通过所述内电极和端电极连接。
在其中一个实施例中,所述片式电感器单体和所述片式电容器单体均包括两层以上印刷了设定图案内电极的陶瓷材料膜片。
在其中一个实施例中,两层以上的所述片式电容器单体的陶瓷材料膜片包含的电极为单边引出型或双边引出型。
在其中一个实施例中,所述内电极的材料为银或为银和钯的混合物。
在其中一个实施例中,所述片式电容器单体包括第一内电极和第二内电极,所述片式电感器单体与所述片式电容器单体共用所述第一内电极。
在其中一个实施例中,所述片式电容器单体的内电极为双“C”结构。
在其中一个实施例中,所述片式电感器单体是平面结构或绕线结构。
一种叠层片式滤波网络的制造方法,所述制造方法包括以下步骤:
配制基体材料和内电极材料;
制备膜片:将所述基体材料中的介质陶瓷材料与粘合剂、溶剂、分散剂、增塑剂充分球磨混合成粘度为10~500Pa·S的浆料,将混合好的浆料采用流延的方式制作膜片,所述膜片直接作为第一盖体和第二盖体;
印刷内电极并成型:在所述膜片上按照设定图案进行内电极印刷,形成具有内电极的分立的片式电容器单体和片式电感功能器件单体,然后将分立的片式电容器单体和片式电感功能器件单体经过平行叠层集成在一个叠层片式单体中,形成中间层,将第一盖体、中间层、第二盖体叠层按顺序叠层一个成型的产品。
在其中一个实施例中,所述基体材料为介质陶瓷。
在其中一个实施例中,还包括:
将所述成型的产品经切割、排胶、烧结、倒角分离成单个叠层片式滤波网络;
在倒角后的瓷片引出端处上端电极;
将上端电极后的产品经端头处理、分选得到叠层片式滤波网络成品;
所述上端电极的过程是在专用的异形涂银机上进行,同时采用两端头蘸银和侧面端头滚动涂银。
上述叠层片式滤波网络及其制造方法,通过将两个以上分立的片式电容器单体和片式电感器单体组合在一个叠层片式滤波网络产品中,提高了各个单体组合的一致性和可靠性,集成后的叠层片式滤波网络相当于传统的两个以上分立的滤波器单体,大大节省了PCB板使用面积,安装效率得以大幅提高,且各单体之间性能一致性优于单个产品。
附图说明
图1a为一实施例中片式电感器单体平面结构图;
图1b为第二实施例中片式电感器单体绕线结构图;
图1c为第三实施例中片式电感器单体绕线结构图;
图2a为一实施例中双边引出型片电容器单体结构图;
图2b为第二实施例中单边引出型片电容器单体结构图;
图3为一实施例中叠层片式滤波网络结构图;
图4为第二实施例中叠层片式滤波网络结构图;
图5为第三实施例中叠层片式滤波网络结构图;
图6为第四实施例中叠层片式滤波网络结构图;
图7为第五实施例中叠层片式滤波网络结构图;
图8为一实施例中叠层片式滤波网络制造方法流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明提供一种叠层片式滤波网络,该叠层片式滤波网络包括依次层叠的第一盖体、中间层和第二盖体,所述中间层包括平行叠层的两个以上的片式电容器单体和两个以上的片式电感器单体,所述片式电容器单体和片式电感器单体均设有内电极和端电极,且所述片式电容器单体和片式电感器单体通过所述内电极和端电极连接。
在一个实施例中,所述片式电感器单体和所述片式电容器单体均包括两层以上印刷了设定图案内电极的陶瓷材料膜片。
如图1a所示,提供了一实施例中平面结构的片式电感器单体。
该片式电感器包括第一介质陶瓷材料膜片101、第二介质陶瓷材料膜片102、第三介质陶瓷材料膜片103、第四介质陶瓷材料膜片104、第五介质陶瓷材料膜片105及第六介质陶瓷材料膜片106。其中第二介质陶瓷材料膜片102又包括第一内电极112。相应地,第三介质陶瓷材料膜片103、第四介质陶瓷材料膜片104和第五介质陶瓷材料膜片105分别包括第二内电极113、第三内电极114和第四内电极115。其中,第三介质陶瓷材料膜片103和第四介质陶瓷材料膜片104之间还包括多层介质陶瓷材料膜片,且所述多层介质陶瓷材料膜片上印有的内电极为第一内电极112和第二内电极113的交替循环。
图1b为第二实施例中绕线结构的片式电感器单体,该片电感器单体包括第一介质陶瓷材料膜片121、第二介质陶瓷材料膜片122、第三介质陶瓷材料膜片123、第四介质陶瓷材料膜片124、第五介质陶瓷材料膜片125及第六介质陶瓷材料膜片126。其中第二介质陶瓷材料膜片122又包括第一内电极132。相应地,第三介质陶瓷材料膜片123、第四介质陶瓷材料膜片124和第五介质陶瓷材料膜片125分别包括第二内电极133、第三内电极134和第四内电极135。其中,第二介质陶瓷材料膜片122和第三介质陶瓷材料膜片123之间还包括多层介质陶瓷材料膜片,且所述多层介质陶瓷材料膜片上印有的内电极为第二内电极123和第三内电极124的交替循环。
图1c为第三实施例中绕线结构的片式电感器单体,该片电感器单体包括第一介质陶瓷材料膜片141、第二介质陶瓷材料膜片142、第三介质陶瓷材料膜片143、第四介质陶瓷材料膜片144、第五介质陶瓷材料膜片145、第六介质陶瓷材料膜片146、第七介质陶瓷材料膜片147及第八介质陶瓷材料膜片148。其中第二介质陶瓷材料膜片142又包括第一内电极152。相应地,第三介质陶瓷材料膜片143、第四介质陶瓷材料膜片144、第五介质陶瓷材料膜片145、第六介质陶瓷材料膜片146和第七介质陶瓷材料膜片147分别包括第二内电极153、第三内电极154、第四内电极155、第五内电极156和第六内电极157。其中,第二介质陶瓷材料膜片142和第三介质陶瓷材料膜片143之间还包括多层介质陶瓷材料膜片,且所述多层介质陶瓷材料膜片上印有的内电极为第二内电极153、第三内电极154、第四内电极153和第五内电极154的交替循环。
在一个实施例中,所述两层以上的片式电容器单体的膜片包含的电极为单边引出型或双边引出型。
如图2a所示,提供了一实施例中双边引出型的片式电容器单体。
该片式电容器包括第一介质陶瓷材料膜片201、第二介质陶瓷材料膜片202、第三介质陶瓷材料膜片203、第四介质陶瓷材料膜片204、第五介质陶瓷材料膜片205及第六介质陶瓷材料膜片206。其中第二介质陶瓷材料膜片202又包括第一内电极212。相应地,第三介质陶瓷材料膜片203、第四介质陶瓷材料膜片204和第五介质陶瓷材料膜片205分别包括第二内电极213、第三内电极214和第四内电极215。其中,第三介质陶瓷材料膜片203和第四介质陶瓷材料膜片204之间还包括多层介质陶瓷材料膜片,且所述多层介质陶瓷材料膜片上印有的内电极为第一内电极212和第二内电极213的交替循环。
图2b为第二实施例中单边引出型的片式电容器单体,该片电容器单体包括第一介质陶瓷材料膜片221、第二介质陶瓷材料膜片222、第三介质陶瓷材料膜片223、第四介质陶瓷材料膜片224、第五介质陶瓷材料膜片225及第六介质陶瓷材料膜片226。其中第二介质陶瓷材料膜片222又包括第一内电极232。相应地,第三介质陶瓷材料膜片223、第四介质陶瓷材料膜片224和第五介质陶瓷材料膜片225分别包括第二内电极233、第三内电极234和第四内电极235。其中,第二介质陶瓷材料膜片222和第三介质陶瓷材料膜片223之间还包括多层介质陶瓷材料膜片,且所述多层介质陶瓷材料膜片上印有的内电极为第二内电极223和第三内电极224的交替循环。
在一个实施例中,所述片式电容器单体和片式电感器单体的内电极为银或为银和钯的混合物。
下面提供几个实施例的叠层片式滤波网络。
如图3所示,为第一实施例中的叠层片式滤波网络。
该叠层片式滤波网络的上盖、下盖和中间层均用介质陶瓷作为基体材料,片式电容器单体和片式电感器单体的内电极为银和钯的混合物,且银和钯的含量比为7:3。另外,片式电容器内电极301和片式电感器单体内电极为共用电极,和叠层片式电容器内电极302构成了片式电容器单体组合;片式电感器单体内电极构成片式电感器单体组合。产品成型过程依次从下而上或从上而下的方式印刷叠压而成。
如图4所示,为第二实施例中的叠层片式滤波网络。
该叠层片式滤波网络的上盖、下盖和中间层均用介质陶瓷作为基体材料,片式电容器单体和片式电感器单体的内电极为纯银。采用图1b的片式电感器单体和图2a的片式电容器单体组合形成本实施例的产品结构。其中片式电感器单体的内电极采用“双C”结构绕制而成,片式电容器单体的内电极采用直通电极和双边引出电极组成。产品成型过程依次从下而上印刷叠压而成。片式电感器单体和片式电容器单体的位置可以互换。
如图5所示,为第三实施例中的叠层片式滤波网络。
该叠层片式滤波网络的上盖、下盖和中间层均用介质陶瓷作为基体材料,片式电容器单体和片式电感器单体的内电极为纯银。采用图1b的片式电感器单体和图2b的片式电容器单体组合形成本实施例的产品结构。其中片式电感器单体的内电极采用“双C”结构绕制而成,片式电容器单体的内电极采用直通电极和单边引出电极组成。产品成型过程依次从下而上印刷叠压而成。片式电感器单体和片式电容器单体的位置可以互换。
如图6所示,为第四实施例中的叠层片式滤波网络。
该叠层片式滤波网络的上盖、下盖和中间层均用介质陶瓷作为基体材料,片式电容器单体和片式电感器单体的内电极为纯银。采用图1c的片式电感器单体和图2a的片式电容器单体组合形成本实施例的产品结构。其中片式电感器单体的内电极采用“N”型结构绕制而成,片式电容器单体的内电极采用直通电极和双边引出电极组成。产品成型过程依次从下而上印刷叠压而成。片式电感器单体和片式电容器单体的位置可以互换。
如图7所示,为第五实施例中的叠层片式滤波网络。
该叠层片式滤波网络的上盖、下盖和中间层均用介质陶瓷作为基体材料,片式电容器单体和片式电感器单体的内电极为纯银。采用图1c的片式电感器单体和图2b的片式电容器单体组合形成本实施例的产品结构。其中片式电感器单体的内电极采用“N”型结构绕制而成,片式电容器单体的内电极采用直通电极和单边引出电极组成。产品成型过程依次从下而上印刷叠压而成。片式电感器单体和片式电容器单体的位置可以互换。
上述叠层片式滤波网络,通过将两个以上分立的片式电容器单体和片式电感器单体组合在一个叠层片式滤波网络产品中,提高了各个单体组合的一致性和可靠性,集成后的叠层片式滤波网络相当于传统的两个以上分立的滤波器单体,大大节省了PCB板使用面积,安装效率得以大幅提高,且各单体之间性能一致性优于单个产品。
图8为一实施例中叠层片式滤波网络的制造方法流程图,包括:
步骤S110:配制基体材料和内电极材料。
所述基体材料可以为传统的NPO、X7R、X5R、Y5V、Z5U等介质陶瓷材料,也可以是应用于微波频段的微波介质陶瓷。
所述内电极的材料与所述基体材料不同,可以为纯银、银和钯的混合物(银:钯=100~0:0~100)、镍、铜、铂或金等。
步骤S120:制备膜片。
把步骤S110中基体材料与粘合剂、溶剂、分散剂、增塑剂充分球磨混合成粘度为10~500Pa·S的浆料,将混合好的浆料采用流延的方式制作成2μm~100μm的膜片,所述膜片直接作为第一盖体和第二盖体。
步骤S130:印刷内电极并成型。
在步骤S120中制好的膜片上按照设定图案进行内电极印刷,形成具有内电极的分立的片式电容器单体和片式电感器单体,然后将分立的片式电容器单体和片式电感器单体经过平行叠层集成在一个叠层片式单体中,形成中间层,将第一盖体、中间层、第二盖体叠层按顺序叠层一个成型的产品。在一个实施例中,叠层片式滤波网络成型的方式为干法、湿法或干湿法。
步骤S140:切割、排胶、烧结、倒角分离。
将步骤S130完成产品经切割、排胶、烧结、倒角分离成单个叠层片式滤波网络。
步骤S150:上端电极。
在倒角后的瓷片引出端处上端电极,此过程是在专用的异形涂银机上进行,根据产品异形端电极的特点,同时采用两端头蘸银和侧面端头滚动涂银的方式,其中需要设计选用合适的涂银滚轮,将端电极形状移印在瓷片之上,然后经烧银完成底层端电极的制作。
步骤S160:端头处理、分选。
将上端电极后的产品经端头处理、分选得到叠层片式滤波网络成品。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种叠层片式滤波网络,其特征在于,包括依次层叠的第一盖体、中间层和第二盖体,所述中间层包括平行叠层的两个以上的片式电容器单体和两个以上的片式电感器单体,所述片式电容器单体和片式电感器单体均设有内电极和端电极,且所述片式电容器单体和片式电感器单体通过所述内电极和端电极连接。
2.根据权利要求1所述的叠层片式滤波网络,其特征在于,所述片式电感器单体和所述片式电容器单体均包括两层以上印刷了设定图案内电极的陶瓷材料膜片。
3.根据权利要求2所述的叠层片式滤波网络,其特征在于,两层以上的所述片式电容器单体的陶瓷材料膜片包含的电极为单边引出型或双边引出型。
4.根据权利要求1所述的叠层片式滤波网络,其特征在于,所述内电极的材料为银或为银和钯的混合物。
5.根据权利要求1所述的叠层片式滤波网络,其特征在于,所述片式电容器单体包括第一内电极和第二内电极,所述片式电感器单体与所述片式电容器单体共用所述第一内电极。
6.根据权利要求1所述的叠层片式滤波网络,其特征在于,所述片式电容器单体的内电极为双“C”结构。
7.根据权利要求1所述的叠层片式滤波网络,其特征在于,所述片式电感器单体是平面结构或绕线结构。
8.一种叠层片式滤波网络的制造方法,其特征在于,所述制造方法包括以下步骤:
配制基体材料和内电极材料;
制备膜片:将所述基体材料中的介质陶瓷材料与粘合剂、溶剂、分散剂、增塑剂充分球磨混合成粘度为10~500Pa·S的浆料,将混合好的浆料采用流延的方式制作膜片,所述膜片直接作为第一盖体和第二盖体;
印刷内电极并成型:在所述膜片上按照设定图案进行内电极印刷,形成具有内电极的分立的片式电容器单体和片式电感功能器件单体,然后将分立的片式电容器单体和片式电感功能器件单体经过平行叠层集成在一个叠层片式单体中,形成中间层,将第一盖体、中间层、第二盖体叠层按顺序叠层一个成型的产品。
9.根据权利要求8所述的叠层片式滤波网络的制造方法,其特征在于,所述基体材料为介质陶瓷。
10.根据权利要求8所述的叠层片式滤波网络的制造方法,其特征在于,还包括:
将所述成型的产品经切割、排胶、烧结、倒角分离成单个叠层片式滤波网络;
在倒角后的瓷片引出端处上端电极;
将上端电极后的产品经端头处理、分选得到叠层片式滤波网络成品;
所述上端电极的过程是在专用的异形涂银机上进行,同时采用两端头蘸银和侧面端头滚动涂银。
CN201510658943.8A 2015-10-12 2015-10-12 叠层片式滤波网络及其制造方法 Pending CN105187026A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510658943.8A CN105187026A (zh) 2015-10-12 2015-10-12 叠层片式滤波网络及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510658943.8A CN105187026A (zh) 2015-10-12 2015-10-12 叠层片式滤波网络及其制造方法

Publications (1)

Publication Number Publication Date
CN105187026A true CN105187026A (zh) 2015-12-23

Family

ID=54908917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510658943.8A Pending CN105187026A (zh) 2015-10-12 2015-10-12 叠层片式滤波网络及其制造方法

Country Status (1)

Country Link
CN (1) CN105187026A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105846789A (zh) * 2016-03-23 2016-08-10 深圳振华富电子有限公司 低通滤波器及其制备方法
CN107039733A (zh) * 2016-06-08 2017-08-11 深圳振华富电子有限公司 叠层片式功率分配模块及其制造方法
CN107039734A (zh) * 2016-06-08 2017-08-11 深圳振华富电子有限公司 一种叠层片式功率分配模块及其制造方法
CN107039735A (zh) * 2016-06-08 2017-08-11 深圳振华富电子有限公司 一种叠层片式功率分配模块及其制造方法
CN107039732A (zh) * 2016-06-08 2017-08-11 深圳振华富电子有限公司 叠层片式功率分配模块及其制造方法
CN110911073A (zh) * 2019-11-14 2020-03-24 深圳顺络电子股份有限公司 一种叠层片式压敏电阻及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441744A (zh) * 2013-08-23 2013-12-11 深圳振华富电子有限公司 叠层片式旁路吸波器及其制造方法
CN104022749A (zh) * 2013-02-28 2014-09-03 深圳振华富电子有限公司 叠层片式emi滤波器
CN103023450B (zh) * 2011-02-16 2015-09-23 株式会社村田制作所 电子元器件
WO2015149317A1 (zh) * 2014-04-03 2015-10-08 深圳振华富电子有限公司 一种叠层片式陶瓷射频低通滤波器及其制备方法
CN205336236U (zh) * 2015-10-12 2016-06-22 深圳振华富电子有限公司 叠层片式滤波网络

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023450B (zh) * 2011-02-16 2015-09-23 株式会社村田制作所 电子元器件
CN104022749A (zh) * 2013-02-28 2014-09-03 深圳振华富电子有限公司 叠层片式emi滤波器
CN103441744A (zh) * 2013-08-23 2013-12-11 深圳振华富电子有限公司 叠层片式旁路吸波器及其制造方法
WO2015149317A1 (zh) * 2014-04-03 2015-10-08 深圳振华富电子有限公司 一种叠层片式陶瓷射频低通滤波器及其制备方法
CN205336236U (zh) * 2015-10-12 2016-06-22 深圳振华富电子有限公司 叠层片式滤波网络

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105846789A (zh) * 2016-03-23 2016-08-10 深圳振华富电子有限公司 低通滤波器及其制备方法
CN105846789B (zh) * 2016-03-23 2018-07-24 深圳振华富电子有限公司 低通滤波器及其制备方法
CN107039733A (zh) * 2016-06-08 2017-08-11 深圳振华富电子有限公司 叠层片式功率分配模块及其制造方法
CN107039734A (zh) * 2016-06-08 2017-08-11 深圳振华富电子有限公司 一种叠层片式功率分配模块及其制造方法
CN107039735A (zh) * 2016-06-08 2017-08-11 深圳振华富电子有限公司 一种叠层片式功率分配模块及其制造方法
CN107039732A (zh) * 2016-06-08 2017-08-11 深圳振华富电子有限公司 叠层片式功率分配模块及其制造方法
CN107039735B (zh) * 2016-06-08 2022-04-29 深圳振华富电子有限公司 一种叠层片式功率分配模块及其制造方法
CN107039733B (zh) * 2016-06-08 2022-04-29 深圳振华富电子有限公司 叠层片式功率分配模块及其制造方法
CN107039734B (zh) * 2016-06-08 2022-04-29 深圳振华富电子有限公司 一种叠层片式功率分配模块及其制造方法
CN110911073A (zh) * 2019-11-14 2020-03-24 深圳顺络电子股份有限公司 一种叠层片式压敏电阻及其制作方法
CN110911073B (zh) * 2019-11-14 2021-04-23 深圳顺络电子股份有限公司 一种叠层片式压敏电阻及其制作方法

Similar Documents

Publication Publication Date Title
CN105187026A (zh) 叠层片式滤波网络及其制造方法
JP6370744B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP5632046B2 (ja) 積層セラミックキャパシタ及びその製造方法
US8228663B2 (en) Laminated ceramic electronic component
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
CN103325567B (zh) 多层陶瓷电子元件及其制备方法
CN104240946B (zh) 多层陶瓷电容器及安装有该多层陶瓷电容器的板
KR101141417B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR102004773B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR102144765B1 (ko) 적층형 커패시터
JP7231340B2 (ja) セラミック電子部品およびその製造方法
CN110164687A (zh) 多层陶瓷电子组件
KR20160084614A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP5730732B2 (ja) 積層セラミックコンデンサー及びその製造方法
CN103887067B (zh) 多层陶瓷电子部件及其制造方法
KR101849095B1 (ko) 전자부품
JP2013236045A (ja) 積層セラミック電子部品及びその製造方法
CN110875140A (zh) 多层电容器
KR20130117292A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2012190874A (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
KR102097328B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP6596547B2 (ja) 積層セラミックコンデンサ
CN103441744A (zh) 叠层片式旁路吸波器及其制造方法
JP2009088420A (ja) 積層セラミックコンデンサ
CN205336236U (zh) 叠层片式滤波网络

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151223