CN110900961A - 半导体封装模具 - Google Patents

半导体封装模具 Download PDF

Info

Publication number
CN110900961A
CN110900961A CN201811084965.8A CN201811084965A CN110900961A CN 110900961 A CN110900961 A CN 110900961A CN 201811084965 A CN201811084965 A CN 201811084965A CN 110900961 A CN110900961 A CN 110900961A
Authority
CN
China
Prior art keywords
mold
stopper
stop
package
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811084965.8A
Other languages
English (en)
Other versions
CN110900961B (zh
Inventor
简子杰
曾乙修
陈熙洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201811084965.8A priority Critical patent/CN110900961B/zh
Publication of CN110900961A publication Critical patent/CN110900961A/zh
Application granted granted Critical
Publication of CN110900961B publication Critical patent/CN110900961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/34—Moulds having venting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

本公开涉及一种半导体封装模具，其可使模流更为平均。所述模具包括第一模及连接所述第一模的内表面的至少一档块，而所述至少一档块是大致沿所述第一模的内侧壁的长度方向延伸。

Description

半导体封装模具
技术领域
本公开涉及一种半导体封装模具，特别是其可改善模具中的模流平衡。
背景技术
随着半导体封装产品多功能的需求，集成多芯片于封装体中已是发展中的趋势，使得封装体的尺寸及厚度具有多种变化。
然而高复杂性的封装产品(如SiP或是Flip chip产品)在模封时，为避免需准备多套不同模具的成本，所以会尽可能的将多种不同类型、尺寸的产品共享于同一套模具来封装。但，当模具的模腔体积固定时，因摆设于模具的模腔中的不同产品大小不一，而其所排列出来的阵列组合不同，如此一来，形成于模具的模腔中的侧流道的体积也会随之不同。而且，因模腔中的侧流道的体积不同，则造成模腔中的模流会有不同程度的模流不均情况，进而导致放置于模具尾排的构装体未被模封或未能模封完全。目前为克服上述缺点，仅能以牺牲尾排或是尾数二或三排的构装体来做生产设计，这不仅大幅减少产能，更会有空气残留以及翘曲等问题。
发明内容
本公开涉及一种半导体封装模具，可解决常规半导体模具在使用上的问题。
本公开的一方面涉及一种半导体封装模具。在一实施例中，所述半导体封装模具包括第一模及连接所述第一模的内表面的至少一档块；而所述至少一档块是大致沿所述第一模的内侧壁的长度方向延伸。
在本公开的另一个实施例中，所述半导体封装模具包括具有第一内表面及连接所述第一内表面的第二内表面的第一模，及连接于所述第一模的所述第一内表面及所述第二内表面的至少一档块。所述第一模的所述第一内表面和所述第二内表面定义第一拔模角，而所述至少一档块具有第一表面，且其第一表面与所述第一模的所述第一内表面形成第二拔模角。
本公开的另一方面涉及一种半导体封装方法。所述方法包括：提供封装模具，其中所述封装模具包括第一模、可与所述第一模相互配合的第二模及连接所述第一模的内表面且大致沿所述第一模的内侧壁延伸的至少一档块，提供待模封对象于所述第二模；将所述封装模具的所述第一模及第二模彼此配合，其中所述档块的投影位置大致上并不会与所述待模封对象彼此重叠；及提供模封材料进入所述封装模具内以形成覆盖所述待模封对象的模封层。
还预期本公开的其它方面及实施例。前述发明内容及以下实施方式并不打算将本公开限于任何特定实施例，而是仅打算描述本公开的一些实施例。
附图说明
为了更好地理解本公开的一些实施例的本质及目标，将参考结合随附图式而采取的以下实施方式。在图式中，除非上下文另有明确规定，否则类似参考编号表示类似元件。
图1为本公开的半导体封装模具的一实施例的剖面示意图。
图2A、图2B及图2C为使用本公开一实施例的半导体封装模具进行模流的示意图。
图3A为本公开的半导体封装模具的一实施例的剖面示意图。
图3B为沿图3A的I-I的剖面示意图。
图3C为图3A中的A部分的放大示意图。
图3D为本公开的半导体封装模具的另一实施例的放大示意图。
图4A为本公开的半导体封装模具的另一实施例的剖面示意图。
图4B为沿图4A的II-II的剖面示意图。
图4C为图4A中的B部分的放大示意图。
图4D为本公开的半导体封装模具的另一实施例的放大示意图。
图5A为本公开的半导体封装模具的另一实施例的剖面示意图。
图5B为沿图5A的III-III的剖面示意图。
图5C为图5A中的C部分的放大示意图。
图5D为使用本公开另一实施例的半导体封装模具进行模流的放大示意图。
图6A为本公开的半导体封装模具的另一实施例的剖面示意图。
图6B为沿图6A的IV-IV的剖面示意图。
图6C为图6A中的D部分的放大示意图。
图6D为使用本公开另一实施例的半导体封装模具进行模流的放大示意图。
图7A为本公开的半导体封装模具的另一实施例的剖面示意图。
图7B为沿图7A的V-V的剖面示意图。
图7C为图7A中的E部分的放大示意图。
图7D为使用本公开另一实施例的半导体封装模具进行模流的放大示意图。
图8A为本公开的半导体封装模具的另一实施例的剖面示意图。
图8B为沿图8A的VI-VI的剖面示意图。
图9A、图9B及图9C为本公开另一实施例的半导体封装模具的上模与下模相互配合设置的部分放大示意图。
图10A为本公开的半导体封装模具的另一实施例的剖面示意图。
图10B为沿图10A的VII-VII的剖面示意图。
图10C为图10A中的F部分的放大示意图。
图11A、图11B及图11C为本公开另一实施例的半导体封装模具的固定档块的示意图。
具体实施方式
图1为显示本公开的半导体封装模具1的一实施例的剖面示意图。参阅图1，半导体封装模具1具有上模11及下模12，上模11具有上模腔110，而下模12具有下模腔120，待被封装的多个构装件17被排列于下模腔120中。如图1所示，当多个构装件17被排列于下模腔120中且上模11与下模12相互结合时，上模11与下模12之间可定义出一个包含多个构装件17的模封区13及两个位于模封区13两侧且未包含有构装件17的侧流区14。
图2A、图2B及图2C为显示使用本公开一实施例的半导体封装模具1进行模流的示意图。
参考图2A，多个待被封装的构装件17放置于由上模11及下模12所定义的模封区13内，尤其可以矩阵排列的方式放置于模封区13内。
参考图2B，热熔的封装胶材19从模具1的第一端101注入模具1中，而注入于模具1中的封装胶材19从模具1的第一端101朝向模具1的第二端102进行模流，借此，封装胶材19可逐步覆盖及密封排列放置于模封区13内的多个构装件17。
参考图2C，在封装胶材19于模具中1进行模流时，位于两侧处的侧流区14内的封装胶材19流速较快，而位于模封区13内的封装胶材19流速较慢；如此一来，当位于侧流区14的封装胶材19流动到模具1的第二端102时，位于模封区13内的封装胶材19仍未到模具1的第二端102，如图2C所示，在此同时，某些放置于模具1上且离第一端101较远处的中下区段的构装件17则尚未被封装胶材19所覆盖及密封。
就本实施例的半导体封装模具1，一旦位于侧流区14内的流速较快的封装胶材19流动到模具1的第二端102时，其会往模具1的中下端推挤，造成封装胶材19的回包，如此使得在模具1中的部分空气无法从所述模具1的第二端102的排气口(未显示)顺利排出而滞留于位于模具1中且离第一端101较远处的中下区段的构装件17的下方；此时，位于模封区13内的流速较慢的封装胶材19尚未流动到模具1的第二端102，也随之停止继续流动；如此，位于模具1中且离第一端101较远处的中下区段的构装件17尚未被封装胶材19所覆盖及密封，但上述的滞留空气却会阻碍位于模封区13内的流速较慢的封装胶材19的持续流动，如此则造成了模流不均的问题。
图3A为显示本公开的半导体封装模具2的一实施例的剖面示意图。参阅图3A，半导体封装模具2具有上模21及下模22，上模21具有上模腔210，而下模22具有下模腔220，待被封装的多个构装件27被排列于下模腔220中。如图2A所示，当多个构装件27被排列于下模腔220中且上模21与下模22相互结合时，上模21与下模22之间可定义出一个包含多个构装件27的模封区23及两个位于模封区23两侧且未包含有构装件27的侧流区24。此外，模具2进一步具有两个档块25，两个档块分别与上模21的内表面211连接且大致位于侧流区24中；而且，参阅图3B，两个档块25分别沿上模21的内侧壁215的长度方向延伸通过侧流区24。
图3C为图3A中的A部分的放大示意图。参阅图3C，上模21有本体部分213及上盖部分214，而本体部分213及上盖部分214可彼此相互配合及分离，尤其是，上盖部分214可设置于本体部分213的上表面2131处，或从本体部分213的上表面2131处分离。如图3C所示，当本体部分213及上盖部分214彼此相互配合时，会在上模21的内表面211上形成凹部217，而档块25可以螺栓2141固定于上盖部分214并设置于凹部217内。除了以螺栓2141固定外，档块25还可以其它方式，如粘贴或磁吸等等，贴附或固定于上盖部分214且设置于凹部217内。再者，档块25的厚度D1大于本体部分213的上表面2131与下表面2132之间的距离D2，且两个档块彼此相对的侧表面251、253之间的距离从档块25的上表面向下延伸而逐渐缩小，如此一来，当档块25设置于凹部217内时，档块25的侧表面251会与本体部分213的下表面2132之间形成大约介于90度到180度之间的夹角a，而夹角a可作为模具2的拔模角。
参图3C，因档块25是利用螺栓2141固定于上模21的上盖部分214，所以档块25可从上模21拆卸分离，如此，用户可视需要替换不同尺寸或形状的档块于上模21。如图3D所示，其公开另一实施例的档块26，档块26为另一种可用于上模21的档块型式。档块26具有彼此非共面的第一下表面261及第二下表面262，当档块26固定于上模21的凹部217中时，其第一下表面261毗连上模21的本体部分213的第一下表面2133，而其第二下表面262毗连上模21的本体部分213的第二下表面2135，尤其，其第一下表面261与上模21的本体部分213的第一下表面21321实质共面，而其第二下表面262与上模21的本体部分213的第二下表面21322实质共面。而且，因档块26的第一下表面261与第二下表面262彼此非共面，所以在第一下表面261与第二下表面262之间形成有段差263，而段差263与第二下表面262之间形成介于90度到180度之间的夹角b，而夹角b可作为模具2的拔模角。
图4A为显示本公开的半导体封装模具3的一实施例的剖面示意图。参阅图4A，半导体封装模具3具有上模31及下模32，上模31具有上模腔310，而下模32具有下模腔320，待被封装的多个构装件37被排列于下模腔320中。如图4A所示，当多个构装件37被排列于下模腔320中且上模31与下模32相互结合时，上模31与下模32之间可定义出一个包含多个构装件37的模封区33及两个位于模封区33两侧且未包含有构装件37的侧流区34。此外，模具3进一步具有两个档块35，两个档块分别与上模31的内表面311连接且大致位于侧流区34中；而且，参阅图4B，两个档块35分别沿上模31的内侧壁315的长度方向延伸通过侧流区34。
图4C为图4A中的B部分的放大示意图。参阅图4C，档块35具有可相互配合的固定部分351及可移动部分353，其中固定部分351固定于上模31的内侧壁315及/或内部顶壁313，再者，固定部分351紧贴上模31的内侧壁315，如此使得模具3原本所具有的拔模角38被固定部分351所遮蔽。当固定部分351固定于上模31时，固定部分351与上模31的内部顶壁313之间形成有凹部355；又其中可移动部分353具有插入部3531，可移动部分353的插入部3531可嵌入凹部355中，以使得可移动部分353与固定部分351彼此结合。而且，当固定部分351与可移动部分353相互配合时，可移动部分353的侧壁3533会与上模31的内部顶壁313之间形成大约介于90度到180度之间的夹角c，而夹角c可作为模具3的新的拔模角。此外，因可移动部分353可从固定部分351分离及与固定部分351结合，所以用户可视需要替换不同尺寸大小的可移动部分与固定部分351结合。
参图4D所示，其公开另一实施例的档块36，其中档块36也具有可相互配合的固定部分361及可移动部分363，其中固定部分361可紧贴上模31的内侧壁315与内部顶壁313，当固定部分361固定于上模31时，固定部分361与上模31的内部顶壁313之间形成有凹部365，再者，粘附件367，如磁铁、胶带或其它可提供附着力的构件，位于凹部365中，而固定部分361利用粘附件367而固定于上模31的内侧顶壁313，再者，固定部分351紧贴上模31的内侧壁315，如此使得模具3原本所具有的拔模角38被固定部分351所遮蔽。而且，其中可移动部分363具有插入部3631，可移动部分363的插入部3631可嵌入凹部365中，以使得可移动部分363与固定部分361彼此结合。当固定部分361与可移动部分363相互配合时，可移动部分363的侧壁3633会与上模31的内部顶壁313之间形成大约介于90度到180度之间的夹角d，而夹角d可作为模具3的新的拔模角。
图5A为显示本公开的半导体封装模具4的一实施例的剖面示意图。参阅图5A，半导体封装模具4具有上模41及下模42，上模41具有上模腔410，而下模42具有下模腔420，待被封装的多个构装件47被排列于下模腔420中。如图5A所示，当多个构装件47被排列于下模腔420中且上模41与下模42相互结合时，上模41与下模42之间可定义出一个包含多个构装件47的模封区43及两个位于模封区43两侧且未包含有构装件47的侧流区44。此外，模具4进一步具有两个档块45，两个档块分别与上模41的内表面411连接且大致位于侧流区44中；而且，参阅图5B，两个档块45分别沿上模41的内侧壁415的长度方向延伸通过侧流区44。
图5C为图5A中的C部分的放大示意图。参阅图5C，档块45具有可相互配合的固定部分451及可变形部分453，其中固定部分451具有凹部4511，粘附件47，如磁铁、胶带或其它可提供附着力的构件，位于凹部4511中，而固定部分451利用粘附件47而固定于上模41的内侧顶壁413，再者，固定部分451紧贴上模41的内侧壁415，如此使得模具3原本所具有的拔模角48被固定部分451所遮蔽。而且，其中可变形部分453大致附着于固定部分451的侧壁4513上，可变形部分453可包含有吸收材料，所述材料具有弹性。此外，可变形部分453的侧壁4531可大致与上模41的内侧顶壁413垂直。
参阅图5D，当封装胶材49注入模具4中时，充填于模具4中的封装胶材49即会向档块45的可变形部分453产生推挤，因可变形部分453具有弹性，所以可变形部分453受到封装胶材49的推挤而产生形变。经推挤而产生形变的可变形部分453的侧壁4531则不再与上模41的内侧顶壁413呈垂直，可变形部分453的侧壁4531会与上模41的内部顶壁413之间形成大约介于90度到180度之间的夹角e，而夹角e可作为模具4的新的拔模角。
图6A为显示本公开的半导体封装模具5的一实施例的剖面示意图。参阅图6A，半导体封装模具5具有上模51及下模52，上模51具有上模腔510，而下模52具有下模腔520，待被封装的多个构装件57被排列于下模腔520中。如图6A所示，当多个构装件57被排列于下模腔520中且上模51与下模52相互结合时，上模51与下模52之间可定义出一个包含多个构装件57的模封区53及两个位于模封区53两侧且未包含有构装件57的侧流区54。此外，模具5进一步具有两个档块55，两个档块分别与上模51的内表面513连接且大致位于侧流区54中；而且，参阅图6B，两个档块55分别沿上模51的内侧壁515的长度方向延伸通过侧流区54。
图6C为图6A中的D部分的放大示意图。参阅图6C，档块55具有可相互配合的固定部分551及弹性部分553，其中固定部分551固定于上模51的内侧壁515，如此使得模具5原本所具有的拔模角58被固定部分551所遮蔽；此外，固定部分551具有顶面5511、底面5512与连接顶面5511及底面5512的侧壁5513，当固定部分551固定于上模51的内侧壁511时，固定部分551的顶面5511与上模51的内部顶壁513之间彼此间隔一空间；另外，固定部分551的侧壁5513与其顶面5511之间形成大致小于90度的夹角。又其中弹性部分553为横向剖面大致呈ㄇ字形的具有弹性的弹性件，其顶面5531大致沿延伸进入固定部分551的顶面5511与上模51的内部顶壁513之间的空间，而其相对顶面5531的底面5532大致沿固定部分551的底面5512延伸，弹性部分553进一步具有连接其顶面5531及其底面5532的侧壁5533，其侧壁5533在未受到外力作用时大致与其底面5532垂直。
参阅图6D，当封装胶材59注入模具5中时，充填于模具5中的封装胶材59即会向档块55的弹性部分553产生推挤，因弹性部分553为具有弹性的弹性件，所以弹性部分553受到封装胶材59的推挤而产生形变。经推挤而产生形变的弹性部分553的侧壁5533则会朝向固定部分551移动，进而紧贴固定部分551的侧壁5513，如此一来，弹性部分553的侧壁5531会与上模51的内部顶壁513之间形成大约介于90度到180度之间的夹角f，而夹角f可作为模具5的新的拔模角。
图7A为显示本公开的半导体封装模具6的一实施例的剖面示意图。参阅图7A，半导体封装模具6具有上模61及下模62，上模61具有上模腔610，而下模62具有下模腔620，待被封装的多个构装件67被排列于下模腔620中。如图7A所示，当多个构装件67被排列于下模腔620中且上模61与下模62相互结合时，上模61与下模62之间可定义出一个包含多个构装件67的模封区63及两个位于模封区63两侧且未包含有构装件67的侧流区64。此外，模具6进一步具有两个档块65，两个档块分别与上模61的内表面611连接且大致位于侧流区64中；而且，参阅图7B，两个档块65分别沿上模61的内侧壁615的长度方向延伸通过侧流区64。
图7C为图7A中的E部分的放大示意图。参阅图7C，档块65具有可相互配合的固定部分651及弹性部分653，其中固定部分651固定于上模61的内侧壁615及/或内部顶壁613，如此使得模具6原本所具有的拔模角68被固定部分651所遮蔽；此外，固定部分651具有侧壁6513，而其侧壁6513与上模61的内部顶壁613之间形成大约介于90度到180度之间的夹角。又其中弹性部分653具有板状件6531及弹性体6532，板状件6531的侧边与固定部分651枢接，而弹性体6532连接板状件6531与固定部分651的侧壁6513。当板状件6531未受到任何外力时，其大致与上模61的内部顶壁613垂直。
参阅图7D，当封装胶材69注入模具6中时，充填于模具6中的封装胶材69即会向档块65的弹性部分653的板状件6531产生推挤，当板状件6531受到封装胶材69的推挤时，其即会朝向固定部分651产生枢转移动，进而紧贴固定部分651的侧壁6513；如此一来，弹性部分653的板状件6531会与上模61的内部顶壁613之间形成大约介于90度到180度之间的夹角g，而夹角g可作为模具6的新的拔模角。
图8A为显示本公开的半导体封装模具7的一实施例的剖面示意图。参阅图8A，半导体封装模具7具有上模71及下模72，上模71具有上模腔710，而下模72具有下模腔720，待被封装的多个构装件77被排列于下模腔720中。如图8A所示，当多个构装件77被排列于下模腔720中且上模71与下模72相互结合时，上模71与下模72之间可定义出一个包含多个构装件77的模封区73及两个位于模封区73两侧且未包含有构装件77的侧流区74。此外，模具7进一步具有两个档块75，两个档块分别从上模71的两侧延伸进入封装模具7中且大致位于侧流区74中，其中档块75具有凹孔751，而下模72具有突出件721延伸进入档块75的凹孔751；而且，参阅图8B，两个档块75分别沿上模71的两侧的长度方向延伸通过侧流区74。
再者，图9A为公开封装模具7的上下模具71、72尚未完全相互配合的部分放大示意图。如图9A所示，上模71具有凹部711，而在上模71尚未与下模72彼此配合时，档块75未嵌入上模71的凹部711内。而当上模71向下移动与下模72彼此配合时，如图9B所示，档块75不止随着上模71一起朝向下模移动，还同时因档块75的凹孔751与下模52的突出件721的配合而向模具6的内部移动；而且，当档块75向下移动时，因档块75的凹孔751与下模72的突出件721彼此相互配合的关系，档块75还同时朝向上模71的凹部711移动。当上模71与下模72完全配合时，如图9C所示，档块75完全嵌入上模71的凹部711中，而档块75的侧壁753与上模71的底面713之间形成大约介于90度到180度之间的夹角h，而夹角h可作为模具7的拔模角。
图10A为显示本公开的半导体封装模具8的一实施例的剖面示意图。参阅图10A，半导体封装模具8具有上模81及下模82，上模81具有上模腔810，而下模82具有下模腔820，待被封装的多个构装件87被排列于下模腔820中。如图10A所示，当多个构装件87被排列于下模腔820中且上模81与下模82相互结合时，上模81与下模82之间可定义出一个包含多个构装件87的模封区83及两个位于模封区83两侧且未包含有构装件87的侧流区84。此外，模具8进一步具有两个档块85，两个档块分别与上模81的内表面813连接且大致位于侧流区84中；而且，参阅图10B，两个档块85分别沿上模81的内侧壁815的长度方向延伸通过侧流区84。而且，档块85的侧壁851上设置有多个凹陷8511。
图10C为图10A中的F部分的放大示意图。参阅图10C，档块85具有凹部851，而粘附件87，如磁铁、胶带或其它可提供附着力的构件，位于凹部853中，档块85利用粘附件859而固定于上模81的内侧顶壁813；再者，档块85紧贴上模81的内侧壁811，如此使得模具8原本所具有的拔模角88被档块85所遮蔽，而档块85的侧壁851与上模81的内部顶壁813之间形成大约介于90度到180度之间的夹角i，而夹角i可作为模具8的新的拔模角。
图11A、图11B及图11C为公开将档块85固定于上模81的方法，除了上述可利用如磁铁或胶带的粘附件859将档块85固定于上模81的内侧顶壁813上的方法外，还可利用O型环89将档块85固定于上模81的内侧顶壁813上。如图11A所示，将O型环89放置于档块85的凹部853中，并将档块85紧贴上模81的内部顶壁813；此时，如图11B，利用抽真空装置86抽取档块85的凹部853内部的空气；当档块85的凹部853的内部已被完全抽真空，档块85则透过O型环89而紧紧贴附上模81的内部顶壁813，如此，档块85被固定于上模81。而上述利用O型环89及抽取真空的方式将档块固定于上模的方法，不仅适用于本实施例的封装模具，还可适用于本发明其它实施例的封装模具。
上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，所属领域的技术人员对上述实施例进行修改及变化仍不脱离本发明的精神。本发明的权利范围应如后述的权利要求书所列。
符号说明
1 模具
101 第一端
102 第二端
11 上模
110 上模腔
12 下模
120 下模腔
13 模封区
14 侧流区
17 构装件
19 封装胶材
2 封装模具
21 上模
210 上模腔
211 内表面
213 本体部分
2131 上表面
2132 下表面
21321 第一下表面
21322 第二下表面
214 上盖部分
2141 螺栓
215 内侧壁
217 凹部
22 下模
220 下模腔
23 模封区
24 侧流区
25 档块
251 侧表面
253 侧表面
26 档块
261 第一下表面
262 第二下表面
263 段差
27 构装件
3 封装模具
31 上模
310 上模腔
313 内部顶壁
315 内侧壁
32 下模
320 下模腔
33 模封区
34 侧流区
35 档块
351 固定部分
353 可移动部分
3531 插入部
355 凹部
36 档块
361 固定部分
363 可移动部分
365 凹部
367 粘附件
37 构装件
38 拔模角
4 封装模具
41 上模
410 上模腔
413 内部顶壁
415 内侧壁
42 下模
420 下模腔
43 模封区
44 侧流区
45 档块
451 固定部分
4511 凹部
4513 侧壁
453 可变形部分
4531 侧壁
457 粘附件
47 构装件
48 拔模角
49 封装胶材
5 封装模具
51 上模
510 上模腔
511 内表面
513 内部顶壁
515 内侧壁
52 下模
520 下模腔
53 模封区
54 侧流区
55 档块
551 固定部分
5511 顶面
5512 底面
5513 侧壁
553 弹性部分
5531 顶面
5532 底面
5533 侧壁
57 构装件
58 拔模角
59 封装胶材
6 封装模具
61 上模
610 上模腔
611 内表面
613 内部顶壁
615 内侧壁
62 下模
620 下模腔
63 模封区
64 侧流区
65 档块
651 固定部分
6513 侧壁
653 弹性部分
6531 板状件
6532 弹性体
67 构装件
68 拔模角
69 封装胶材
7 封装模具
71 上模
710 上模腔
711 凹部
72 下模
720 下模腔
721 突出件
73 模封区
74 侧流区
75 档块
751 凹孔
77 构装件
8 封装模具
81 上模
810 上模腔
811 内表面
813 内侧顶壁
815 内侧壁
82 下模
820 下模腔
83 模封区
84 侧流区
85 档块
851 侧壁
8511 凹陷
853 凹部
859 粘附件
86 抽真空装置
87 构装件
88 拔模角
89 O型环

Claims (33)

1.一种半导体封装模具，其包括：
第一模；及
至少一档块，其连接所述第一模的内表面；
其中所述至少一档块大致沿所述第一模的内侧壁的长度方向延伸。
2.根据权利要求1所述的封装模具，其中所述第一模有可相互配合与分离的第一部分及第二部分，当所述第一部分与所述第二部分相互配合时，则有凹部形成于所述第一模的所述内表面，其中所述档块固定于所述第一模的所述第二部分且容置于所述凹部内。
3.根据权利要求2所述的封装模具，其中，
所述第一模的所述第一部分具有可与所述第二部分附接的上表面及相对所述上表面的第一下表面与第二下表面；
所述档块的厚度大于所述第一模的所述第一部分的所述上表面与所述第二下表面之间的距离；且当所述档块容置于所述凹部中时，所述档块与所述第一部分的所述第二下表面之间形成夹角，所述夹角介于90度到180度之间。
4.根据权利要求2所述的封装模具，其中，
所述第一模的所述第一部分具有可与所述第二部分附接的上表面及相对所述上表面的第一下表面与第二下表面；
所述档块具有彼此非共面的第一下表面与第二下表面，所述档块的所述第一下表面毗连所述第一模的所述第一部分的所述第一下表面，而所述档块的所述第二下表面毗连所述第一模的所述第一部分的所述第二下表面的第二下表面且与所述第一模的所述第一部分的所述第二下表面实质共面。
5.根据权利要求4所述的封装模具，其中所述档块的所述第一下表面与所述第一部分的所述第一下表面实质共面。
6.根据权利要求2所述的封装模具，其中所述档块具有两个大致彼此相对的侧表面，且所述两个侧表面彼此之间的距离从所述档块的上表面向下延伸而逐渐缩小。
7.根据权利要求1所述的封装模具，其中所述档块从所述第一模的一侧进入所述模具内。
8.根据权利要求1所述的封装模具，其中所述档块具有可相互配合的第一部分与第二部分，其中所述第一部分连接所述第一模的所述内侧壁，且当所述档块的所述第二部分与所述第一部分相互配合时，所述档块的所述第二部分可与所述第一模之间形成拔模角。
9.根据权利要求8所述的封装模具，其中所述档块的所述第一部分与所述第一模之间形成凹部，且其中所述档块的所述第二部分可部分地嵌入所述凹部以与所述档块的所述第一部分结合。
10.根据权利要求9所述的封装模具，进一步具有粘附件设置于所述凹部中，其中所述粘附件用于将所述档块的所述第一部分固定于所述第一模。
11.根据权利要求1所述的封装模具，进一步具有粘附件介于所述档块与所述第一模之间，其中所述档块通过所述粘附件固定于所述第一模。
12.根据权利要求1所述的封装模具，其中所述档块的相对连接所述第一模的所述内侧壁的侧壁的另一侧壁上形成有至少一凹陷。
13.根据权利要求8所述的封装模具，其中所述档块的所述第二部分具有弹性。
14.根据权利要求13所述的封装模具，其中所述档块的所述第二部分包含有吸收材料。
15.根据权利要求13所述的封装模具，其中所述档块的第一侧壁连接所述第一模的所述内侧壁，而所述档块的所述第二部分为横向剖面大致呈ㄇ字形的弹性件，且其中所述弹性件的顶面位于所述档块的所述第一部分与所述第一模之间，所述弹性件的相对所述顶面的底面大致沿所述档块的所述第一部分的底面延伸，而所述弹性件的连接所述顶面与所述底面的侧面在未受外力时大致与所述底面垂直，而当所述档块的所述弹性件的第二部分受到外力而变形时，所述弹性件的所述侧面会朝向所述档块的所述第一部分移动，如此所述档块的所述第二部分与所述第一模之间形成拔模角。
16.根据权利要求15所述的封装模具，其中所述档块的所述第一部分的相对所述第一侧壁的第二侧壁具有斜面，当所述弹性件受到所述外力而变形时，所述弹性件的所述侧面会紧贴所述档块的所述第一部分的所述第二侧壁。
17.根据权利要求13所述的封装模具，其中所述档块的所述第二部分具有板状件及弹性体，所述板状件的侧边与所述档块的第一部分枢接，所述弹性体连接所述档块的所述第一部分与所述档块的所述第二部分的所述板状件，其中当所述档块的所述第二部分的所述板状件受到外力时，所述板状件会朝向所述档块的所述第一部分移动，如此所述第二部分与所述第一模之间形成拔模角。
18.根据权利要求17所述的封装模具，其中所述档块的所述第一部分的侧壁与所述第一模之间形成大于90度的夹角，且其中当所述档块的所述第二部分的所述板状件受到所述外力时，所述板状件会紧贴所述档块的所述第一部分的所述侧壁。
19.一种半导体封装模具，其包括：
第一模，其具有第一内表面及连接所述第一内表面的第二内表面，所述第一内表面和所述第二内表面定义第一拔模角；及
至少一档块，其连接于所述第一模的所述第一内表面及所述第二内表面，至少一档块具有第一表面；
其中所述档块的所述第一表面与所述第一模的所述第一内表面形成第二拔模角。
20.根据权利要求19所述的封装模具，其中所述档块大致沿所述第一模的内侧壁延伸。
21.根据权利要求19所述的封装模具，其中所述第一模有可相互配合与分离的第一部分及第二部分，当所述第一部分与所述第二部分相互配合时，则有凹部形成于所述第一模的所述内表面，其中所述档块固定于所述第一模的所述第二部分且容置于所述凹部内。
22.根据权利要求21所述的封装模具，其中所述档块的所述第一部分与所述第一模之间形成凹部，且其中所述档块的所述第二部分可部分地嵌入所述凹部而与所述档块的所述第一部分配合。
23.根据权利要求22所述的封装模具，进一步具有粘附件设置于所述凹部中，其中所述粘附件用于将所述档块的所述第一部分固定于所述第一模。
24.根据权利要求19所述的封装模具，进一步具有粘附件介于所述档块与所述第一模之间，其中所述档块通过所述粘附件固定于所述第一模。
25.根据权利要求19所述的封装模具，其中所述档块的用于与所述第一模之间形成所述拔模角的侧壁具有至少一凹陷。
26.根据权利要求21所述的封装模具，其中所述档块的所述第二部分具有弹性。
27.根据权利要求26所述的封装模具，其中所述档块的第一侧壁连接所述第一模的内侧壁，而所述档块的所述第二部分为横向剖面大致呈ㄇ字形的弹性件，且其中所述弹性件的顶面位于所述档块的第一部分与所述第一模之间，所述弹性件的相对所述顶面的底面大致沿所述档块的底面延伸，而所述弹性件的连接所述顶面与所述底面的侧面在未受外力时大致与所述底面垂直，而当所述档块的所述弹性件的第二部分受到外力而变形时，所述弹性件的所述侧面会朝向所述档块的所述第一部分移动，如此所述档块的所述第二部分与所述第一模之间形成拔模角。
28.根据权利要求27所述的封装模具，其中所述档块的所述第一部分的相对所述第一侧壁的第二侧壁具有斜面，当所述弹性件受到所述外力而变形时，所述弹性件的所述侧面会紧贴所述档块的所述第一部分的所述第二侧壁。
29.根据权利要求26所述的封装模具，其中所述档块的所述第二部分具有板状件及弹性体，所述板状件的侧边与所述档块的第一部分枢接，所述弹性体连接所述档块的所述第一部分与所述档块的所述第二部分的所述板状件，其中当所述档块的所述第二部分的所述板状件受到外力时，所述板状件会朝向所述档块的所述第一部分移动，如此所述第二部分与所述第一模之间形成拔模角。
30.根据权利要求29所述的封装模具，其中所述档块的所述第一部分的侧壁与所述第一模之间形成大于90度的夹角，且其中当所述档块的所述第二部分的所述板状件受到所述外力时，所述板状件会紧贴所述档块的所述第一部分的所述侧壁。
31.一种半导体封装方法，其包括：
提供封装模具，所述封装模具包括：
第一模；
可与所述第一模相互配合的第二模；及
至少一档块，其连接所述第一模的内表面；
其中所述档块大致沿所述第一模的内侧壁延伸；
提供待模封对象于所述第二模；
将所述封装模具的所述第一模及第二模彼此配合，其中所述档块的投影位置大致上并不会与所述待模封对象彼此重叠；及
提供模封材料进入所述封装模具内以形成覆盖所述待模封对象的模封层。
32.根据权利要求31所述的方法，其中所述模具的所述档块包含可相互配合的第一部分及第二部分，所述第二部分的位置大致位于所述第一部分与所述待模封对象之间，其中所述第二部分可相对所述第一部分移动。
33.根据权利要求32所述的方法，其中当所述模封材料进入所述封装模具时，所述模封材料施予外力于所述档块的所述第二部分，而所述档块的第二部分相对所述第一部分移动并与所述第一模之间形成拔模角。
CN201811084965.8A 2018-09-18 2018-09-18 半导体封装模具 Active CN110900961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811084965.8A CN110900961B (zh) 2018-09-18 2018-09-18 半导体封装模具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811084965.8A CN110900961B (zh) 2018-09-18 2018-09-18 半导体封装模具

Publications (2)

Publication Number Publication Date
CN110900961A true CN110900961A (zh) 2020-03-24
CN110900961B CN110900961B (zh) 2022-06-28

Family

ID=69812789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811084965.8A Active CN110900961B (zh) 2018-09-18 2018-09-18 半导体封装模具

Country Status (1)

Country Link
CN (1) CN110900961B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790808B (zh) * 2021-11-04 2023-01-21 日月光半導體製造股份有限公司 模封治具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59165636A (ja) * 1983-03-11 1984-09-18 Fujitsu Ltd 樹脂封止用金型
JPH07283259A (ja) * 1994-04-13 1995-10-27 Mitsui High Tec Inc 半導体装置の樹脂封止方法
TW201142956A (en) * 2010-05-25 2011-12-01 Powertech Technology Inc Array molding method for avoiding air trap and mold utilized in the method
CN102709259A (zh) * 2011-03-28 2012-10-03 力成科技股份有限公司 非数组凸块的覆晶模封构造与方法
CN105729722A (zh) * 2016-04-01 2016-07-06 环维电子(上海)有限公司 一种塑封模具

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59165636A (ja) * 1983-03-11 1984-09-18 Fujitsu Ltd 樹脂封止用金型
JPH07283259A (ja) * 1994-04-13 1995-10-27 Mitsui High Tec Inc 半導体装置の樹脂封止方法
TW201142956A (en) * 2010-05-25 2011-12-01 Powertech Technology Inc Array molding method for avoiding air trap and mold utilized in the method
CN102709259A (zh) * 2011-03-28 2012-10-03 力成科技股份有限公司 非数组凸块的覆晶模封构造与方法
CN105729722A (zh) * 2016-04-01 2016-07-06 环维电子(上海)有限公司 一种塑封模具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790808B (zh) * 2021-11-04 2023-01-21 日月光半導體製造股份有限公司 模封治具

Also Published As

Publication number Publication date
CN110900961B (zh) 2022-06-28

Similar Documents

Publication Publication Date Title
KR102087575B1 (ko) 압축성 구조물을 포함하는 몰딩 장치
CN101218083A (zh) 具有改进的尺寸控制的塑料半导体封装
US6770236B2 (en) Method of resin molding
US20090291532A1 (en) Method of resin encapsulation molding for electronic part
KR20070114366A (ko) 마스크 컨테이너
CN110900961B (zh) 半导体封装模具
JP4425941B2 (ja) 半導体パッケージ用収納トレー
US20090236260A1 (en) Chip Scale Package Tray
JP4829651B2 (ja) シール材
TWI722319B (zh) 半導體封裝模具
JPWO2008102804A1 (ja) 射出成形用金型及び射出成形方法
TWM575608U (zh) 半導體封裝模具
US6674165B2 (en) Mold for a semiconductor chip
CN108987292B (zh) 封装模具和半导体封装制程
US8912051B1 (en) Method for controlling molding compound geometry around a semiconductor die
TWM547183U (zh) 半導體封裝模具
JP4296685B2 (ja) 半導体パッケージとその製造方法
JP6672570B2 (ja) 基板収納容器及び基板収納容器の製造方法
CN107567419B (zh) 包含两个密封部的容器
JP2007005675A (ja) 樹脂封止金型および半導体装置
WO2022206647A1 (zh) 一种流体控制组件及其制造方法
JPH07111307A (ja) 半導体装置
CN110274019B (zh) 树脂密封构件及树脂密封构件的模具
KR100526846B1 (ko) 반도체패키지용 금형
JP2587349Y2 (ja) 射出成形用金型

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant