CN110890620B - 集成于芯片的天线结构及制作工艺 - Google Patents

集成于芯片的天线结构及制作工艺 Download PDF

Info

Publication number
CN110890620B
CN110890620B CN201811045317.1A CN201811045317A CN110890620B CN 110890620 B CN110890620 B CN 110890620B CN 201811045317 A CN201811045317 A CN 201811045317A CN 110890620 B CN110890620 B CN 110890620B
Authority
CN
China
Prior art keywords
layer
oxide layer
aluminum
substrate
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811045317.1A
Other languages
English (en)
Other versions
CN110890620A (zh
Inventor
陆晓青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Chaosheng Technology Co ltd
Original Assignee
Hangzhou Chaosheng Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Chaosheng Technology Co ltd filed Critical Hangzhou Chaosheng Technology Co ltd
Priority to CN201811045317.1A priority Critical patent/CN110890620B/zh
Publication of CN110890620A publication Critical patent/CN110890620A/zh
Application granted granted Critical
Publication of CN110890620B publication Critical patent/CN110890620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package

Abstract

本发明公开了一种集成于芯片的天线结构及制造方法，基底上设有氧化铟锡层，所述氧化铟锡层上设有具有沟道图形的三氧化二铝层，所述三氧化二铝层的表面设有铝层，所述铝层包括中间段、第一测试部和第二测试部，所述第一测试部设有开孔，所述中间段和所述第二测试部上设有绝缘层，所述绝缘层设有通孔，所述通孔底部延伸至三氧化二铝层表面；还包括天线线圈，所述天线线圈包括起始端、线圈、跨接端和测试点，所述起始端设置在所述第一测试部的开孔内，所述线圈设置在所述基底上，所述跨接端设置在所述绝缘层的通孔处并延伸至三氧化二铝层表面，所述测试点设置在所述基底上。本发明将天线线圈和传统的芯片进行跨接，可以实现将天线线圈集成在芯片上。

Description

集成于芯片的天线结构及制作工艺
技术领域
本发明涉及半导体领域，尤其涉及了一种集成于芯片的天线结构及制作工艺。
背景技术
目前，天线的普遍制作工艺有印刷天线、刻蚀天线和电镀天线，但是，这种天线在和芯片连接使用时，需要添加引线将天线和芯片进行连接。
发明内容
本发明针对现有技术中的缺点，提供了一种集成于芯片的天线结构及制作工艺。
为了解决上述技术问题，本发明通过下述技术方案得以解决：
一种集成于芯片的天线结构，包括：基底，所述基底上设有氧化铟锡层，所述氧化铟锡层上设有具有沟道图形的三氧化二铝层，所述三氧化二铝层的表面设有铝层，所述铝层覆盖在所述三氧化二铝层上并填充所述沟道图形内直至填充到所述氧化铟锡层的表面，所述铝层包括中间段、第一测试部和第二测试部，所述第一测试部设有开孔，所述中间段和所述第二测试部上设有绝缘层，所述绝缘层设有通孔，所述通孔底部延伸至三氧化二铝层表面；
还包括天线线圈，所述天线线圈包括起始端、线圈、跨接端和测试点，所述起始端设置在所述第一测试部的开孔内，所述线圈为螺旋形状并设置在所述基底上，所述线圈横跨于所述绝缘层上，所述跨接端设置在所述绝缘层的通孔处并延伸至三氧化二铝层表面，所述测试点设置在所述基底上。
作为一种可实施方式，所述基底为硅基板或玻璃基板。
作为一种可实施方式，所述氧化铟锡层的厚度小于或等于200nm。
作为一种可实施方式，所述天线线圈为铝制天线线圈。
作为一种可实施方式，所述铝层的厚度小于或等于1um。
一种集成于芯片的天线制作工艺，包括以下步骤：
对基底进行氧化铟锡溅射，形成氧化铟锡层；
在氧化铟锡层形成三氧化二铝层，并对三氧化二铝层进行刻蚀，形成具有沟道图形的三氧化二铝层；
在三氧化二铝层上溅射出铝层，所述铝层覆盖在所述三氧化二铝层上并填充所述沟道图形内直至填充到所述氧化铟锡层的表面，所述铝层具有中间段、第一测试部和第二测试部，所述第一测试部设置在所述三氧化二铝层上；
在铝层的中间段和第二测试部表面形成具有通孔的绝缘层；
布制天线线圈，所述天线线圈包括起始端、线圈、跨接端和测试点，所述起始端设置在所述第一测试部的开孔内，所述线圈为螺旋形状并设置在所述基底上，所述线圈横跨于所述绝缘层上，所述跨接端设置在所述绝缘层的通孔处并延伸至三氧化二铝层表面，将所述测试点设置在所述基底上，形成集成于芯片的天线。
作为一种可实施方式，所述基底为硅基板或玻璃基板。
作为一种可实施方式，所述氧化铟锡层的厚度小于或等于200nm。
作为一种可实施方式，所述天线线圈为铝制天线线圈。
作为一种可实施方式，所述铝层的厚度小于或等于1um。
本发明由于采用了以上技术方案，具有显著的技术效果：
通过本发明的结构，将天线线圈和传统的芯片进行跨接，可以实现将天线线圈集成在芯片上，减少了引线，可以直接完成跨接，结构简单，测试方便。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的整体结构示意图；
图2是本发明的AA剖视图；
图3是本发明的BB剖视图；
图4是本发明的整体流程示意图。
标号说明：1、基底；2、氧化铟锡层；3、三氧化二铝层；4、铝层；5、绝缘层；6、天线线圈；61、起始端；62、线圈；63、跨接端；64、测试点；41、中间段；42、第一测试部；43、第二测试部。
具体实施方式
下面结合实施例对本发明做进一步的详细说明，以下实施例是对本发明的解释而本发明并不局限于以下实施例。
实施例1：
一种集成于芯片的天线结构，如图1所示，包括：基底1，所述基底1上设有氧化铟锡层2，所述氧化铟锡层2上设有具有沟道图形31的三氧化二铝层3，所述三氧化二铝层3的表面设有铝层4，所述铝层4覆盖在所述三氧化二铝层3上并填充所述沟道图形31内直至填充到所述氧化铟锡层2的表面，所述铝层4包括中间段41、第一测试部42和第二测试部43，所述第一测试部42设置在所述氧化铟锡层2上，第一测试部42设置有开孔，所述中间段41和所述第二测试部42上设有绝缘层5，所述绝缘层5设有通孔51，所述通孔51底部延伸至三氧化二铝3层表面；
还包括天线线圈6，所述天线线圈6包括起始端61、线圈62、跨接端63和测试点64，所述起始端61连接所述第一测试部42，所述线圈62为螺旋形状并设置在所述基底1上，所述线圈62横跨于所述绝缘层5上，所述跨接端63设置在所述绝缘层5的通孔处并延伸至三氧化二铝层43表面，所述测试点64设置在所述基底1上，所述绝缘层5的材料可以是无机绝缘材料或者是有机绝缘材料，如PI膜，SU8光刻胶。
更进一步地，所述基底1为硅基板或玻璃基板，所述氧化铟锡层2的厚度小于或等于200nm，所述天线线圈6为铝制天线线圈6，所述铝层4的厚度小于或等于1um。
实施例2：
一种集成于芯片的天线制作工艺，如图2、3、4所示，包括以下步骤：
S100、对基底1进行氧化铟锡溅射，形成氧化铟锡层2；
S200、在氧化铟锡层2形成三氧化二铝层43，并对三氧化二铝层43进行刻蚀，形成具有沟道图形的三氧化二铝层43；
S300、在三氧化二铝层43上溅射出铝层4，所述铝层4覆盖在所述三氧化二铝层43上并填充所述沟道图形内直至填充到所述氧化铟锡层2的表面，所述铝层4具有中间段41、第一测试部42和第二测试部43，所述第一测试部42设置在所述基底1上；
S400、在铝层4的中间段41和第二测试部43表面形成具有通孔的绝缘层5；
S500、布制天线线圈6，所述天线线圈6包括起始端61、线圈62、跨接端63和测试点64，所述起始端61设置在所述第一测试部42的开孔内，所述线圈62为螺旋形状并设置在所述基底1上，所述线圈62横跨于所述绝缘层5上，所述跨接端63设置在所述绝缘层5的通孔处并延伸至三氧化二铝层43表面，将所述测试点64设置在所述基底1上，形成集成于芯片的天线。
在步骤S100中，所述基底1为硅基板或玻璃基板，所述氧化铟锡层2的厚度小于或等于200nm。
在步骤S500中，所述天线线圈6为铝制天线线圈6。
在步骤S300中，所述铝层4的厚度小于或等于1um。
在本实施中，所述绝缘层5的材料可以是无机绝缘材料或者是有机绝缘材料，如PI膜，SU8光刻胶。
结合所需材料等，对整个制作工艺进行更加详细的说明，一种集成于芯片的天线的制作工艺，包括以下步骤：
S100、对基底1进行氧化铟锡溅射，形成氧化铟锡层2；
在对衬底进行溅射氧化铟锡之前，需要做些准备工作，包括给衬底标号、清洗衬底等，为对溅射氧化铟锡材料做准备。在本实施例中，衬底为玻璃片，还可以选用其他材质的衬底，在本发明中不做任何限制。氧化铟锡膜的厚度为200纳米，也可以小于200纳米。于其它实施例中，氧化铟锡膜的厚度可为大于或等于100纳米且小于或等于1微米内的其他值。
S200、在氧化铟锡层2形成三氧化二铝层43，并对三氧化二铝层43进行刻蚀，形成具有沟道图形的三氧化二铝层43；
在本实施例中，采用的光刻胶为5350光刻胶，显影需要的时间为20S，显影需要的溶液为显影液和水的混合物，显影液和水的比例为1:7，显影之后再进行冲洗及吹干，然后再进行加热。这些条件做好之后，对氧化铟锡膜进行刻蚀并形成沟道图形，首先配置刻蚀溶液，刻蚀溶液的成分为盐酸、水和硝酸的混合物，混合比例为100:100：6，本实施例中选择湿法刻蚀，刻蚀时间为65秒，刻蚀之后采用去离子水进行清洗，然后观察刻蚀的沟道图形，然后采用丙酮溶解掉光刻胶。于其他实施例中，也可以采取其他刻蚀手段，比如，采用干法刻蚀；另外，刻蚀溶液的成分也可以选用其他刻蚀溶液的成分，在本发明中不做限定。
S300、在三氧化二铝层43上溅射出铝层4，所述铝层4覆盖在所述三氧化二铝层43上并填充所述沟道图形内直至填充到所述氧化铟锡层2的表面，所述铝层4具有中间段41、第一测试部42和第二测试部43，所述第一测试部42设置在所述基底1上；
在本实施例中，通过原子沉积法来镀三氧化二铝膜，当然，普通的沉积方法也可以实现，此步骤的做法中光刻及显影和第二步骤中光刻及显影的做法及使用的条件均相同，光刻胶也采用的是5350光刻胶，这些条件做好之后，对三氧化二铝层43进行刻蚀并形成沟道图形，首先配置刻蚀溶液，刻蚀溶液的成分为HF和水的混合物，混合比例为10ML:390ML，本实施例中选择湿法刻蚀，刻蚀时间为50秒，刻蚀之后采用去离子水进行清洗，然后观察刻蚀的沟道图形，然后采用丙酮溶解掉光刻胶。于其他实施例中，也可以采取其他刻蚀手段，比如，采用干法刻蚀；另外，刻蚀溶液的成分也可以选用其他刻蚀溶液的成分，在本发明中不做限定。
采用NR9-8000光刻胶，显影液采用NMD显影液，光刻显影完成后，再溅射铝层4，在本实施例中，铝层4的厚度为1um，于其他实施例中，铝层4的厚度可以为0.1um到100um之间的任意数值。
在此步骤中，S6、将第一层掩膜版、第二层掩膜版以及第三层掩膜版的光刻胶溶解并进行剥离，剩余氧化铟锡膜、三氧化二铝层43以及铝层4；
通过采用丙酮对之前的三层光刻胶进行溶解，溶解之后采用异丙酮溶液在此溶解，溶解之后将三层光刻胶进行玻璃，只留下氧化铟锡膜、三氧化二铝层43以及铝层4。
在铝层4上再涂覆绝缘层5，绝缘层5的材料为光刻胶，此光刻胶为NR9-8000，然后再进行光刻、显影等，显影液选用的是NMD显影液，最终观察图形，然后再在图形上溅射铝层4；
S400、在铝层4的中间段41和第二测试部43表面形成具有通孔的绝缘层5；
S500、布制天线线圈6，所述天线线圈6包括起始端61、线圈62、跨接端63和测试点64，所述起始端61连接所述第一测试部42，所述线圈62为螺旋形状并设置在所述基底1上，所述线圈62横跨于所述绝缘层5上，所述跨接端63设置在所述绝缘层5的通孔处并延伸至三氧化二铝层43表面，将所述测试点64设置在所述基底1上，形成集成于芯片的天线。
本步骤中通过丙酮溶液溶解光刻胶，再采用异丙酮溶液进行溶解，最终将第五层掩膜版剥离，最终形成集成于芯片的天线，并且，预留了测试点，即就是第一测试部、测试点和第二测试部，可以直接进行测试。
此外，需要说明的是，本说明书中所描述的具体实施例，其零、部件的形状、所取名称等可以不同。凡依本发明专利构思所述的构造、特征及原理所做的等效或简单变化，均包括于本发明专利的保护范围内。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，只要不偏离本发明的结构或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。

Claims (10)

1.一种集成于芯片的天线结构，其特征在于，包括：基底，所述基底上设有氧化铟锡层，所述氧化铟锡层上设有具有沟道图形的三氧化二铝层，所述三氧化二铝层的表面设有铝层，所述铝层覆盖在所述三氧化二铝层上并填充所述沟道图形内直至填充到所述氧化铟锡层的表面，所述铝层包括中间段、第一测试部和第二测试部，所述第一测试部设有开孔，所述中间段和所述第二测试部上设有绝缘层，所述绝缘层设有通孔，所述通孔底部延伸至三氧化二铝层表面；
还包括天线线圈，所述天线线圈包括起始端、线圈、跨接端和测试点，所述起始端设置在所述第一测试部的开孔内，所述线圈为螺旋形状并设置在所述基底上，所述线圈横跨于所述绝缘层上，所述跨接端设置在所述绝缘层的通孔处并延伸至三氧化二铝层表面，所述测试点设置在所述基底上。
2.根据权利要求1所述的集成于芯片的天线结构，其特征在于，所述基底为硅基板或玻璃基板。
3.根据权利要求1所述的集成于芯片的天线结构，其特征在于，所述氧化铟锡层的厚度小于或等于200nm。
4.根据权利要求1所述的集成于芯片的天线结构，其特征在于，所述天线线圈为铝制天线线圈。
5.根据权利要求1所述的集成于芯片的天线结构，其特征在于，所述铝层的厚度小于或等于1um。
6.一种集成于芯片的天线制作工艺，其特征在于，包括以下步骤：
对基底进行氧化铟锡溅射，形成氧化铟锡层；
在氧化铟锡层形成三氧化二铝层，并对三氧化二铝层进行刻蚀，形成具有沟道图形的三氧化二铝层；
在三氧化二铝层上溅射出铝层，所述铝层覆盖在所述三氧化二铝层上并填充所述沟道图形内直至填充到所述氧化铟锡层的表面，所述铝层具有中间段、第一测试部和第二测试部，所述第一测试部设置在所述三氧化二铝层上；
在铝层的中间段和第二测试部表面形成具有通孔的绝缘层；
布制天线线圈，所述天线线圈包括起始端、线圈、跨接端和测试点，所述起始端设置在所述第一测试部的开孔内，所述线圈为螺旋形状并设置在所述基底上，所述线圈横跨于所述绝缘层上，所述跨接端设置在所述绝缘层的通孔处并延伸至三氧化二铝层表面，将所述测试点设置在所述基底上，形成集成于芯片的天线。
7.根据权利要求6所述的集成于芯片的天线制作工艺，其特征在于，所述基底为硅基板或玻璃基板。
8.根据权利要求6所述的集成于芯片的天线制作工艺，其特征在于，所述氧化铟锡层的厚度小于或等于200nm。
9.根据权利要求6所述的集成于芯片的天线制作工艺，其特征在于，所述天线线圈为铝制天线线圈。
10.根据权利要求6所述的集成于芯片的天线制作工艺，其特征在于，所述铝层的厚度小于或等于1um。
CN201811045317.1A 2018-09-07 2018-09-07 集成于芯片的天线结构及制作工艺 Active CN110890620B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811045317.1A CN110890620B (zh) 2018-09-07 2018-09-07 集成于芯片的天线结构及制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811045317.1A CN110890620B (zh) 2018-09-07 2018-09-07 集成于芯片的天线结构及制作工艺

Publications (2)

Publication Number Publication Date
CN110890620A CN110890620A (zh) 2020-03-17
CN110890620B true CN110890620B (zh) 2021-08-03

Family

ID=69744664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811045317.1A Active CN110890620B (zh) 2018-09-07 2018-09-07 集成于芯片的天线结构及制作工艺

Country Status (1)

Country Link
CN (1) CN110890620B (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6226149B1 (en) * 1998-12-15 2001-05-01 International Business Machines Corporation Planar stitched write head having write coil insulated with inorganic insulation
US7088304B2 (en) * 2001-09-28 2006-08-08 Mitsubishi Materials Corporation Antenna coil, and RFID-use tag using it, transponder-use antenna
US7265003B2 (en) * 2004-10-22 2007-09-04 Hewlett-Packard Development Company, L.P. Method of forming a transistor having a dual layer dielectric
CN101087038A (zh) * 2007-01-30 2007-12-12 陈栋栋 射频天线、电子标签、制作射频天线的方法
CN101572336B (zh) * 2008-04-30 2013-04-17 深圳市华阳微电子有限公司 小尺寸电子标签天线及其制造方法
CN102544369A (zh) * 2011-12-28 2012-07-04 北京交通大学 一种复合结构的有机薄膜晶体管
CN207124812U (zh) * 2015-02-18 2018-03-20 株式会社村田制作所 线圈内置基板
CN205490138U (zh) * 2016-02-01 2016-08-17 英麦科（厦门）微电子科技有限公司 一种直流-直流变换器
CN205406254U (zh) * 2016-03-25 2016-07-27 江苏苏净集团有限公司 一种平面螺旋电磁线圈
CN206021311U (zh) * 2016-07-29 2017-03-15 东莞市芯安智能科技有限公司 单面非接触式代币卡
CN106483284B (zh) * 2016-10-18 2019-04-26 苏州大学 一种生物检测芯片的制备方法
CN106569153B (zh) * 2016-11-15 2019-01-22 上海交通大学 一种磁通门传感器芯片
CN106711229A (zh) * 2016-11-17 2017-05-24 杭州潮盛科技有限公司 无机薄膜晶体管、制备方法及rfid标签
CN106953000B (zh) * 2017-03-15 2018-10-26 中国科学院上海微系统与信息技术研究所 集成于约瑟夫森结的超导磁场线圈及其制备方法

Also Published As

Publication number Publication date
CN110890620A (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
US6458494B2 (en) Etching method
KR101901045B1 (ko) 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치
US8178374B2 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
JP2011070194A (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
CN104576323A (zh) 一种金属图形化结构及方法
JP2003273684A (ja) インダクタとキャパシタを有する素子及びその作製方法
CN104600024A (zh) 半导体装置及其制造方法
CN110890620B (zh) 集成于芯片的天线结构及制作工艺
US11631705B2 (en) Method of manufacturing display substrate, display substrate and display panel
CN110752207B (zh) 一种背面电容结构及制作方法
CN106129026A (zh) 半导体结构及其制作方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
CN110828479A (zh) 柔性显示面板及其制备方法
CN109904145A (zh) 一种薄膜电阻的制造方法
CN103137442B (zh) 半导体工艺中制作细长型孤立线条图形的方法
CN108100990A (zh) 一种三明治夹心型光刻胶牺牲层的制备方法
CN110491830B (zh) 一种空气桥制作方法及具有该空气桥的器件
CN109103140B (zh) 一种阵列基板的制作方法
KR100891346B1 (ko) 프로브 카드 및 그 제조방법
JPH09298202A (ja) 配線パターンの形成方法
CN108751123B (zh) 一种接触窗的形成方法
JPH03104127A (ja) 微細パターンの形成方法
JPS6318631A (ja) パタン形成法
CN110520392B (zh) 制造由玻璃支承件支承的金属薄膜的方法
CN107731674B (zh) 金属硅化钨栅极制程中多晶硅电阻制作方法及多晶硅电阻

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant