CN106711229A - 无机薄膜晶体管、制备方法及rfid标签 - Google Patents

无机薄膜晶体管、制备方法及rfid标签 Download PDF

Info

Publication number
CN106711229A
CN106711229A CN201611024685.9A CN201611024685A CN106711229A CN 106711229 A CN106711229 A CN 106711229A CN 201611024685 A CN201611024685 A CN 201611024685A CN 106711229 A CN106711229 A CN 106711229A
Authority
CN
China
Prior art keywords
film
conductive film
flexible
equal
inorganic thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611024685.9A
Other languages
English (en)
Inventor
陆晓青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Chao Sheng Technology Co Ltd
Original Assignee
Hangzhou Chao Sheng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Chao Sheng Technology Co Ltd filed Critical Hangzhou Chao Sheng Technology Co Ltd
Priority to CN201611024685.9A priority Critical patent/CN106711229A/zh
Publication of CN106711229A publication Critical patent/CN106711229A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772Physical layout of the record carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明一种无机薄膜晶体管、制备方法及RFID标签。无机薄膜晶体管包括柔性基底、源极、漏极以及依次形成在源极和漏极上方的有源层、栅介质层和栅电极。源极和漏极分别形成在柔性基底上,源极和漏极均由第一柔性导电薄膜制成,第一柔性导电薄膜的厚度大于或等于100纳米且小于或等于1微米。栅电极由第二柔性导电薄膜制成,第二柔性导电薄膜的厚度大于或等于100纳米且小于或等于1微米。

Description

无机薄膜晶体管、制备方法及RFID标签
技术领域
本发明涉及半导体领域,且特别涉及一种无机薄膜晶体管、制备方法及RFID标签。
背景技术
随着智能手机以及移动支付的普及,中国电子商务飞速发展起来,带动着物流行业呈爆炸式增长。为了提升市场竞争力,降低人力成本和提高作业效率,急需建立一套更先进更有效的物流自动化系统。在此自动化系统中,核心部件电子标签起到了举足轻重的作用,使用电子标签可以极大地提高物流分拣的效率。
现有的电子标签不仅价格昂贵且作为电子标签中重要部件的无机薄膜晶体管其基于刚性易脆的硅基片。相比有机薄膜晶体管,无机薄膜晶体管具有器件迁移率高、工作稳定性好(由于有机半导体材料的本征缺陷多,稳定性很差),工艺可重复性高(有机薄膜晶体管很容易受环境的影响而导致工艺重复性差)、大面积均匀性好以及可回收利用等优点,但是它没有有机半导体材料的柔性好,弯曲容易脆裂;该特性极大限制了电子标签的应用范围。
发明内容
本发明为了克服现有无机薄膜晶体管及电子标签柔性差的问题,提供一种无机薄膜晶体管、制备方法及RFID电子标签。
为了实现上述目的,本发明提供一种无机薄膜晶体管,包括柔性基底、源极、漏极以及依次形成在源极和漏极上方的有源层、栅介质层和栅电极。源极和漏极分别形成在柔性基底上,源极和漏极均由第一柔性导电薄膜制成,第一柔性导电薄膜的厚度大于或等于100纳米且小于或等于1微米。栅电极由第二柔性导电薄膜制成,第二柔性导电薄膜的厚度大于或等于100纳米且小于或等于1微米。
于本发明一实施例中,有源层为金属氧化物半导体薄膜,有源层的厚度小于或等于20纳米。
于本发明一实施例中,第一柔性导电薄膜和第二柔性导电薄膜均为柔性金属导电薄膜、石墨导电薄膜、石墨烯导电薄膜、碳纳米管材或碳纳米线材中的任一种。
于本发明一实施例中,柔性金属导电薄膜为柔性的纳米银薄膜、柔性的银浆薄膜、锡膏薄膜或铜铟锡镓薄膜中的任一种。
相对应的,本发明另一方面还提供一种无机薄膜晶体管的制备方法,包括:
提供一柔性基底;
在柔性基底上沉积第一柔性导电薄膜,经图形化后形成无机薄膜晶体管的源极和漏极,第一柔性导电薄膜的厚度大于或等于100纳米且小于或等于1微米;
在形成源极和漏极的柔性基底上依次形成有源层和栅介质层;
在栅介质层上沉积第二柔性导电薄膜,经图形化后形成栅电极,第二柔性导电薄膜的厚度大于或等于100纳米且小于或等于1微米。
于本发明一实施例中,采用磁控溅射法、化学气相沉积法、热蒸发法、原子层沉积法、脉冲激光沉积法、溶胶凝胶法、化学溶液或外延生长法中的任一种或多种的结合来形成第一柔性导电薄膜和第二柔性导电薄膜。
于本发明一实施例中,有源层为金属氧化物半导体薄膜,有源层的厚度小于或等于20纳米。
于本发明一实施例中,第一柔性导电薄膜和第二柔性导电薄膜均为柔性金属导电薄膜、石墨导电薄膜、石墨烯导电薄膜、碳纳米管材或碳纳米线材中的任一种。
本发明另一方面还提供一种RFID标签,包括至少一个上述所述的无机薄膜晶体管。
于本发明一实施例中,在至少一个无机薄膜晶体管内单个有源层的面积小于50微米*50微米且占整个RFID标签芯片面积比小于或等于5%。
综上所述,本发明提供的无机薄膜晶体管、制备方法及RFID标签与现有技术相比具有以下优点:
通过采用柔性基底且将无机薄膜晶体管中厚度较厚且面积较大的漏极、源极和栅电极采用柔性导电材料制成,该设置使得形成的无机薄膜晶体管在具有传统无机薄膜晶体管高稳定性、工艺高重复性的特点下还具有传统有机薄膜晶体管的可弯曲性,克服了传统无机薄膜晶体管弯曲容易脆裂的问题,实现了无机薄膜晶体管在电子标签等柔性电路上的应用。为具有更好的抗弯曲性能,设置由无机薄膜材料制成的有源层的厚度小于或等于20纳米。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1至图4所示为本发明一实施例提供的无机薄膜晶体管的制备流程图。
图5所示为本发明一实施例提供的无机薄膜晶体管,当其源极、漏极和栅电极均200纳米时的ID-VG曲线图和IG-VG曲线图。
图6所示为发明一实施例提供的无机薄膜晶体管,当其源极、漏极和栅电极均60纳米时的ID-VG曲线图和IG-VG曲线图。
具体实施方式
如图1至图4所示,本实施例提供的无机薄膜晶体管包括柔性基底1、源极2、漏极3以及依次形成在源极2和漏极3上方的有源层4、栅介质层5和栅电极6。源极2和漏极3分别形成在柔性基底1上,源极2和漏极3均由第一柔性导电薄膜制成,第一柔性导电薄膜的厚度大于或等于100纳米且小于或等于1微米。栅电极6由第二柔性导电薄膜制成,第二柔性导电薄膜的厚度大于或等于100纳米且小于或等于1微米。
于本实施例中,如图5和图6所示,优选的,设置第一柔性导电薄膜和第二柔性导电薄膜的厚度均为200纳米。然而,本发明对此不作任何限定。于其它实施例中,第一柔性导电薄膜的厚度可为大于或等于100纳米且小于或等于1微米内的其它值,相应的第二柔性导电薄膜的厚度亦可为大于或等于100纳米且小于或等于1微米内的其它值。
在图5和图6中,ID为源漏间电流,VG为栅极电压,IG为栅极电流。图5中第一柔性导电薄膜和第二柔性导电薄膜的厚度均为200纳米,此时从图中可得,开启电压约0伏左右,开启时源漏间电流(关态电流)约为10-14安培,趋于饱和时源漏间电流(开态电流)约为10-5安培,器件开关比(开态电流和关态电流的比值)较大,接近109;栅极电流IG较小,接近10-13安培,器件的漏电流小,器件性能好。而在图6中,此时第一柔性导电薄膜和第二柔性导电薄膜的厚度均为60纳米,从图中可得,开启电压为负,约-10伏左右,开启时源漏间电流约为10-7安培,趋于饱和时源漏间电流约为10-5安培,器件开关比小,接近100;并且源漏间电流ID不受栅极电压VG控制。进一步的,开启时栅极电流IG接近10-12安培,比第一柔性导电薄膜和第二柔性导电薄膜的厚度均为200纳米时高出一个数量级,器件性能差。同样的,当第一柔性导电薄膜和第二柔性导电薄膜的厚度均小于100纳米时,器件的特性和厚度为60纳米的情况一样,性能很差。
图5和图6中,VDS表示漏源电压,W/L为无机薄膜晶体管的宽度和长度之比。
于本实施例中,有源层4为金属氧化物半导体薄膜。然而,本发明对此不作任何限定。于其它实施例中,有源层4可为其它无机半导体薄膜。为具有更好的抗弯曲性能,于本实施例中,设置有源层4的厚度等于20纳米。然而,本发明对此不作任何限定。于其它实施例中,有源层4的厚度可为小于20纳米内的其它值。
于本实施例中,第一柔性导电薄膜和第二柔性导电薄膜均为柔性金属导电薄膜,具体而言为柔性的纳米银薄膜。然而,本发明对此不作任何限定。于其它实施例中,第一柔性导电薄膜和第二柔性导电薄膜可分别为柔性的银浆薄膜、锡膏薄膜或铜铟锡镓薄膜中的任一种。或者于其它实施例中,第一柔性导电薄膜和第二柔性导电薄膜可分别石墨导电薄膜、石墨烯导电薄膜、碳纳米管材或碳纳米线材中的任一种。
相对应的,本发明还提供一种无机薄膜晶体管的制备方法,具体如图1至图4所示。
首先,提供一柔性基底1,如PDMS薄膜(聚二甲基硅氧烷薄膜)。然而,本发明对此不作任何限定。于其它实施例中,柔性基底1可为PI薄膜。
其次,如图1所示,在柔性基底上沉积第一柔性导电薄膜,经图形化后形成无机薄膜晶体管的源极2和漏极3。所述图形化的方式可为剥离或刻蚀。于本实施例中,第一柔性导电薄膜的厚度为200纳米。然而,本发明对此不作任何限定。于其它实施例中,第一柔性导电薄膜的厚度可为大于或等于100纳米且小于或等于1微米内的其他值。于本实施例中,第一柔性导电薄膜为柔性金属导电薄膜,具体而言为柔性的纳米银薄膜。然而,本发明对此不作任何限定。于其它实施例中,第一柔性导电薄膜可为柔性的银浆薄膜、锡膏薄膜或铜铟锡镓薄膜中的任一种。或者于其它实施例中,第一柔性导电薄膜可为石墨导电薄膜、石墨烯导电薄膜、碳纳米管材或碳纳米线材中的任一种。
接着,如图3和图4所示,在柔性基底1上源极2和漏极3之间的区域形成有源层4,有源层4的两端延伸至源极2和漏极3的上部。在有源层4上形成栅介质层5。于本实施例中,有源层4为金属氧化物半导体薄膜。然而,本发明对此不作任何限定。于其它实施例中,有源层4可为其它无机半导体薄膜。为具有更好的抗弯曲能力,于本实施例中,设置有源层4的厚度等于20纳米。然而,本发明对此不作任何限定。于其它实施例中,有源层4的厚度可为小于20纳米内的其它值。
接着,在栅介质层5上沉积第二柔性导电薄膜,经图形化后形成栅电极6,所述图形化为剥离或刻蚀。于本实施例中,第二柔性导电薄膜的厚度为200纳米。然而,本发明对此不作任何限定。于其它实施例中,第二柔性导电薄膜的厚度可为大于或等于100纳米且小于或等于1微米内的其它值。于本实施例中,第二柔性导电薄膜为柔性金属导电薄膜,具体而言为柔性的纳米银薄膜。然而,本发明对此不作任何限定。于其它实施例中,第二柔性导电薄膜可为柔性的银浆薄膜、锡膏薄膜或铜铟锡镓薄膜中的任一种。或者于其它实施例中,第二柔性导电薄膜可为石墨导电薄膜、石墨烯导电薄膜、碳纳米管材或碳纳米线材中的任一种。
从图5中可以看出,当源极2、漏极3和栅电极6的厚度为200纳米时,无机薄膜晶体管开启电压约0伏左右,开启时源漏间电流约为10-14安培,趋于饱和时源漏间电流约为10-5安培,器件开关比较大,接近109;栅极电流IG较小,接近10-13安培,器件的漏电流小,器件性能好。而在图6中,当源极2、漏极3和栅电极6的厚度为60纳米时,开启电压为负,约-10伏左右,开启时源漏间电流大(约为10-7安培),趋于饱和时源漏间电流约为10-5安培,器件开关比小,接近100;并且器件的源漏间电流ID不受栅极电压VG控制。进一步的,开启时栅极电流IG接近10-12安培,比第一柔性导电薄膜和第二柔性导电薄膜的厚度均为200纳米时高出一个数量级,器件性能差。同样的,当源极2、漏极3和栅电极6的厚度均小于100纳米时,其特性与厚度为60纳米时一样,性能很差。
于本实施例中,第一柔性导电薄膜和第二柔性导电薄膜均采用磁控溅射法进行制备。然而,本发明对此不作任何限定。于其它实施例中,第一柔性导电薄膜和第二柔性导电薄膜可分别采用化学气相沉积法、热蒸发法、原子层沉积法、脉冲激光沉积法、溶胶凝胶法、化学溶液或外延生长法中的任一种或多种的结合来形成。
进一步的,本实施例还提供一种包括至少一个上述无机薄膜晶体管的RFID标签。至少一个无机薄膜晶体管内单个有源层4的面积小于50微米*50微米且占整个RFID标签芯片面积比小于或等于5%。该设置限定了RFID标签内无机材料的面积,使得形成的RFID标签具有很好的抗弯曲性能,大大提高了RFID标签的使用范围。
综上所述,通过采用柔性基底且将无机薄膜晶体管中厚度较厚且面积较大的漏极、源极和栅电极采用柔性导电材料制成,该设置使得形成的无机薄膜晶体管在具有传统无机薄膜晶体管高稳定性、工艺高重复性的特点下还具有传统有机薄膜晶体管的可弯曲性,克服了传统无机薄膜晶体管弯曲容易脆裂的问题,实现了无机薄膜晶体管在电子标签等柔性电路上的应用。为具有更好的抗弯曲性能,设置由无机薄膜材料制成的有源层的厚度小于或等于20纳米。
虽然本发明已由较佳实施例揭露如上,然而并非用以限定本发明,任何熟知此技艺者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围当视权利要求书所要求保护的范围为准。

Claims (10)

1.一种无机薄膜晶体管,其特征在于,包括:
柔性基底;
源极和漏极,分别形成在柔性基底上,所述源极和漏极均由第一柔性导电薄膜制成,所述第一柔性导电薄膜的厚度大于或等于100纳米且小于或等于1微米;以及
依次形成在源极和漏极上方的有源层、栅介质层和栅电极,所述栅电极由第二柔性导电薄膜制成,所述第二柔性导电薄膜的厚度大于或等于100纳米且小于或等于1微米。
2.根据权利要求1所述的无机薄膜晶体管,其特征在于,所述有源层为金属氧化物半导体薄膜,所述有源层的厚度小于或等于20纳米。
3.根据权利要求1所述的无机薄膜晶体管,其特征在于,所述第一柔性导电薄膜和第二柔性导电薄膜均为柔性金属导电薄膜、石墨导电薄膜、石墨烯导电薄膜、碳纳米管材或碳纳米线材中的任一种。
4.根据权利要求3所述的无机薄膜晶体管,其特征在于,所述柔性金属导电薄膜为柔性的纳米银薄膜、柔性的银浆薄膜、锡膏薄膜或铜铟锡镓薄膜中的任一种。
5.一种无机薄膜晶体管的制备方法,其特征在于,包括:
提供一柔性基底;
在柔性基底上沉积第一柔性导电薄膜,经图形化后形成无机薄膜晶体管的源极和漏极,所述第一柔性导电薄膜的厚度大于或等于100纳米且小于或等于1微米;
在形成源极和漏极的柔性基底上依次形成有源层和栅介质层;
在栅介质层上沉积第二柔性导电薄膜,经图形化后形成栅电极,第二柔性导电薄膜的厚度大于或等于100纳米且小于或等于1微米。
6.根据权利要求5所述的无机薄膜晶体管的制备方法,其特征在于,采用磁控溅射法、化学气相沉积法、热蒸发法、原子层沉积法、脉冲激光沉积法、溶胶凝胶法、化学溶液或外延生长法中的任一种或多种的结合来形成第一柔性导电薄膜和第二柔性导电薄膜。
7.根据权利要求5所述的无机薄膜晶体管的制备方法,其特征在于,有源层为金属氧化物半导体薄膜,所述有源层的厚度小于或等于20纳米。
8.根据权利要求5所述的无机薄膜晶体管的制备方法,其特征在于,所述第一柔性导电薄膜和第二柔性导电薄膜均为柔性金属导电薄膜、石墨导电薄膜、石墨烯导电薄膜、碳纳米管材或碳纳米线材中的任一种。
9.一种RFID标签,其特征在于,包括至少一个如权利要求1-4任一项所述的无机薄膜晶体管。
10.根据权利要求9所述的RFID标签,其特征在于,在至少一个无机薄膜晶体管内单个有源层的面积小于50微米*50微米且占整个RFID标签芯片面积比小于或等于5%。
CN201611024685.9A 2016-11-17 2016-11-17 无机薄膜晶体管、制备方法及rfid标签 Pending CN106711229A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611024685.9A CN106711229A (zh) 2016-11-17 2016-11-17 无机薄膜晶体管、制备方法及rfid标签

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611024685.9A CN106711229A (zh) 2016-11-17 2016-11-17 无机薄膜晶体管、制备方法及rfid标签

Publications (1)

Publication Number Publication Date
CN106711229A true CN106711229A (zh) 2017-05-24

Family

ID=58941224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611024685.9A Pending CN106711229A (zh) 2016-11-17 2016-11-17 无机薄膜晶体管、制备方法及rfid标签

Country Status (1)

Country Link
CN (1) CN106711229A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890620A (zh) * 2018-09-07 2020-03-17 杭州潮盛科技有限公司 集成于芯片的天线结构及制作工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102397A1 (en) * 2008-10-27 2010-04-29 Samsung Electronics Co., Ltd. Transistor, semiconductor device including a transistor and methods of manufacturing the same
CN105552132A (zh) * 2016-02-04 2016-05-04 京东方科技集团股份有限公司 薄膜晶体管传感器及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102397A1 (en) * 2008-10-27 2010-04-29 Samsung Electronics Co., Ltd. Transistor, semiconductor device including a transistor and methods of manufacturing the same
CN105552132A (zh) * 2016-02-04 2016-05-04 京东方科技集团股份有限公司 薄膜晶体管传感器及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890620A (zh) * 2018-09-07 2020-03-17 杭州潮盛科技有限公司 集成于芯片的天线结构及制作工艺

Similar Documents

Publication Publication Date Title
CN103311276B (zh) 一种自对准石墨烯场效应晶体管及其制备方法
CN106158978B (zh) 薄膜晶体管、阵列基板及其制备方法
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN103325836B (zh) 一种石墨烯场效应晶体管及其制备方法
CN108807546A (zh) 氧化物薄膜晶体管及其制造方法
CN207925480U (zh) 薄膜晶体管和场效应二极管
CN108538920B (zh) 一种柔性铁电薄膜晶体管及其制备方法
CN106129086B (zh) Tft基板及其制作方法
CN104766888A (zh) 高介电常数栅介质复合沟道场效应晶体管及其制备方法
Irshaid et al. Zinc-oxide-based planar nanodiodes operating at 50 MHz
CN107634102A (zh) 薄膜晶体管及其制造方法及驱动方法、显示装置
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
Knobelspies et al. Improvement of contact resistance in flexible a-IGZO thin-film transistors by CF4/O2 plasma treatment
KR20130011966A (ko) 그라핀 옥사이드를 이용한 전계효과 트랜지스터 및 그 제조방법
Deng et al. A back-channel-etched amorphous InGaZnO thin-film transistor technology with Al-doped ZnO as source/drain and pixel electrodes
Han et al. Recent review on improving mechanical durability for flexible oxide thin film transistors
Weis et al. Modified transmission-line method for evaluation of the contact resistance: effect of channel-length-dependent threshold voltage
Hu et al. A MoS2-based coplanar neuron transistor for logic applications
EP3627543B1 (en) Method for manufacturing tft substrate
CN106711229A (zh) 无机薄膜晶体管、制备方法及rfid标签
CN108346582A (zh) 一种低欧姆接触场效应晶体管的制备方法
Lee et al. Systematic investigation on the effect of contact resistance on the performance of a‐IGZO thin‐film transistors with various geometries of electrodes
US9577091B2 (en) Vertical transistor and manufacturing method thereof
CN100573959C (zh) 一种有源层图形化的有机薄膜晶体管的制备方法
Kim et al. High-pressure oxygen annealing of Al2O3 passivation layer for performance enhancement of graphene field-effect transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524

RJ01 Rejection of invention patent application after publication