CN110875019A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN110875019A CN110875019A CN201910800914.9A CN201910800914A CN110875019A CN 110875019 A CN110875019 A CN 110875019A CN 201910800914 A CN201910800914 A CN 201910800914A CN 110875019 A CN110875019 A CN 110875019A
- Authority
- CN
- China
- Prior art keywords
- potential
- signal
- signal transmission
- gate
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种显示装置,当关于任意的栅极时钟信号传输线,将与该栅极时钟信号传输线相邻的2个信号传输线定义为第1相邻信号线和第2相邻信号线,并且将该栅极时钟信号传输线的电位从高电平变为低电平时的第1相邻信号线的电位与第2相邻信号线的电位的组合定义为相邻信号线状态时,包含多个栅极时钟信号传输线的多个信号传输线在信号输入端子部与栅极驱动器之间被配设为使得相邻信号线状态对于所有这多个栅极时钟信号传输线成为相同。
Description
技术领域
以下的公开涉及具备单片栅极驱动器的显示装置。
背景技术
以往,已知具备包含多个源极总线(视频信号线)和多个栅极总线(扫描信号线)的显示部的显示装置。关于这种显示装置,以往,用于驱动栅极总线的栅极驱动器(扫描信号线驱动电路)大多作为IC(Integrated Circuit;集成电路)芯片搭载在构成显示面板的基板的周边部。但是,近年来,在构成显示面板的基板上直接形成栅极驱动器的情况逐渐变多。这种栅极驱动器被称为“单片栅极驱动器(monolithic gate driver)”。例如,在液晶显示装置中,单片栅极驱动器形成在作为构成液晶面板的2个玻璃基板中的一个基板的TFT基板上。以下,以液晶显示装置为例进行说明。
典型来说,从包括TFT基板和彩色滤光片基板的液晶面板的外部提供控制单片栅极驱动器的动作的栅极控制信号。如图15所示,在TFT基板的一端部设置有用于接收从外部传送来的栅极控制信号等的信号输入端子部71。在图15所示的例子中,包括栅极起始脉冲信号GSP和作为4相时钟信号的栅极时钟信号CK1、CK1B、CK2、CK2B的栅极控制信号、以及低电平的直流电源电压VSS被提供给信号输入端子部71。在图15中,标注了附图标记73的区域是TFT基板与彩色滤光片基板相对的区域,标注了附图标记74的区域是在与TFT基板相对的位置未设置有彩色滤光片基板的区域。单片栅极驱动器与信号输入端子部之间的信号传输线的布局例已公开于例如日本的特开2013-80041号公报。
此外,以下,假设栅极控制信号的高电平侧的电位为栅极高电位(使连接到栅极总线的像素TFT成为导通状态的电位),栅极控制信号的低电平侧的电位为栅极低电位(使连接到栅极总线的像素TFT成为截止状态的电位)。另外,假设由低电平的直流电源电压VSS提供的电位与栅极低电位相等,由高电平的直流电源电压VDD提供的电位与栅极高电位相等。
在本说明书中,将用于从某个构成要素向其它构成要素传输各种信号或电源电压的配线称为“信号传输线”。另外,将分别传输栅极时钟信号CK1、CK1B、CK2以及CK2B的信号线称为“CK1传输线”、“K1B传输线”、“CK2传输线”以及“CK2B传输线”,将传输栅极起始脉冲信号GSP的信号线称为“GSP传输线”,将传输低电平的直流电源电压VSS的信号线称为“VSS传输线”。此外,将CK1传输线、CK1B传输线、CK2传输线以及CK2B传输线统称为“栅极时钟信号传输线”。
关于图15所示的构成,在信号输入端子部71与栅极驱动器之间设置有用于保护栅极驱动器内的电路元件免受静电干扰的保护电路72。如图16所示,通过在相互相邻的2个信号传输线间设置二极管来实现保护电路72。此外,如图16中标注了附图标记75的部分那样彼此朝向相反方向的2个二极管并联连接而成的电路被称为“二极管环”。详细地说,如图17所示,各二极管环通过由第1晶体管78构成的第1二极管76和由第2晶体管79构成的第2二极管77实现。第1晶体管78的栅极端子与源极端子被连接,从而实现第1二极管76的阳极。第1二极管76的阴极由第1晶体管78的漏极端子实现。第2晶体管79的栅极端子与源极端子被连接,从而实现第2二极管77的阳极。第2二极管77的阴极由第2晶体管79的漏极端子实现。第1二极管76的阳极和第2二极管77的阴极连接到一个信号传输线7a,第1二极管76的阴极和第2二极管77的阳极连接到另一个信号传输线7b。如上所述构成的二极管环设置在信号传输线间,因此,不论哪个信号传输线受到静电,静电所引起的电荷都会从受到静电的信号传输线流向其它信号传输线。从而,防止栅极驱动器内的电路元件的静电破坏。
另外,在具备单片栅极驱动器的液晶显示装置中,为了降低功耗,有时会采用被称为“电荷共享(charge sharing)”的如下手法:在使栅极时钟信号的电平(信号电位)变化时,使2个信号传输线(具体来说,是传输想要使电平从低电平变为高电平的栅极时钟信号的信号传输线与传输想要使电平从高电平变为低电平的栅极时钟信号的信号传输线)相互短路。在采用了电荷共享的液晶显示装置中,例如当关注于相位彼此相差了180度的栅极时钟信号CK1与栅极时钟信号CK1B时,在使这些信号的电平变化时,会进行CK1传输线与CK1B传输线的短路。
图18是示出用于进行电荷共享的概略构成的图。在此,关注于在CK1传输线813与CK1B传输线814之间的电荷共享。此外,在图18中,对生成栅极时钟信号CK1、CK1B的外部电路标注了附图标记800。CK1传输线813经由开关811a连接到外部电路800,CK1B传输线814经由开关811b连接到外部电路800。在CK1传输线813与CK1B传输线814之间设置有开关812。
在如上所述的构成中,在应当使CK1传输线813的电位(即,栅极时钟信号CK1)从高电平(栅极高电位Vgh)变为低电平(栅极低电位Vgl)时、以及在应当使CK1B传输线814的电位(即,栅极时钟信号CK1B)从高电平(栅极高电位Vgh)变为低电平(栅极低电位Vgl)时,开关811a、811b被设为截止状态,并且开关812被设为导通状态。其结果是,CK1传输线813与CK1B传输线814发生短路。从而,若是使CK1传输线813的电位从高电平变为低电平的情形,则如图19中的时间点t91~时间点t92的期间那样,由于CK1传输线813与CK1B传输线814发生短路,从而,CK1传输线813的电位从高电平逐渐下降,CK1B传输线814的电位从低电平逐渐上升。并且,当变为时间点t92时,开关812被设为截止状态,并且开关811a、811b被设为导通状态。此时,从外部电路800输出低电平的直流电源电压作为栅极时钟信号CK1,输出高电平的直流电源电压作为栅极时钟信号CK1B。从而,在时间点t92,CK1传输线813的电位变为低电平(栅极低电位Vgl),CK1B传输线814的电位变为高电平(栅极高电位Vgh)。在此,在时间点t91~时间点t92的期间,在电源与CK1传输线813之间以及电源与CK1B传输线814之间没有电流流动。因此,与不采用电荷共享的构成相比较,功耗降低。
如上所述,在具备单片栅极驱动器的显示装置中,通过具备保护电路,从而实现防止单片栅极驱动器内的电路元件的静电破坏,另外,通过采用电荷共享,从而实现功耗的降低。
但是,在具备单片栅极驱动器的显示装置中,在设置如上所述的保护电路并且采用电荷共享的情况下,有时会在画面上产生横条纹。以下,对此进行说明。
首先,说明关于对显示部内的像素电容进行写入(视频信号的写入)的基本事项。图20是对像素电容进行正极性的写入时的信号波形图,图21是对像素电容进行负极性的写入时的信号波形图。此外,在图20和图21中,用附图标记Vcom表示共用电极电位。在进行正极性的写入时,如图20所示,在视频信号V到达期望的电位后,扫描信号G的电位从栅极低电位Vgl向栅极高电位Vgh变化。从而,像素电极电位(像素TFT的漏极电位)VP上升。然后,扫描信号G的电位从栅极高电位Vgh向栅极低电位Vgl变化。此时,由于像素TFT周边的电容耦合,像素电极电位VP随着扫描信号G的电位的下降而下降(参照在图20中标注了附图标记81的部分)。其结果是,标注了附图标记82的箭头所表示的大小的电压被施加到液晶。在进行负极性的写入时,如图21所示,在视频信号V到达期望的电位后,扫描信号G的电位从栅极低电位Vgl向栅极高电位Vgh变化。从而,像素电极电位VP下降。然后,扫描信号G的电位从栅极高电位Vgh向栅极低电位Vgl变化。此时,由于像素TFT周边的电容耦合,像素电极电位VP随着扫描信号G的电位的下降而下降(参照在图21中标注了附图标记83的部分)。其结果是,标注了附图标记84的箭头所表示的大小的电压被施加到液晶。此外,与由于扫描信号G的电位的下降而引起的像素电极电位VP的下降量相应的电压被称为“下拉电压”或“馈通电压”。
关于图20和图21所示的扫描信号G的波形,理想的波形是如图22中的虚线所示那样的矩形的波形,但实际上会如图22中的实线所示的那样产生延迟(波形的钝化)。若是扫描信号G的波形在所有行都产生相同的延迟,则上述的下拉电压在所有行都会变为相同程度的大小。但是,若是扫描信号G的波形的延迟程度按每一行而不同,则下拉电压的大小也会按每一行而不同。于是,最佳相对电位(正极性的写入时的液晶施加电压和负极性的写入时的液晶施加电压成为相同的那样的共用电极电位)也会按每一行而不同。其结果是,即使是以使共用电极电位与某行的最佳相对电位一致的方式进行了设定(共用电极电位的设定),也会产生共用电极电位与最佳相对电位不一致的行,因此,画面上会产生横条纹。在具备单片栅极驱动器的显示装置中,在设置如上所述的保护电路并且采用电荷共享的情况下,会如以下记载的那样,下拉电压的大小按每一行而不同,在画面上产生横条纹。
关于上述的保护电路,若二极管环为低电阻,则相互相邻的2个信号传输线间有时会产生漏电流。例如,在图23中的信号传输线912的电位应当从高电平向低电平变化时,有时会产生经由二极管环921的来自信号传输线911的漏电流931、以及经由二极管环922的来自信号传输线913的漏电流932。此时,电荷共享结束时间点的信号传输线912的电位依赖于漏电流的朝向或大小。在图19示出了CK1传输线的电位(即,栅极时钟信号CK1)的波形,但该波形的变化依赖于CK1传输线与同其相邻的信号传输线之间的漏电流的朝向或大小。详细地说,若是在时间点t91~时间点t92的期间相邻信号线(与CK1传输线相邻的信号传输线)的电位为高电平,则CK1传输线的电位会如图24中标注了附图标记96的虚线那样变化,若是在时间点t91~时间点t92的期间相邻信号线的电位为低电平,则CK1传输线的电位会如图24中标注了附图标记97的虚线那样变化。这样,栅极时钟信号从高电平变为低电平时的电荷共享结束时间点处的该栅极时钟信号的电位会根据进行电荷共享的期间中的相邻信号线的电位而变动。
在具备单片栅极驱动器的现有的液晶显示装置中,由于以下理由,例如4个栅极时钟信号中的每一个栅极时钟信号从高电平向低电平变化时的电荷共享结束时间点的电位是不一致的。此外,在本说明书中,关于任意的栅极时钟信号传输线,将与该栅极时钟信号传输线相邻的2个信号传输线定义为第1相邻信号线和第2相邻信号线,将该栅极时钟信号传输线的电位从高电平变为低电平时的第1相邻信号线的电位与第2相邻信号线的电位的组合定义为相邻信号线状态。
在如图15和图16所示的那样在TFT基板上配设有多个信号传输线,栅极时钟信号CK1、CK1B、CK2以及CK2B的波形是图25所示那样的波形的情况下,各栅极时钟信号传输线的电位从高电平(栅极高电位Vgh)变为低电平(栅极低电位Vgl)的时间点前后的第1相邻信号线和第2相邻信号线的电位的变化会成为如图26所示的那样。在图26中,用附图标记td来表示各栅极时钟信号传输线的电位从高电平变为低电平的定时。在图26中,例如在标注了附图标记99的部分示出了CK2传输线的电位(即,栅极时钟信号CK2的电位)从高电平变为低电平的时间点前后的CK1传输线(CK2传输线的第1相邻信号线)、CK2传输线、以及CK1B传输线(CK2传输线的第2相邻信号线)的电位的变化(即,栅极时钟信号CK1、CK2以及CK1B的电位的变化)。此外,实际上,如图19所示,各栅极时钟信号从高电平变为低电平的期间是有宽度的期间(在图19中,是时间点t91~时间点t92的期间),但在图26中,为了方便,将该期间表示为一个时间点。
在图26中,关注于CK1传输线。在CK1传输线的电位从栅极高电位Vgh变为栅极低电位Vgl的定时td,作为第1相邻信号线的VSS传输线的电位为栅极低电位Vgl,作为第2相邻信号线的CK2传输线的电位为栅极高电位Vgh。在图26中,关注于CK2传输线。在CK2传输线的电位从栅极高电位Vgh变为栅极低电位Vgl的定时td,作为第1相邻信号线的CK1传输线的电位为栅极低电位Vgl,作为第2相邻信号线的CK1B传输线的电位为栅极高电位Vgh。在图26中,关注于CK1B传输线。在CK1B传输线的电位从栅极高电位Vgh变为栅极低电位Vgl的定时td,作为第1相邻信号线的CK2传输线的电位为栅极低电位Vgl,作为第2相邻信号线的CK2B传输线的电位为栅极高电位Vgh。在图26中,关注于CK2B传输线。在CK2B传输线的电位从栅极高电位Vgh变为栅极低电位Vgl的定时td,作为第1相邻信号线的CK1B传输线的电位为栅极低电位Vgl,作为第2相邻信号线的GSP传输线的电位也是栅极低电位Vgl。
如上所述,关于CK1传输线、CK2传输线以及CK1B传输线,在其电位从栅极高电位Vgh变为栅极低电位Vgl的定时,第1相邻信号线的电位为栅极低电位Vgl,第2相邻信号线的电位为栅极高电位Vgh。相对于此,关于CK2B传输线,在其电位从栅极高电位Vgh变为栅极低电位Vgl的定时,第1相邻信号线的电位为栅极低电位Vgl,第2相邻信号线的电位也是栅极低电位Vgl。这样,在CK1传输线、CK2传输线及CK1B传输线与CK2B传输线之间,上述的相邻信号线状态不同。因此,电荷共享结束时间点的CK2B传输线的电位与电荷共享结束时间点的CK1传输线、CK2传输线及CK1B传输线的电位不同。即,栅极时钟信号CK2B从栅极高电位Vgh变为栅极低电位Vgl时的波形与栅极时钟信号CK1、CK2及CK1B从栅极高电位Vgh变为栅极低电位Vgl时的波形不同。因此,栅极时钟信号CK2B作为扫描信号G被提供到的行的扫描信号G的下拉电压不同于栅极时钟信号CK1、CK2、CK1B中的任意一个作为扫描信号G被提供到的行的扫描信号G的下拉电压。其结果是,画面上会产生横条纹。特别是,在进行中间灰度级的纯色画面显示时容易视觉识别到横条纹。
发明内容
因此,在具备单片栅极驱动器的显示装置中,希望抑制信号传输线间的漏电流所引起的横条纹的发生。
(1)本发明的一些实施方式的显示装置
是具备包含配设有多个扫描信号线的显示部的显示面板的显示装置,
上述显示装置具备:
扫描信号线驱动电路,其单片地形成在构成上述显示面板的面板基板上,驱动上述多个扫描信号线;以及
信号输入端子部,其设置在上述面板基板上,至少被输入对上述扫描信号线驱动电路的动作进行控制的多个扫描控制信号,
上述多个扫描控制信号包含作为相数为4以上的时钟信号的多个扫描控制时钟信号,
在上述信号输入端子部与上述扫描信号线驱动电路之间配设有多个信号传输线,上述多个信号传输线包含分别传输上述多个扫描控制时钟信号的多个扫描控制时钟信号传输线,
当关于任意的扫描控制时钟信号传输线,将与该扫描控制时钟信号传输线相邻的2个信号传输线定义为第1相邻信号线和第2相邻信号线,并且将该扫描控制时钟信号传输线的电位从高电平变为低电平时的上述第1相邻信号线的电位与上述第2相邻信号线的电位的组合定义为相邻信号线状态时,上述相邻信号线状态对于所有上述多个扫描控制时钟信号传输线是相同的。
根据这种构成,在具备单片栅极驱动器的显示装置中,为了控制该单片栅极驱动器的动作,使用作为相数为4以上的时钟信号的多个扫描控制时钟信号。在信号输入端子部与单片栅极驱动器之间配设有包含分别传输多个扫描控制时钟信号的多个扫描控制时钟信号传输线的多个信号传输线。在这种构成中,上述多个信号传输线被配设为使得相邻信号线状态(扫描控制时钟信号传输线的电位从高电平变为低电平时的第1相邻信号线的电位与第2相邻信号线的电位的组合)对于所有这多个扫描控制时钟信号传输线成为相同。因此,当在扫描控制时钟信号传输线间进行电荷共享时,无论电荷共享对象是哪个扫描控制时钟信号传输线,都会同样地产生漏电流。因此,信号电位从高电平向低电平变化时的信号波形在所有扫描控制时钟信号中是相同的。从而,扫描信号的下降所引起的下拉电压的大小在所有行是大致相等的。其结果是,会抑制画面上产生横条纹。如上所述,在具备单片栅极驱动器的显示装置中,会抑制信号传输线间的漏电流所引起的横条纹的产生。
(2)另外,本发明的一些实施方式的显示装置包含上述(1)的构成,
与上述多个扫描控制时钟信号传输线中的任意一个相邻地配设有伪信号传输线,从而,上述相邻信号线状态对于所有上述多个扫描控制时钟信号传输线是相同的。
(3)另外,本发明的一些实施方式的显示装置包含上述(2)的构成,
上述伪信号传输线传输与上述多个扫描控制信号不同的伪信号,
上述信号输入端子部包含从上述显示面板的外部被输入上述伪信号的端子。
(4)另外,本发明的一些实施方式的显示装置包含上述(2)的构成,
上述多个扫描控制信号中的任意一个扫描控制信号通过在上述面板基板上引绕与其对应的信号传输线,而被提供给上述伪信号传输线。
(5)另外,本发明的一些实施方式的显示装置包含上述(1)的构成,
与上述多个扫描控制时钟信号传输线中的任意一个相邻地配设有传输高电平的电压的高电压信号传输线,从而,上述相邻信号线状态对于所有上述多个扫描控制时钟信号传输线是相同的。
(6)另外,本发明的一些实施方式的显示装置包含上述(1)至上述(5)中的任意一个构成,
关于任意的扫描控制时钟信号传输线,在该扫描控制时钟信号传输线的电位从高电平变为低电平时,上述第1相邻信号线和上述第2相邻信号线中的一方的电位维持为高电平,上述第1相邻信号线和上述第2相邻信号线中的另一方的电位维持为低电平。
(7)另外,本发明的一些实施方式的显示装置在上述(1)至上述(6)中的任意一个构成的基础上,
还具备使2个扫描控制时钟信号传输线相互短路的短路控制部,
在任意的扫描控制时钟信号传输线连接有:阳极连接到上述第1相邻信号线的二极管的阴极;阴极连接到上述第1相邻信号线的二极管的阳极;阳极连接到上述第2相邻信号线的二极管的阴极;以及阴极连接到上述第2相邻信号线的二极管的阳极,
上述多个扫描控制时钟信号传输线被分组,将分别传输相位彼此相差了180度的2个扫描控制时钟信号的2个扫描控制时钟信号传输线作为一组,
上述短路控制部在任意的扫描控制时钟信号传输线的电位应当从高电平变为低电平时,使包含该扫描控制时钟信号传输线的作为一组的2个扫描控制时钟信号传输线相互短路。
(8)另外,本发明的一些实施方式的显示装置包含上述(7)的构成,
被上述短路控制部短路的2个扫描控制时钟信号传输线未配设为相邻。
参照附图并根据本发明的下述详细说明,本发明的上述以及其它目的、特征、方式及效果会更加清楚。
附图说明
图1是示出一实施方式的液晶显示装置的整体构成的框图。
图2是示出上述实施方式中的1个像素形成部的构成的电路图。
图3是示出上述实施方式的液晶显示装置的功能构成的功能框图。
图4是示出上述实施方式的栅极驱动器的构成的框图。
图5是用于说明上述实施方式的栅极驱动器的动作的信号波形图。
图6是示出上述实施方式中的移位寄存器内的单位电路的一构成例的电路图。
图7是用于说明上述实施方式中的单位电路的动作的信号波形图。
图8是示出在上述实施方式中用于进行电荷共享的构成的图。
图9是用于说明上述实施方式中的栅极驱动器与信号输入端子部之间的信号传输线的布局的图。
图10是用于说明上述实施方式的信号传输线的布局的图。
图11是用于说明在上述实施方式中各栅极时钟信号传输线的电位从高电平变为低电平的时间点前后的第1相邻信号线和第2相邻信号线的电位的变化的图。
图12是用于说明上述实施方式的第1变形例中的信号传输线的布局的图。
图13是用于说明上述实施方式的第2变形例中的信号传输线的布局的图。
图14是用于说明在上述实施方式的第2变形例中各栅极时钟信号传输线的电位从高电平变为低电平的时间点前后的第1相邻信号线和第2相邻信号线的电位的变化的图。
图15是用于说明现有例中的栅极驱动器与信号输入端子部之间的信号传输线的布局的图。
图16是示出现有例中的保护电路的构成的概略图。
图17是示出现有例中的二极管环的构成的电路图。
图18是示出现有例中用于进行电荷共享的概略构成的图。
图19是用于说明现有例中的电荷共享的信号波形图。
图20是现有例中的对像素电容进行正极性的写入时的信号波形图。
图21是现有例中的对像素电容进行负极性的写入时的信号波形图。
图22是用于说明现有例中的扫描信号的波形的延迟的图。
图23是用于说明现有例中的经由二极管环的信号传输线间的漏电流的图。
图24是用于说明现有例中的信号传输线间的漏电流的影响的图。
图25是现有例中的4个栅极时钟信号的信号波形图。
图26是用于说明在现有例中各栅极时钟信号传输线的电位从高电平变为低电平的时间点前后的第1相邻信号线和第2相邻信号线的电位的变化的图。
具体实施方式
以下,参照附图来说明一实施方式。
<1.整体构成>
图1是示出一实施方式的液晶显示装置的整体构成的框图。该液晶显示装置具备:定时控制电路100、栅极驱动器(扫描信号线驱动电路)200、源极驱动器(视频信号线驱动电路)300以及显示部400。定时控制电路100例如以IC芯片的形式搭载于控制基板B1。在作为构成液晶面板的2个玻璃基板中的一个基板的TFT基板(阵列基板)B2,单片地形成有栅极驱动器200和显示部400(即,栅极驱动器200是单片栅极驱动器),并且例如以IC芯片(在图1所示的例子中是3个IC芯片)的形式搭载有源极驱动器300。在形成有栅极驱动器200或显示部400的区域的上方,以与TFT基板B2相对的方式设置有彩色滤光片基板。即,由TFT基板B2和彩色滤光片基板形成了液晶面板。控制基板B1与TFT基板B2通过FPC(柔性电路基板)B3连接。此外,在图1所示的例子中,栅极驱动器200设置在显示部400的一端侧和另一端侧,但不限于此。例如也可以仅在显示部400的一端侧设置有栅极驱动器200。
在显示部400配设有多个源极总线(视频信号线)SL和多个栅极总线(扫描信号线)GL。在显示部400内,在源极总线SL与栅极总线GL的交叉点设置有形成像素的像素形成部。图2是示出1个像素形成部4的构成的电路图。各像素形成部4包含:TFT(像素TFT)41,其是开关元件,其栅极端子连接到通过对应的交叉点的栅极总线GL,并且源极端子连接到通过该交叉点的源极总线SL;像素电极42,其连接到该TFT41的漏极端子;共用电极43,其被施加固定的电压;以及液晶电容44,其由像素电极42和共用电极43形成。此外,有时也与液晶电容44并列地设置有辅助电容。
液晶的动作模式没有特别限定。可以采用AFFS模式、IPS模式等横电场模式,也可以采用TN模式、ASV模式等纵电场模式。
图3是示出本实施方式的液晶显示装置的功能构成的功能框图。如上所述,该液晶显示装置具备:定时控制电路100、栅极驱动器200、源极驱动器300以及显示部400。
定时控制电路100接收从外部传送来的图像数据DAT、以及水平同步信号或垂直同步信号等定时信号群TG,并输出数字视频信号DV、用于控制栅极驱动器200的动作的栅极控制信号(扫描控制信号)GCTL、以及用于控制源极驱动器300的动作的源极控制信号SCTL。栅极控制信号GCTL中包含栅极起始脉冲信号和栅极时钟信号。源极控制信号SCTL中包含源极起始脉冲信号、源极时钟信号以及锁存选通信号。
栅极驱动器200基于从定时控制电路100传送来的栅极控制信号GCTL,以1个垂直扫描期间为周期反复对各栅极总线GL施加激活的扫描信号。此外,后述对于栅极驱动器200的详细说明。
源极驱动器300基于从定时控制电路100传送来的数字视频信号DV和源极控制信号SCTL,对上述多个源极总线SL施加驱动用的视频信号。此时,在源极驱动器300中,在产生源极时钟信号的脉冲的定时,依次保持示出应当对各源极总线SL施加的电压的数字视频信号DV。并且,在产生锁存选通信号的脉冲的定时,上述保持的数字视频信号DV被转换为模拟电压。该转换后的模拟电压作为驱动用的视频信号被一齐施加到所有源极总线SL。
如上所述,栅极总线GL被施加扫描信号,源极总线SL被施加驱动用的视频信号,从而,与从外部传送来的图像数据DAT相应的图像显示于显示部400。
<2.栅极驱动器>
接下来,说明栅极驱动器200的构成。此外,在此说明的构成只是一个例子,也能够采用其它各种构成。
<2.1移位寄存器>
如图4所示,栅极驱动器200由多级移位寄存器20构成。此外,在本说明书中,将构成移位寄存器的各级的电路称为“单位电路”。在图4中仅示出了伪(dummy)输出用的单位电路2(0)以及第1级至第4级单位电路2(1)~2(4)。各单位电路2包含分别用于接收第1时钟CKA、第2时钟CKB、低电平的直流电源电压VSS、置位信号S、复位信号R的输入端子、以及用于输出输出信号Q的输出端子。
移位寄存器20被提供栅极起始脉冲信号GSP、作为4相时钟信号的栅极时钟信号CK1、CK1B、CK2以及CK2B作为栅极控制信号GCTL。栅极时钟信号CK1、CK1B、CK2以及CK2B的高电平侧的电位为栅极高电位Vgh,栅极时钟信号CK1、CK1B、CK2以及CK2B的低电平侧的电位为栅极低电位Vgl。移位寄存器20还被提供低电平的直流电源电压VSS。栅极时钟信号CK1、CK1B、CK2以及CK2B的波形是图25所示那样的波形。即,栅极时钟信号CK1与栅极时钟信号CK1B的相位相差了180度,栅极时钟信号CK2与栅极时钟信号CK2B的相位相差了180度,栅极时钟信号CK1的相位比栅极时钟信号CK2的相位超前90度。此外,在图25中示出了各脉冲与哪个扫描信号对应。例如,记为G(5)的脉冲是与被提供给第5行栅极总线的扫描信号对应的。在本说明书中,在统称栅极时钟信号CK1、CK1B、CK2以及CK2B时,对栅极时钟信号标注附图标记GCK。在本实施方式中,由栅极时钟信号GCK实现扫描控制时钟信号。
被提供给移位寄存器20的各级(各单位电路2)的输入端子的信号如下(参照图4)。关于栅极时钟信号GCK,对第1级单位电路2(1)提供栅极时钟信号CK1作为第1时钟CKA,并且提供栅极时钟信号CK1B作为第2时钟CKB,对第2级单位电路2(2)提供栅极时钟信号CK2作为第1时钟CKA,并且提供栅极时钟信号CK2B作为第2时钟CKB,对第3级单位电路2(3)提供栅极时钟信号CK1B作为第1时钟CKA,并且提供栅极时钟信号CK1作为第2时钟CKB,对第4级单位电路2(4)提供栅极时钟信号CK2B作为第1时钟CKA,并且提供栅极时钟信号CK2作为第2时钟CKB。在第5级以后也按每4级重复这种构成。此外,对于伪输出用的单位电路2(0),提供栅极时钟信号CK2B作为第1时钟CKA,并且提供栅极时钟信号CK2作为第2时钟CKB。
另外,对任意级(在此设为第n级)单位电路2(n)提供从2级前的单位电路2(n-2)输出的输出信号Q作为置位信号S,提供从2级后的单位电路2(n+2)输出的输出信号Q作为复位信号R。但是,对单位电路2(0)、2(1)提供栅极起始脉冲信号GSP作为置位信号S。所有单位电路2共同被提供低电平的直流电源电压VSS。此外,在本实施方式中,示出了对单位电路2(0)、2(1)提供相同的栅极起始脉冲信号GSP作为置位信号S的构成,但也可以采用对单位电路2(0)和单位电路2(1)提供相互不同的栅极起始脉冲信号的构成。
从移位寄存器20的各级(各单位电路2)的输出端子输出输出信号Q(参照图4)。从任意级(在此设为第n级)输出的输出信号Q除了作为扫描信号G(n)被提供给栅极总线GL(n)以外,还作为复位信号R被提供给2级前的单位电路2(n-2),并且作为置位信号S被提供给2级后的单位电路2(n+2)。但是,从单位电路2(0)、2(1)输出的输出信号Q不会作为复位信号R被提供给其它单位电路2。另外,从单位电路2(0)输出的输出信号Q成为伪输出用的信号DMY,不被提供给栅极总线GL。
图5是用于说明栅极驱动器200的动作的信号波形图。在上述的构成中,当作为置位信号S的栅极起始脉冲信号GSP的脉冲被提供给移位寄存器20内的单位电路2(0)、2(1)时,会基于栅极时钟信号CK1、CK2、CK1B以及CK2B的时钟动作,进行移位寄存器20的移位动作。即,从各单位电路2输出的输出信号Q依次变为高电平。从而,由图5可知,显示部400内的栅极总线GL依次变为选择状态。
<2.2单位电路的构成>
图6是示出移位寄存器20内的单位电路2的一构成例的电路图。如图6所示,该单位电路2具备:4个薄膜晶体管T1~T4以及1个电容器(电容元件)C1。另外,该单位电路2除了具有低电平的直流电源电压VSS用的输入端子以外,还具有4个输入端子21~24以及1个输出端子29。在此,对接收置位信号S的输入端子标注了附图标记21,对接收复位信号R的输入端子标注了附图标记22,对接收第1时钟CKA的输入端子标注了附图标记23,对接收第2时钟CKB的输入端子标注了附图标记24。
接下来,说明单位电路2内的构成要素间的连接关系。薄膜晶体管T1的栅极端子、薄膜晶体管T2的源极端子、薄膜晶体管T4的漏极端子以及电容器C1的一端被相互连接。此外,它们彼此连接的区域(配线)被称为“输出控制节点”。对输出控制节点标注附图标记netA。
关于薄膜晶体管T1,其栅极端子连接到输出控制节点netA,漏极端子连接到输入端子23,源极端子连接到输出端子29。关于薄膜晶体管T2,其栅极端子和漏极端子连接到输入端子21(即,连接成二极管),源极端子连接到输出控制节点netA。关于薄膜晶体管T3,其栅极端子连接到输入端子24,漏极端子连接到输出端子29,源极端子连接到低电平的直流电源电压VSS用的输入端子。关于薄膜晶体管T4,其栅极端子连接到输入端子22,漏极端子连接到输出控制节点netA,源极端子连接到低电平的直流电源电压VSS用的输入端子。关于电容器C1,其一端连接到输出控制节点netA,另一端连接到输出端子29。
接下来,说明各构成要素的功能。薄膜晶体管T1在输出控制节点netA的电位为高电平时,将第1时钟CKA的电位提供给输出端子29。薄膜晶体管T2在置位信号S为高电平时,使输出控制节点netA的电位朝向高电平变化。薄膜晶体管T3在第2时钟CKB为高电平时,使输出端子29的电位朝向低电平变化。薄膜晶体管T4在复位信号R为高电平时,使输出控制节点netA的电位朝向低电平变化。
<2.3单位电路的动作>
参照图7来说明上述的单位电路2的动作。在该液晶显示装置动作的期间,单位电路2被提供占空比(on duty)被设定为50%程度的值的第1时钟CKA和第2时钟CKB。在时间点t0以前的期间,输出控制节点netA的电位和输出信号Q的电位维持为低电平。
当变为时间点t0时,输入端子21被提供置位信号S的脉冲。由于薄膜晶体管T2是如图6所示的那样连接成二极管连接的,因此,薄膜晶体管T2会由于该置位信号S的脉冲而变为导通状态,电容器C1被充电。从而,输出控制节点netA的电位上升,薄膜晶体管T1变为导通状态。在此,在时间点t0~时间点t1的期间,第1时钟CKA为低电平。因此,在该期间,输出信号Q维持为低电平。另外,在时间点t0~时间点t1的期间,复位信号R为低电平,因此,薄膜晶体管T4维持为截止状态。因此,在该期间,输出控制节点netA的电位不会下降。
当变为时间点t1时,第1时钟CKA从低电平变为高电平。此时,由于薄膜晶体管T1为导通状态,因此,随着输入端子23的电位的上升,输出端子29的电位上升。在此,如图6所示,由于输出控制节点netA与输出端子29之间设置有电容器C1,因此,随着输出端子29的电位的上升,输出控制节点netA的电位也上升(输出控制节点netA变为升压状态)。其结果是,薄膜晶体管T1的栅极端子被施加较大的电压,输出信号Q的电位上升至第1时钟CKA的高电平的电位。从而,连接到该单位电路的输出端子29的栅极总线GL变为选择状态。此外,在时间点t1~时间点t2的期间,第2时钟CKB为低电平。因此,薄膜晶体管T3维持为截止状态,因而在该期间,输出信号Q的电位不会下降。
当变为时间点t2时,第1时钟CKA从高电平变为低电平。从而,随着输入端子23的电位的下降,输出端子29的电位(输出信号Q的电位)下降,输出控制节点netA的电位也经由电容器C1而下降。另外,在时间点t2,输入端子22被提供复位信号R的脉冲。从而,薄膜晶体管T4变为导通状态。其结果是,输出控制节点netA的电位从高电平变为低电平。另外,在时间点t2,第2时钟CKB从低电平变为高电平。从而,薄膜晶体管T3变为导通状态。其结果是,输出端子29的电位(输出信号Q的电位)变为低电平。
<3.用于电荷共享的构成和动作>
接下来,说明用于上述的电荷共享的构成和动作。在本实施方式中,使用图25所示那样的波形的4个栅极时钟信号CK1、CK1B、CK2以及CK2B。因此,在CK1传输线与CK1B传输线之间进行电荷共享,在CK2传输线与CK2B传输线之间进行电荷共享。即,配设在TFT基板B2上的栅极时钟信号传输线被分组,将分别传输相位彼此相差了180度的2个栅极时钟信号的2个栅极时钟信号传输线作为一组,在任意的栅极时钟信号传输线的电位应当从高电平变为低电平时,在包含该栅极时钟信号传输线的作为一组的2个栅极时钟信号传输线之间进行电荷共享。
图8是示出用于进行电荷共享的构成的图。此外,在此,关注于CK1传输线113与CK1B传输线114之间的电荷共享。作为用于进行电荷共享的构成要素,在上述的控制基板B1上设置开关111a、开关111b以及开关112。开关111a和开关111b的导通/截至状态受电荷共享控制信号SCH1控制,开关112的导通/截至状态受电荷共享控制信号SCH2控制。此外,电荷共享控制信号SCH1、SCH2从定时控制电路100输出。在此,假设“各开关在对应的电荷共享控制信号为高电平时变为导通状态,在对应的电荷共享控制信号为低电平时变为截止状态”。
在应当使CK1传输线113的电位(即,栅极时钟信号CK1)从高电平变为低电平时、以及在应当使CK1B传输线114的电位(即,栅极时钟信号CK1B)从高电平变为低电平时,定时控制电路100将电荷共享控制信号SCH1设为低电平,并且将电荷共享控制信号SCH2设为高电平。从而,开关111a、111b变为截止状态,开关112变为导通状态。其结果是,CK1传输线113与CK1B传输线114短路。
在应当使CK1传输线113的电位或CK1B传输线114的电位从高电平变为低电平时以外的时候,定时控制电路100将电荷共享控制信号SCH1维持为高电平,并且将电荷共享控制信号SCH2维持为低电平。从而,开关111a、111b维持为导通状态,开关112维持为截止状态。因此,从定时控制电路100作为栅极时钟信号CK1输出的直流电源电压被施加到CK1传输线113,并且从定时控制电路100作为栅极时钟信号CK1B输出的直流电源电压被施加到CK1B传输线114。
此外,在本实施方式中,由定时控制电路100、开关111a、开关111b以及开关112实现短路控制部。
<4.栅极控制信号用的信号传输线等的布局>
接下来,参照图9和图10来说明栅极控制信号用的信号传输线等在本实施方式中的布局。在图9中,标注了附图标记53的区域是TFT基板B2与彩色滤光片基板相对的区域。如图9所示,在TFT基板B2的一端部设置有用于接收从定时控制电路100传送来的栅极控制信号等的信号输入端子部51。在本实施方式中,包括栅极起始脉冲信号GSP和作为4相时钟信号的栅极时钟信号CK1、CK1B、CK2、CK2B的栅极控制信号、低电平的直流电源电压VSS、以及伪信号DUM被提供给信号输入端子部51。此外,以下,将传输伪信号DUM的信号线称为“伪信号传输线”。
在信号输入端子部51与栅极驱动器200之间设置有用于保护栅极驱动器200内的电路元件免受静电干扰的保护电路52。该保护电路52的具体构成与现有的保护电路72(参照图16和图17)是同样的,因此,省略说明。
在信号输入端子部51与栅极驱动器200之间,信号传输线以图10所示那样的布局配设在TFT基板B2上。具体来说,7个信号传输线按照“VSS传输线、CK1传输线、CK2传输线、CK1B传输线、CK2B传输线、伪信号传输线、GSP传输线”的顺序配设在TFT基板B2上。这样,在本实施方式中,通过上述的电荷共享而被短路的2个栅极时钟信号传输线未配设为相互相邻。此外,从定时控制电路100向伪信号传输线提供与栅极时钟信号CK1同样的波形的伪信号DUM。
在本实施方式中,各栅极时钟信号传输线的电位从高电平(栅极高电位Vgh)变为低电平(栅极低电位Vgl)的时间点前后的第1相邻信号线和第2相邻信号线的电位的变化成为如图11所示的那样。
在图11中,关注于CK1传输线。在CK1传输线的电位从栅极高电位Vgh变为栅极低电位Vgl的定时td,作为第1相邻信号线的VSS传输线的电位为栅极低电位Vgl,作为第2相邻信号线的CK2传输线的电位为栅极高电位Vgh。在图11中,关注于CK2传输线。在CK2传输线的电位从栅极高电位Vgh变为栅极低电位Vgl的定时td,作为第1相邻信号线的CK1传输线的电位为栅极低电位Vgl,作为第2相邻信号线的CK1B传输线的电位为栅极高电位Vgh。在图11中,关注于CK1B传输线。在CK1B传输线的电位从栅极高电位Vgh变为栅极低电位Vgl的定时td,作为第1相邻信号线的CK2传输线的电位为栅极低电位Vgl,作为第2相邻信号线的CK2B传输线的电位为栅极高电位Vgh。在图11中,关注于CK2B传输线。在CK2B传输线的电位从栅极高电位Vgh变为栅极低电位Vgl的定时td,作为第1相邻信号线的CK1B传输线的电位为栅极低电位Vgl,作为第2相邻信号线的伪信号传输线的电位为栅极高电位Vgh。
如上所述,与以往(参照图26)不同,对于任何一个栅极时钟信号传输线,都是在电位从栅极高电位Vgh变为栅极低电位Vgl的定时td时,第1相邻信号线的电位为栅极低电位Vgl,第2相邻信号线的电位为栅极高电位Vgh。这样,在本实施方式中,相邻信号线状态对于所有栅极时钟信号传输线是相同的。
此外,在本实施方式中,由栅极时钟信号传输线实现扫描控制时钟信号传输线。
<5.效果>
根据本实施方式,在具备单片地形成在TFT基板B2上的栅极驱动器200的液晶显示装置中,为了控制该栅极驱动器200的动作,使用作为4相时钟信号的栅极时钟信号CK1、CK1B、CK2以及CK2B。在设置于TFT基板B2的一端的信号输入端子部51与栅极驱动器200之间,配设有包含分别传输栅极时钟信号CK1、CK1B、CK2以及CK2B的4个时钟信号传输线的7个信号传输线。在这种构成中,上述7个信号传输线被配设为使得相邻信号线状态对于所有这4个时钟信号传输线成为相同。因此,无论电荷共享对象是哪个时钟信号传输线,在进行电荷共享时,都会同样地产生漏电流。因此,信号电位从高电平(栅极高电位Vgh)变为低电平(栅极低电位Vgl)时的信号波形在所有栅极时钟信号CK1、CK1B、CK2以及CK2B中是相同的。从而,扫描信号的下降所引起的下拉电压的大小在所有行是大致相等的。其结果是,会抑制画面上产生横条纹。如上所述,根据本实施方式,在具备单片栅极驱动器的液晶显示装置中,会抑制信号传输线间的漏电流所引起的横条纹的产生。
<6.变形例>
以下,说明上述实施方式的变形例。
<6.1第1变形例>
在上述实施方式中,关于CK2B传输线,第1相邻信号线是CK1B传输线,第2相邻信号线是伪信号传输线。但是,也可以将在图12中用附图标记61表示的CK1传输线在液晶面板内引绕成如在图12中用附图标记62表示的那样而配设在CK2B传输线与GSP传输线之间。根据这种构成,也如图11所示,相邻信号线状态对于所有这4个栅极时钟信号传输线成为相同。因此,能得到与上述实施方式同样的效果。
<6.2第2变形例>
图13是用于说明上述实施方式的第2变形例中的信号传输线的布局的图。由图13可知,在本变形例中,在CK2B传输线与GSP传输线之间配设作为用于传输高电平的直流电源电压VDD的信号线的VDD传输线(高电压信号传输线)。
在本变形例中,各栅极时钟信号传输线的电位从高电平(栅极高电位Vgh)变为低电平(栅极低电位Vgl)的时间点前后的第1相邻信号线和第2相邻信号线的电位的变化成为如图14所示的那样。在图14中,关注于CK2B传输线。在CK2B传输线的电位从栅极高电位Vgh变为栅极低电位Vgl的定时td,作为第1相邻信号线的CK1B传输线的电位为栅极低电位Vgl,作为第2相邻信号线的VDD传输线的电位为栅极高电位Vgh。关于CK1传输线、CK1B传输线以及CK2传输线,与上述实施方式是同样的。从而,对于任何一个栅极时钟信号传输线,都是在电位从栅极高电位Vgh变为栅极低电位Vgl的定时td时,第1相邻信号线的电位为栅极低电位Vgl,第2相邻信号线的电位为栅极高电位Vgh。这样,相邻信号线状态对于所有栅极时钟信号传输线是相同的。因此,在本变形例中也能得到与上述实施方式同样的效果。
<7.其它>
在上述实施方式中,以液晶显示装置为例进行了说明,但本发明不限于此。只要是具备单片栅极驱动器的显示装置即可,也能够将本发明应用于液晶显示装置以外的显示装置。例如,能够将本发明应用于被称为电子纸的显示装置(微胶囊型电泳方式的显示装置)或有机EL显示装置。
以上详细说明了本发明,但以上的说明在所有方面均为例示,而不是限制性的。应当理解,能在不脱离本发明的范围的情况下想出许多其它变更或变形。
Claims (8)
1.一种显示装置,具备包含配设有多个扫描信号线的显示部的显示面板,上述显示装置的特征在于,
具备:
扫描信号线驱动电路,其单片地形成在构成上述显示面板的面板基板上,驱动上述多个扫描信号线;以及
信号输入端子部,其设置在上述面板基板上,至少被输入对上述扫描信号线驱动电路的动作进行控制的多个扫描控制信号,
上述多个扫描控制信号包含作为相数为4以上的时钟信号的多个扫描控制时钟信号,
在上述信号输入端子部与上述扫描信号线驱动电路之间配设有多个信号传输线,上述多个信号传输线包含分别传输上述多个扫描控制时钟信号的多个扫描控制时钟信号传输线,
当关于任意的扫描控制时钟信号传输线,将与该扫描控制时钟信号传输线相邻的2个信号传输线定义为第1相邻信号线和第2相邻信号线,并且将该扫描控制时钟信号传输线的电位从高电平变为低电平时的上述第1相邻信号线的电位与上述第2相邻信号线的电位的组合定义为相邻信号线状态时,上述相邻信号线状态对于所有上述多个扫描控制时钟信号传输线是相同的。
2.根据权利要求1所述的显示装置,
与上述多个扫描控制时钟信号传输线中的任意一个相邻地配设有伪信号传输线,从而,上述相邻信号线状态对于所有上述多个扫描控制时钟信号传输线是相同的。
3.根据权利要求2所述的显示装置,
上述伪信号传输线传输与上述多个扫描控制信号不同的伪信号,
上述信号输入端子部包含从上述显示面板的外部被输入上述伪信号的端子。
4.根据权利要求2所述的显示装置,
上述多个扫描控制信号中的任意一个扫描控制信号通过在上述面板基板上引绕与其对应的信号传输线,而被提供给上述伪信号传输线。
5.根据权利要求1所述的显示装置,
与上述多个扫描控制时钟信号传输线中的任意一个相邻地配设有传输高电平的电压的高电压信号传输线,从而,上述相邻信号线状态对于所有上述多个扫描控制时钟信号传输线是相同的。
6.根据权利要求1所述的显示装置,
关于任意的扫描控制时钟信号传输线,在该扫描控制时钟信号传输线的电位从高电平变为低电平时,上述第1相邻信号线和上述第2相邻信号线中的一方的电位维持为高电平,上述第1相邻信号线和上述第2相邻信号线中的另一方的电位维持为低电平。
7.根据权利要求1至6中的任意一项所述的显示装置,
还具备使2个扫描控制时钟信号传输线相互短路的短路控制部,
在任意的扫描控制时钟信号传输线连接有:阳极连接到上述第1相邻信号线的二极管的阴极;阴极连接到上述第1相邻信号线的二极管的阳极;阳极连接到上述第2相邻信号线的二极管的阴极;以及阴极连接到上述第2相邻信号线的二极管的阳极,
上述多个扫描控制时钟信号传输线被分组,将分别传输相位彼此相差了180度的2个扫描控制时钟信号的2个扫描控制时钟信号传输线作为一组,
上述短路控制部在任意的扫描控制时钟信号传输线的电位应当从高电平变为低电平时,使包含该扫描控制时钟信号传输线的作为一组的2个扫描控制时钟信号传输线相互短路。
8.根据权利要求7所述的显示装置,
被上述短路控制部短路的2个扫描控制时钟信号传输线未配设为相邻。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862724664P | 2018-08-30 | 2018-08-30 | |
US62/724,664 | 2018-08-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110875019A true CN110875019A (zh) | 2020-03-10 |
CN110875019B CN110875019B (zh) | 2021-10-19 |
Family
ID=69640070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910800914.9A Active CN110875019B (zh) | 2018-08-30 | 2019-08-28 | 显示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10854160B2 (zh) |
CN (1) | CN110875019B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200113984A (ko) * | 2019-03-27 | 2020-10-07 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20210132286A (ko) * | 2020-04-24 | 2021-11-04 | 삼성디스플레이 주식회사 | 전원 전압 생성부, 이를 포함하는 표시 장치 및 이의 구동 방법 |
KR20220001552A (ko) | 2020-06-29 | 2022-01-06 | 삼성디스플레이 주식회사 | 스테이지 및 이를 구비한 표시 장치 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070001987A1 (en) * | 2005-06-30 | 2007-01-04 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device |
CN101359443A (zh) * | 2008-09-12 | 2009-02-04 | 友达光电股份有限公司 | 平面显示器的显示驱动电路以及栅极控制线驱动方法 |
CN101561596A (zh) * | 2008-04-18 | 2009-10-21 | 群康科技(深圳)有限公司 | 主动矩阵显示装置 |
CN102034412A (zh) * | 2009-09-25 | 2011-04-27 | 乐金显示有限公司 | 显示装置的门驱动电路 |
CN102214429A (zh) * | 2010-04-05 | 2011-10-12 | 硅工厂股份有限公司 | 使用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统 |
CN103208248A (zh) * | 2012-01-17 | 2013-07-17 | 元太科技工业股份有限公司 | 显示面板 |
US9076396B2 (en) * | 2012-09-25 | 2015-07-07 | Lg Display Co., Ltd. | Timing controller, driving method thereof, and flat panel display device using the same |
CN105047119A (zh) * | 2014-05-02 | 2015-11-11 | 乐金显示有限公司 | 移位寄存器及使用该移位寄存器的显示装置 |
CN106448581A (zh) * | 2015-08-12 | 2017-02-22 | 三星显示有限公司 | 显示装置 |
US20170343868A1 (en) * | 2016-05-24 | 2017-11-30 | Samsung Display Co., Ltd. | Display apparatus, method for manufacturing the same, and multi display apparatus |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013080041A (ja) | 2011-10-03 | 2013-05-02 | Seiko Epson Corp | 電気光学装置および電子機器 |
-
2019
- 2019-08-14 US US16/540,101 patent/US10854160B2/en active Active
- 2019-08-28 CN CN201910800914.9A patent/CN110875019B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070001987A1 (en) * | 2005-06-30 | 2007-01-04 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device |
CN101561596A (zh) * | 2008-04-18 | 2009-10-21 | 群康科技(深圳)有限公司 | 主动矩阵显示装置 |
CN101359443A (zh) * | 2008-09-12 | 2009-02-04 | 友达光电股份有限公司 | 平面显示器的显示驱动电路以及栅极控制线驱动方法 |
CN102034412A (zh) * | 2009-09-25 | 2011-04-27 | 乐金显示有限公司 | 显示装置的门驱动电路 |
CN102214429A (zh) * | 2010-04-05 | 2011-10-12 | 硅工厂股份有限公司 | 使用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统 |
CN103208248A (zh) * | 2012-01-17 | 2013-07-17 | 元太科技工业股份有限公司 | 显示面板 |
US9076396B2 (en) * | 2012-09-25 | 2015-07-07 | Lg Display Co., Ltd. | Timing controller, driving method thereof, and flat panel display device using the same |
CN105047119A (zh) * | 2014-05-02 | 2015-11-11 | 乐金显示有限公司 | 移位寄存器及使用该移位寄存器的显示装置 |
CN106448581A (zh) * | 2015-08-12 | 2017-02-22 | 三星显示有限公司 | 显示装置 |
US20170343868A1 (en) * | 2016-05-24 | 2017-11-30 | Samsung Display Co., Ltd. | Display apparatus, method for manufacturing the same, and multi display apparatus |
KR20170132954A (ko) * | 2016-05-24 | 2017-12-05 | 삼성디스플레이 주식회사 | 표시 장치, 그것의 제조 방법, 및 멀티 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20200074952A1 (en) | 2020-03-05 |
CN110875019B (zh) | 2021-10-19 |
US10854160B2 (en) | 2020-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8860706B2 (en) | Display device | |
KR101032945B1 (ko) | 시프트 레지스터 및 이를 포함하는 표시 장치 | |
JP5535374B2 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
KR102607402B1 (ko) | 게이트 구동 회로와 이를 이용한 표시장치 | |
TWI529682B (zh) | A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line | |
US20110001732A1 (en) | Shift register circuit, display device, and method for driving shift register circuit | |
WO2011055584A1 (ja) | 液晶表示装置およびその駆動方法 | |
WO2011114569A1 (ja) | シフトレジスタ、走査信号線駆動回路、および表示装置 | |
WO2014092011A1 (ja) | 表示装置およびその駆動方法 | |
WO2011129126A1 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
CN110875019B (zh) | 显示装置 | |
JP2005222688A (ja) | シフトレジスター及びこれを備えた表示装置 | |
US10748465B2 (en) | Gate drive circuit, display device and method for driving gate drive circuit | |
KR20080011896A (ko) | 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치 | |
KR102309625B1 (ko) | 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치 | |
US10796655B2 (en) | Display device | |
US20210375226A1 (en) | Display device | |
JP2009181612A (ja) | シフトレジスタ回路及び液晶表示装置 | |
US10276119B2 (en) | Shift register and display device provided therewith | |
KR20140131448A (ko) | 스캔 구동부 및 이를 이용한 표시장치 | |
US20160379585A1 (en) | Gate driver on array circuit, driving method thereof, and display device including the same | |
TWI776554B (zh) | 移位暫存器及顯示裝置 | |
US20240194151A1 (en) | Scanning signal line drive circuit and display device provided with same | |
KR101073263B1 (ko) | 쉬프트 레지스터 및 그 구동 방법 | |
US11942040B2 (en) | Display device and method for driving same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |