CN102034412A - 显示装置的门驱动电路 - Google Patents

Abstract

本发明公开了一种显示装置的门驱动电路，能够以最小化连接单元之间的负荷偏差的方式来一致地保持扫描脉冲的输出状态。本发明包括至少两条时钟传输线，其用于传输彼此具有相位差的至少两个时钟脉冲；移位寄存器，其用于基于从所述时钟传输线传输的时钟脉冲顺序地输出扫描脉冲；和多个连接单元，其分别用于将所述时钟传输线连接到所述移位寄存器，其中，所述多个连接单元中的至少一个连接单元局部呈Z形。

Description

显示装置的门驱动电路

本申请要求2009年9月25日提交的韩国专利申请No.10-2009-0091236的权益，将其并入本文以作参考，如同在本文列出其全部内容一样。

技术领域

本发明涉及一种门，具体地涉及到一种显示装置的门驱动电路。本发明有广泛的适用范围，尤其是适用于通过最小化连接单元之间的负荷偏差来一致地保持扫描脉冲的输出状态。

背景技术

一般地，门驱动电路利用相位不同的多个时钟脉冲来产生扫描脉冲。门驱动电路包括用来传送时钟脉冲的多条时钟传输线和利用来自时钟传输线的时钟脉冲来产生并输出扫描脉冲的移位寄存器。

每条时钟传输线通过连接单元与移位寄存器连接。由于移位寄存器和每条时钟传输线之间的距离不同，连接单元之间的长度也各异。从而产生了连接单元之间的负荷差。这种负荷差会分别导致从相应的时钟传输线输出的时钟脉冲之间的时钟间脉冲上升时间偏差和时钟间脉冲下降时间偏差。因此，基于时钟脉冲输出的扫描脉冲之间的上升时间偏差和下降时间偏差会增大。

然而，作为显示装置的扫描脉冲驱动门线路，如果扫描脉冲之间的偏差增大，将不可避免地导致图像质量的降低。

发明内容

基于上述原因，本发明旨在提供一种显示装置的门驱动电路，其基本上能够解决由于现有技术的限制和缺点导致的一个或多个问题。

本发明的一个目的是提供一种显示装置的门驱动电路，其按照将根据连接单元的长度而在长度上彼此不同的Z形线分别提供给连接线路的方式最小化连接单元之间的负荷偏差，从而能够一致地保持扫描脉冲的输出状态。

本发明的其他优点、目的和特点的一部分将在下文说明书中阐述，一部分对于所属领域技术人员来说可以通过研究下文变得显而易见，或者可从本发明的实践中获知。通过书面说明书、权利要求书以及附图中具体指出的结构可实现和获得本发明的这些目的和其他优点。

为了实现本发明的这些目的和其它优点，根据本发明的用途，如这里具体化和广义描述的，根据本发明的显示装置的门驱动电路包括：至少两条时钟传输线，其用于传输彼此具有相位差的至少两个时钟脉冲；移位寄存器，其用于基于从所述时钟传输线传输的时钟脉冲顺序地输出扫描脉冲；和多个连接单元，其分别用于将所述时钟传输线连接到所述移位寄存器，其中，所述多个连接单元中的至少一个连接单元局部呈Z形。

优选地，所述至少一个连接单元包括：通过焊盘连接单元连接至相应的时钟传输线的焊盘；连接到所述焊盘的一侧的Z形线；以及连接线，该连接线的一端与所述Z形线连接，另一端与所述移位寄存器连接。

更优选地，除了与所述至少两条时钟传输线中的距所述移位寄存器最远的时钟传输线连接的连接单元以外，与所述至少两条时钟传输线中的其余时钟传输线连接的连接单元的每一个都包括Z形线。

在这种情况下，与距所述移位寄存器最近的时钟传输线连接的连接单元的Z形线具有更长的长度。并且，与距所述移位寄存器最近的时钟传输线连接的连接单元的Z形线具有更多的凹部。

更优选地，所述Z形线以仅与连接到包括该Z形线的连接单元的时钟传输线重叠的方式设置在时钟传输线上。

更优选地，所述时钟传输线包括依次排列的第1到第k条时钟传输线。k是大于等于2的自然数。k值越大，相应的时钟传输线距所述移位寄存器越近。与第i条时钟传输线连接的连接线以与第i+1到第k条时钟传输线局部重叠的方式连接到所述移位寄存器，其中i是小于k的自然数。以将相应部分打孔的方式，向与连接到第i条时钟传输线的连接单元的连接线重叠的第i+1到第k条时钟传输线中每一条的部分提供重叠防止孔。

更优选地，所述焊盘与连接到其上的时钟传输线的部分重叠，以及与所述焊盘和时钟传输线发生重叠的区域相对应的时钟传输线被部分地移除。

更优选地，连接到所述时钟传输线的连接单元距所述移位寄存器越近，所述连接单元的连接线的尺寸就越减小

因此，本发明具有以下效果和/或优点：

首先，按照将根据连接单元的长度而在长度上彼此不同的Z形线分别提供给连接线路的方式，可最小化连接单元之间的负荷偏差。

因此，即使时钟传输线位于距移位寄存器不同的距离处，提供给移位寄存器中对应一级的每一个时钟脉冲都能指示几乎相同的状态。

其次，连接到与移位寄存器邻近的时钟传输线的连接单元被设计成具有尺寸被减小的连接线，从而使得连接单元之间的负荷差最小化。

应当理解，本发明前面的概括性描述和下面的详细描述都是示例性的和解释性的，意在对要求保护的本发明提供进一步的解释。

附图说明

附图包含在本申请中构成本申请的一部分，用于给本发明提供进一步理解。附图图解了本发明的实施方式并与说明书一起用于解释本发明的原理。在附图中：

图1为根据本发明第一实施方式的显示装置的布局示意图；

图2为图1中所示的门驱动电路图；

图3为图2中所示的时钟传输线和连接单元的具体布局示意图；

图4为图3中所示的时钟传输线的布局示意图；

图5为沿图3中所示的I-I切割线的剖面示意图；以及

图6为说明本发明的效果的示意图。

具体实施方式

现在将详细参照本发明的优选实施方式进行描述，附图中示出了这些实施方式的一些例子。尽可能地在整个附图中使用相同的参考标记表示相同或相似的部件。

图1为根据本发明第一实施方式的显示装置的布局示意图。

参照图1，显示装置主要包括：面板PN，其具有被配置为显示图像的显示单元D和被配置为围绕显示单元D的非显示单元ND；以及数据驱动电路DRC，其具有用于产生在面板PN的显示单元D上显示图像所需的各种信号的数据驱动集成电路D-IC和用来封装该数据驱动集成电路D-IC的表面安装载带封装TCP。

这种情况下，表面安装载带封装可以包括一个载带封装TCP。

数据驱动电路DRC的一侧与印刷电路板PCB连接，而另一侧与面板PN上的非显示单元ND相连接。所述面板PN可包括具有液晶的面板、具有有机发光二极管的面板等等。

印刷电路板PCB与外部系统连接(图中未显示)。来自外部系统的视频数据和各种控制信号通过印刷电路板PCB被提供给数据驱动电路DRC和门驱动电路GD。

在面板PN的显示单元D中形成彼此相交的多条门线路GL和数据线路DL，以及根据来自门线路GL的门信号和来自数据线路DL的视频数据来显示图像的多个像素。

在面板PN的非显示单元ND中形成用来从驱动电路DRC传输视频数据到数据线路DL的多条数据链路线D-LK和用来从驱动电路传输门信号到门线路GL的多条门链路线G-LK。

门线路GL由门驱动电路GD驱动。为此，门驱动电路依次输出扫描脉冲Vout1-Voutn，然后顺序地向门线路GL提供扫描脉冲Vout1-Voutn。

向如图1所示面板PN的非显示单元ND提供本发明的门驱动电路GD。

下面将详细说明门驱动电路GD。

图2为如图1中所示的门驱动电路示意图。

参照图2，根据本发明的门驱动电路GD包括：至少两条时钟传输线CTL1-CTL4，分别用来传输具有不同相位(即具有相位差)的至少两个时钟脉冲CLK1-CLK4；移位存储器SR，用来基于来自时钟传输线CTL1-CTL4的时钟脉冲CLK1-CLK4顺序地输出扫描脉冲Vout1-Voutn；以及多个连接单元CU1-CU4，这些连接单元被被配置为将时钟传输线CTL1-CTL4分别与移位寄存器SR连接。特别地，根据本发明，至少一个连接单元局部呈Z形。

移位寄存器SR包括多个级ST1-STn和一个虚拟级STn+1。响应来自前一级的扫描脉冲来设置ST1-STn中的每个级。之后，向所设置的级提供来自相应时钟传输线的时钟脉冲，然后向相应的门线路GL提供扫描脉冲以进行激活。输出了该扫描脉冲之后，所述级响应来自下一级的扫描脉冲被重置。所重置的级向相应的门线路GL提供基准电压以进行去激活(deactivate)。

同时，响应来自时序控制器的启动脉冲Vst来设置在所述级ST1-STn中首先输出扫描脉冲的第一级ST1。响应启动脉冲Vst来重置虚拟级STn+1。虚拟级STn+1输出虚拟扫描脉冲Voutn+1，用来重置在所述级ST1-STn中最后输出扫描脉冲的第n级STn。这个虚拟扫描脉冲Voutn+1只提供给第n级STn，而不提供给门线路GL。

存在至少两条时钟传输线CTL1-CTL4。例如，本发明提出分别用来传送具有不同相位的四种时钟脉冲CLK1-CLK4的四条时钟传输线CTL1-CTL4。

参照图2，第一到第四时钟传输线CTL1-CTL4分别传送具有不同相位的第一到第四时钟脉冲CLK1-CLK4。特别地，第一时钟传输线CTL1传送第一时钟脉冲CLK1；第二时钟传输线CTL2输出第二时钟脉冲CLK2，其中第二时钟脉冲CLK2的相位延迟于第一时钟脉冲CLK1的相位；第三时钟传输线CTL3输出第三时钟脉冲CLK3，其中第三时钟脉冲CLK3的相位延迟于第二时钟脉冲CLK2的相位；第四时钟传输线CTL4输出第四时钟脉冲CLK4，其中第四时钟脉冲CLK4的相位延迟于第三时钟脉冲CLK3的相位。由于以上述相位差循环输出第一到第四时钟脉冲CLK1-CLK4，所以第一时钟脉冲CLK1具有延迟于第四时钟脉冲的相位。同时，启动脉冲Vst可与第四时钟脉冲CLK4同步输出。然而，第一到第四时钟脉冲CLK1-CLK4可以在一帧中输出多次，而启动脉冲Vst在一帧中只输出一次。

因此，当本发明的移位寄存器SR通过4相位时钟脉冲运作时，向第(4p+1)级提供第一时钟脉冲CLK1，向第(4p+2)级提供第二时钟脉冲CLK2，向第(4p+3)级提供第三时钟脉冲CLK3，以及向第(4p+4)级提供第四时钟脉冲CLK4。在这种情况下，p为0或自然数。

在本发明的移位寄存器SR利用相同的方法通过6相位时钟脉冲被驱动的情况下，向第(6p+1)级提供第一时钟脉冲CLK1，向第(6p+2)级提供第二时钟脉冲CLK2，向第(6p+3)级提供第三时钟脉冲CLK3，向第(6p+4)级提供第四时钟脉冲CLK4，向第(6p+5)级提供第五时钟脉冲CLK5，以及向第(6p+6)级提供第六时钟脉冲CLK6。

下面将详细说明时钟传输线CTL1-CTL4以及连接单元CU1-CU4。

图3为图2中所示的时钟传输线(CTL1-CTL4)和连接单元的具体布局示意图。

参照图3，至少一个连接单元包括有焊盘PD，Z形线ZL和连接线CL。

焊盘PD与相应的时钟传输线(CTL1-CTL4中的一条)相连接，并且Z形线ZL与焊盘PD的一侧连接。连接线CL的一端与Z形线ZL连接，另一端与提供给移位寄存器SR的级ST1-STn+1中的一个连接。该焊盘PD通过焊盘连接单元(PC1-PC4中的一个)与相应的时钟传输线连接。特别地，焊盘连接单元的一部分与经多个第一接触孔(CA1-CA4中的一个)暴露的相应时钟传输线的一部分相连，并且焊盘连接单元的另一部分与经多个第二接触孔(CB1-CB4中的一个)暴露的焊盘PD相连。

特别地，参照图3，除了与多条时钟传输线CTL1-CTL4中最远离移位寄存器SR的第一时钟传输线CTL1连接的第一连接单元CU1以外，与多条时钟传输线CTL1-CTL4中其余的时钟传输线CTL2-CTL4连接的连接单元CU2-CU4都包括Z形线ZL。

例如，参照图3，在依次排列第一到第四时钟传输线CTL1-CTL4时，与第一到第四时钟传输线CTL1-CTL4中最远离移位寄存器SR的第一时钟传输线CTL1连接的第一连接单元CU1不包括Z形线ZL。也就是说，第一时钟传输线CTL1包括焊盘PD和连接线CL。相反地，如上述描述所提及，第二到第四时钟传输线CTL2-CTL4中的每一条都包括焊盘PD、Z形线ZL和连接单元CL。

时钟传输线CTL1-CTL4包括依次排列的第一到第k条时钟传输线，其中k为大于等于2的自然数。k值越大，其对应的时钟传输线离移位寄存器就越近。如果时钟传输线具有较大的k值，则其离移位寄存器SR较近。在这种情况下，与第i条时钟传输线连接的连接线CL以与第i+1到第k条时钟传输线局部重叠的方式连接到移位寄存器SR，其中i为小于k的自然数。例如，参照图3，连接到第一时钟传输线CTL1的第一连接单元CU1的连接线CL以与第二到第四时钟传输线CTL2-CTL4局部重叠的方式连接到移位寄存器SR中的第一级ST1，连接到第二时钟传输线CTL2的第二连接单元CU2的连接线CL以与第三和第四时钟传输线CTL3和CTL4局部重叠的方式连接到移位寄存器SR中的第二级ST2，连接到第三时钟传输线CTL3的第三连接单元CU3的连接线CL以与第四时钟传输线CTL4局部重叠的方式连接到移位寄存器SR中的第三级ST3，并且连接到第四时钟传输线CTL4的第四连接单元CU4的连接线CL直接连接到移位寄存器SR中的第四级ST4。

以将相应部分打孔的方式，向与连接到第i条时钟传输线的连接单元的连接线CL重叠的每条第i+1到第k条时钟传输线的部分提供重叠防止孔OPH。例如，假设有k条时钟传输线，并且这k条时钟传输线中的一条是第i条时钟传输线，那么以将相应部分打孔的方式，分别在与连接到第i条时钟传输线的连接单元的连接线CL重叠的第i+1到第k条时钟传输线的部分处形成重叠防止孔OPH。例如，参照图3，由于连接到第一条时钟传输线CTL1的第一连接单元CU1的连接线CL与第二到第四时钟传输线CTL2-CTL4的部分相重叠，因此通过对重叠部分打孔的方式分别在第二到第四时钟传输线CTL2-CTL4的重叠部分处形成重叠防止孔OPH。同时，由于与重叠部分一样在时钟传输线CTL1-CTL4的相应其他部分处也形成多个重叠防止孔OPH，因此在每一条时钟传输线CTL1-CTL4上可形成同样数量的重叠防止孔OPH。从而，时钟传输线CTL1-CTL4中的每一条可具有相同的电阻。

重叠防止孔OPH通过最小化时钟传输线和连接线之间的重叠部分来最小化在时钟传输线和连接线之间形成的寄生电容的大小，从而防止时钟传输线和连接线之间的信号干扰。

特别地，连接到距移位寄存器SR较近的时钟传输线的连接单元具有长度较长的Z形线ZL。例如，参照图3，连接到距移位寄存器SR最远的第一时钟传输线CTL1的第一连接单元CU1一点不包含Z形线ZL，连接到距移位寄存器SR次远的第二时钟传输线CTL2的第二连接单元CU2的Z形线ZL具有最短的长度，并且连接到距移位寄存器SR最近的第四时钟传输线CTL4的第四连接单元CU4的Z形线ZL具有最长的长度。与第三时钟传输线CTL3连接的第三连接单元CU3的Z形线ZL的长度小于第四连接单元CU4的Z形线ZL的长度。与第二时钟传输线CTL2连接的第二连接单元CU2的Z形线ZL的长度小于第三连接单元CU3的Z形线ZL的长度。

作为一种对连接单元CU1-CU4的Z形线ZL之间的长度差进行区分的方法，本发明还提出了一种对每一Z形线ZL的凹部的数量进行调节的方法。特别地，如果一个连接单元连接到距移位寄存器SR较近的时钟传输线，则可将Z形线ZL设置为具有较多的凹部。例如，参照图3，连接到距移位寄存器SR最远的第一时钟传输线CTL1的第一连接单元CU1一点不包含Z形线，连接到邻近于第一时钟传输线CTL1并且距移位寄存器SR次远的第二时钟传输线CTL2的第二连接单元CU2的Z形线ZL具有单独一个凹部，连接到邻近于第二时钟传输线CTL2并且距移位寄存器SR第三远的第三时钟传输线CTL3的第三连接单元CU3的Z形线ZL具有三个凹部，而连接到距移位寄存器SR最近的第四时钟传输线CTL4的第四连接单元CU4的Z形线ZL具有五个凹部。

因此，根据本发明，可以利用在长度上相互区分的Z形线ZL来最小化由于移位寄存器SR和时钟传输线CTL1-CTL4中的每一条之间的不同距离所引起的在连接单元CU1-CU4之间的负荷差。因此，即使时钟传输线CTL1-CTL4中的每一条距移位寄存器SR的距离不同，提供到移位寄存器SR中的ST1-STn级的每一个时钟脉冲CLK1-CLK4也具有几乎相同的状态。特别地，时钟脉冲CLK1-CLK4中每一个的上升时间、下降时间和失真程度保持为几乎相等水平。

在这种情况下，每一Z形线ZL以仅与连接至包含相应Z形线的连接单元的时钟传输线重叠的方式设置在该时钟传输线上。例如，第一连接单元CU1的Z形线ZL以仅与连接至第一连接单元CU1的第一时钟传输线CTL1重叠的方式形成在第一时钟传输线CTL1上，第二连接单元CU2的Z形线ZL以仅与连接至第二连接单元CU2的第二时钟传输线CTL2重叠的方式形成在第二时钟传输线CTL2上，第三连接单元CU3的Z形线ZL以仅与连接至第三连接单元CU3的第三时钟传输线CTL3重叠的方式形成在第三时钟传输线CTL3上，并且第四连接单元CU4的Z形线ZL以仅与连接至第四连接单元CU4的第四时钟传输线CTL4重叠的方式形成在第四时钟传输线CTL4上。

因此，Z形线仅与连接到其自身的时钟传输线重叠，而不与其余的时钟传输线重叠。因此，可以最小化由于不同的时钟传输线CTL1-CTL4之间的时钟脉冲CLK1-CLK4引起的干扰。

此外，根据本发明，对每一连接线CL的尺寸进行区分来最小化连接单元CU1-CU4之间的负荷差，这种负荷差是由移位寄存器与时钟传输线CTL1-CTL4中的每一条之间的不同距离引起的。特别地，替代上述的Z形线结构，连接到距移位寄存器SR较近的时钟传输线的连接单元具有其尺寸被设计成减小的连接单元CL。因此，可以最小化连接单元CU1-CU4之间的负荷差。例如，参照图3，如果将连接到距移位寄存器SR最远的第一时钟传输线CTL1的第一连接单元CU1的连接线CL的线宽设为d1，将连接到邻近于第一时钟传输线CTL1并且距移位寄存器SR次远的第二时钟传输线CTL2的第二连接单元CU2的连接线CL的线宽设为d2，将连接到邻近于第二时钟传输线CTL2并且距移位寄存器SR第三远的第三时钟传输线CTL3的第三连接单元CU3的连接线CL的线宽设为d3，并且将连接到邻近于第三时钟传输线CTL3并且距移位寄存器SR第四远的第四时钟传输线CTL4的第四连接单元CU4的连接线CL的线宽为d4，那么d1到d4之间的关系可以通过以下公式1来表示：

【公式1】d1＞d2＞d3＞d4

根据如公式1所示的关系，虽然时钟传输线CTL1-CTL4与移位寄存器SR相距不同的距离，但是向移位寄存器SR中的ST1-ST4级提供的时钟脉冲CLK1-CLK4分别具有几乎相同的状态。

当然，显然上述两种方法，即Z形线结构和连接线尺寸调整，也适用于一个显示装置。

同时，时钟传输线CTL1-CTL4具有以下结构，以防止焊盘连接单元PC1-PC4损坏。

图4为图3中所示的时钟传输线的布局示意图。图5为沿图3中I-I切割线的剖面示意图。

参照图4和图5，在图5中的“A”中，与焊盘PD和时钟传输线之间的重叠区域相对应的时钟传输线的部分被移除。如果这样，参照图5，可以防止时钟传输线所在的第一区域P1的结构与焊盘PD所在的第二区域P2的结构之间的台阶差。特别地，如果时钟传输线保留在第二区域P2的部分“A”中而不是被移除，那么在深于第一区域P1的位置处包括有焊盘部分PD的第二区域P2中形成的结构的高度大于第一区域P1中形成的结构的高度，从而第一区域P1的结构和第二区域P2的结构之间的边界将会产生台阶差。如果那样，向第一区域P1和第二区域P2的结构的最高层所提供的焊盘连接单元将会由于这种台阶差而受到损坏。特别地，如果与第一区域P1和第二区域P2之间的边界所对应的焊盘连接单元的部分产生严重的裂缝，则焊盘连接单元可能会以边界为中心断裂成两部分。一旦焊盘连接单元发生断裂，将无法从时钟传输线向连接单元输送时钟脉冲。

因此，根据本发明，与第二区域P2的“A”部分所对应的时钟传输线的部分被移除以防止产生第一区域P1和第二区域P2之间的台阶差，进而防止焊盘连接单元被损坏。

下面将说明图5中的基板SUB、门绝缘层GI和钝化层。

首先，基板SUB是指彼此相对的两个基板中位置较低的一个，即下基板。在这种情况下，在该下基板上形成有门线路GL和数据线路DL。

在包括时钟传输线CTL1-CTL4的基板SUB的整个表面上形成门绝缘层GI。并且，在与第二区域P2对应的门绝缘层GI上形成焊盘PD。

在包括有焊盘PD的基板SUB的整个表面上形成钝化层PAS。在钝化层PAS和门绝缘层GI中形成部分暴露时钟传输线的多个第一接触孔CA1和部分暴露焊盘PD的多个第二接触孔CB1。

包括第五连接单元(在本文中没有具体说明)的第4q+1个连接单元具有与前述第一连接单元CU1相同的构造；包括第六连接单元的第4q+2个连接单元具有与前述第二连接单元CU2相同的构造，包括第七连接单元的第4q+3个连接单元具有与前述第三连接单元CU3相同的构造，并且包括第八连接单元的第4q+4个连接单元具有与前述第四连接单元CU4相同的构造。在这种情况下，q为大于等于2的自然数。

图6为说明本发明效果的示意图。特别地，图6是将输入到现有技术的门驱动电路GD的时钟脉冲CLK1-CLK4以及基于所述时钟脉冲CLK1-CLK4输出的扫描脉冲Vout1-Voutn与输入到本发明的门驱动电路GD的时钟脉冲CLK1-CLK4以及基于所述时钟脉冲CLK1-CLK4输出的扫描脉冲Vout1-Voutn进行比较的示意图。

参照图6，现有技术的门驱动电路GD和本发明的门驱动电路分别利用六相位时钟脉冲输出扫描脉冲。图6(a)显示了输入到现有技术的门驱动电路GD的六相位时钟脉冲中的第一和第六时钟脉冲CLK1和CLK6的波形、通过第一时钟脉冲CLK1从现有技术的门驱动电路GD输出的第一扫描脉冲Vout1的波形以及通过第六时钟脉冲CLK6从现有技术的门驱动电路GD输出的第六扫描脉冲Vout6的波形。图6(b)显示了输入到本发明的门驱动电路GD的六相位时钟脉冲中的第一和第六时钟脉冲CLK1和CLK6的波形、通过第一时钟脉冲CLK1从本发明的门驱动电路GD输出的第一扫描脉冲Vout1的波形以及通过第六时钟脉冲CLK6从本发明的门驱动电路GD输出的第六扫描脉冲Vout6的波形。

参照图6(a)，根据现有技术，在六条时钟传输线中，时钟传输线CTL1和CTL6具有最大的距离差异，从CTL1和CTL6中输出的第一时钟脉冲CLK1和第六时钟脉冲CLK6之间的上升和下降时间偏差相当大。然而，可以观察到，根据本发明，第一时钟脉冲CLK1和第六时钟脉冲CLK6之间的上升和下降时间偏差几乎没有。也就是说，可以观察到，本发明的第一时钟脉冲CLK1和第六时钟脉冲CLK6几乎具有相同的状态。

同样地，参照图6(b)，根据现有技术，基于第一时钟脉冲CLK1和第六时钟脉冲CLK6输出的第一扫描脉冲Vout1和第六扫描脉冲Vout6之间的上升和下降时间偏差相当大。然而，可以观察到，根据本发明，第一扫描脉冲Vout1和第六扫描脉冲Vout6之间的上升和下降时间偏差几乎没有。也就是说，可以观察到，本发明的第一扫描脉冲Vout1和第六扫描脉冲Vout6几乎具有相同的状态。

在不脱离本发明的精神或范围的情况下，对本发明可进行各种修改和变化，这对于所属领域技术人员来说是显而易见的。因而，本发明意在覆盖落入所附权利要求书范围及其等效范围内的对本发明的所有修改和变化。

Claims (9)

1.一种显示装置的门驱动电路，包括：

至少两条时钟传输线，其用于传输彼此具有相位差的至少两个时钟脉冲；

移位寄存器，其用于基于从所述时钟传输线传输的时钟脉冲顺序地输出扫描脉冲；和

多个连接单元，其分别用于将所述时钟传输线连接到所述移位寄存器，

其中，所述多个连接单元中的至少一个连接单元局部呈Z形。

2.根据权利要求1的门驱动电路，所述至少一个连接单元包括：

通过焊盘连接单元连接至相应的时钟传输线的焊盘；

连接到所述焊盘的一侧的Z形线；以及

连接线，该连接线的一端与所述Z形线连接，另一端与所述移位寄存器连接。

3.根据权利要求2的门驱动电路，其中除了与所述至少两条时钟传输线中的距所述移位寄存器最远的时钟传输线连接的连接单元以外，与所述至少两条时钟传输线中的其余时钟传输线连接的连接单元的每一个都包括Z形线。

4.根据权利要求3的门驱动电路，其中与距所述移位寄存器最近的时钟传输线连接的连接单元的Z形线具有更长的长度。

5.根据权利要求3的门驱动电路，其中与距所述移位寄存器最近的时钟传输线连接的连接单元的Z形线具有更多的凹部。

6.根据权利要求2的门驱动电路，其中所述Z形线以仅与连接到包括该Z形线的连接单元的时钟传输线重叠的方式设置在时钟传输线上。

7.根据权利要求2的门驱动电路，其中所述时钟传输线包括依次排列的第1到第k条时钟传输线，其中k是大于等于2的自然数，其中k值越大，相应的时钟传输线距所述移位寄存器越近，其中与第i条时钟传输线连接的连接线以与第i+1到第k条时钟传输线局部重叠的方式连接到所述移位寄存器，其中i是小于k的自然数，以及其中以将相应部分打孔的方式，向与连接到第i条时钟传输线的连接单元的连接线重叠的第i+1到第k条时钟传输线中每一条的部分提供重叠防止孔。

8.根据权利要求2的门驱动电路，其中所述焊盘与连接到其上的时钟传输线的部分重叠，以及其中与所述焊盘和时钟传输线发生重叠的区域相对应的时钟传输线被部分地移除。

9.根据权利要求2的门驱动电路，其中连接到所述时钟传输线的连接单元距所述移位寄存器越近，所述连接单元的连接线的尺寸就越减小。

Images