CN110828565B - 一种具有p型埋层的双沟道高耐压氮化镓场效应晶体管 - Google Patents

一种具有p型埋层的双沟道高耐压氮化镓场效应晶体管 Download PDF

Info

Publication number
CN110828565B
CN110828565B CN201911050306.7A CN201911050306A CN110828565B CN 110828565 B CN110828565 B CN 110828565B CN 201911050306 A CN201911050306 A CN 201911050306A CN 110828565 B CN110828565 B CN 110828565B
Authority
CN
China
Prior art keywords
layer
channel
type buried
field plate
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911050306.7A
Other languages
English (en)
Other versions
CN110828565A (zh
Inventor
王颖
费新星
包梦恬
于成浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201911050306.7A priority Critical patent/CN110828565B/zh
Publication of CN110828565A publication Critical patent/CN110828565A/zh
Application granted granted Critical
Publication of CN110828565B publication Critical patent/CN110828565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种具有P型埋层的双沟道高耐压氮化镓场效应晶体管,P型埋层位于缓冲层中,所述第二势垒层和第二沟道层相接触形成二维电子气并与漏极相连,所述漏场板位于钝化层上并向栅极延伸,栅场板位于钝化层上并向漏极延伸。本发明提工作于关态高压时,第二势垒层与第二沟道层形成二维电子气与漏极相连,在栅漏之间引入了新的峰值电场,降低了漏极场板的的峰值电场,P型埋层的加入可以降低栅极场板处的峰值电场使栅漏之间的电场分布更加均匀,进一步的改善了栅漏之间的电场分布,并且P型埋层还降低了器件的泄漏电流,最终使该结构器件相对于传统的场板AlGaN/GaN绝缘栅场效应晶体管,耐压特性上有明显的改善。

Description

一种具有P型埋层的双沟道高耐压氮化镓场效应晶体管
技术领域
本发明涉及半导体高耐压用功率器件,主要是一种具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管。
背景技术
随着技术的发展,传统的第一代半导体和第二代半导体已经难以满足市场对半导体的需求,发展第三代半导体显得尤为重要。其中氮化镓材料便是其中的佼佼者。氮化镓属于宽禁带材料,具备了临界击穿电场高、电子迁移率高、耐高温和抗辐照等优异的性能。在高压、高频、高温和辐射环境等条件下具有广阔的应用前景。
GaN材料可以和AlGaN材料形成AlGaN/GaN异质结,在异质结界面的下方会形成二维电子气。二维电子气的电子浓度可达1019cm-3数量级,这使得GaN器件具有较低的导通电阻,在器件应用时具有较低的功耗。理论上,GaN器件由于高临界击穿电场会拥有很高的耐压,然而实际上由于泄漏电流和电场分布不均匀的原因,GaN器件所能达到的击穿电压远没有达到它的理论值。所以近年来各国研究机构已经展开了GaN功率器件的研究。
GaN功率器件的研究主要在集中在减小高漏极电压时泄漏电流和优化位于栅极(无场板结构)或栅场板处(有场板结构)的峰值电场,解决这两个问题,在没有破坏GaN器件的二维电子气的条件下,器件的功率特性会有明显提高。然而场板结构的GaN器件在电场的分布上仍存在很大的提升空间,所以需要在此结构上对器件进行改进设计,进一步提高GaN功率器件的功率特性。
发明内容
本发明针对常规GaN功率器件存在的问题,提出了具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管。
实现本发明采用技术方案如下:
本发明一种具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管,其中,包括源极、漏极,漏场板、栅极、栅场板、栅介质层、钝化层、势垒层、沟道层、缓冲层、P型埋层、第二势垒层和第二沟道层以及衬底;所述P型埋层位于缓冲层中,厚度为HP,长度为Wp,距离源极的距离为LSP;距离沟道层与势垒层之间的界面的距离为TP,其中沟道层设置在缓冲层上方;所述第二势垒层和第二沟道层位于缓冲层中,第二势垒层与第二沟道层相接触形成二维电子气并与漏极相连,第二势垒层设置在第二沟道层上方,第二势垒层距离沟道层与势垒层之间的界面的距离为TP,第二势垒层厚度为HLB,长度为WLB,第二沟道层厚度为HLC,长度为WLC;所述漏场板位于钝化层上并向栅极方向延伸,长度为Ldfp;所述栅场板位于钝化层上并向漏极方向延伸,长度为Lgfp;所述缓冲层掺杂杂质为C或Fe,掺杂浓度为范围为1×1016—2×1017cm-3,厚度为Tbuffer;所述源极与漏极的距离为Lsd,范围0—20μm;所述的第一势垒层设置在沟道层上方,钝化层设置在第一势垒层上方,所述的栅极除了顶部的外侧面设置栅介质层,栅介质层设置在钝化层、第一势垒层内,所述的源极设置在钝化层、第一势垒层的一侧,漏极设置在钝化层、第一势垒层的另一侧。所述漏场板和栅场板,可对栅漏之间电场进行调制,充分优化栅漏之间的电场分布,提高器件的耐压。所述第二势垒层和第二沟道层在缓冲层形成二维电子气,可以对栅漏之间的电场进行进一步优化。所述P型埋层可以降低栅极场板处的峰值电场,提高器件的击穿电压。
进一步地,沟道层掺杂杂质为C或Fe,掺杂浓度为范围为1×1016—2×1017cm-3,厚度为Huc,范围为0—1μm。
进一步地,缓冲层,位于沟道层下方,掺杂杂质为C或Fe,掺杂浓度范围为5×1017—1×1019cm-3,厚度为Hbuffer,范围为0—4μm。
进一步地,漏极与栅极距离为Lgd,范围为3—20μm。
进一步地,P型埋层位于缓冲层中,掺杂浓度范围为1×1016—1×1019cm-3
进一步地,P型埋层长度为Wp,范围为0μm<Wp≤Lsd
进一步地,源极与P型埋层距离为Lsp,范围为0μm<LSP≤Lsd-Wp;。
进一步地,P型埋层厚度HP,范围为0μm<HP<Tbuffer
进一步地,P型埋层距离势垒层与沟道层之间界面的距离TP,范围为0μm<TP<Tbuffer-HP
为更好地实现本发明,进一步地,栅场板长度Lgfp,范围为0μm<Lgfp<10μm。
为更好地实现本发明,进一步地,漏场板长度Ldfp,范围为0μm<Ldfp<5μm;
为更好地实现本发明,第二势垒层311和第二沟道层312位于沟道层下方,第二势垒层311掺杂浓度范围为1×1016—1×1019cm-3,长度范围为0μm<WLB≤Lsd-Wp,厚度范围为0μm<HLB<Tbuffer,第二沟道层312掺杂浓度范围为1×1015—1×1020cm-3,长度范围为0μm<WLC≤Lsd-Wp,厚度范围为0μm<HLC<Tbuffer
本发明与现有技术相比,具有以下优点与有益效果:
第二势垒层与第二沟道层在缓冲层里形成二维电子气,使栅漏之间的电场分布更加均匀。P型埋层位于栅极场板下方,可以降低栅极场板的处的峰值电场,进一步优化了栅漏之间的电场分布。从而极大的改善器件的耐压。
附图说明
图1是传统的场板绝缘栅AlGaN/GaN场效应晶体管结构示意图。
图2是只具有双沟道的场板绝缘栅AlGaN/GaN场效应晶体管结构示意图。
图3是具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管结构示意图。
图4是以上三种晶体管发生击穿时沟道横向电场分布曲线对比图。
图5是以上三种晶体管发生击穿时漏电流击穿曲线对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下结合附图对本发明进行具体阐述。
本发明为一种具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管,如图3所示,包含源极301、漏极302,漏场板303、栅极304、栅场板305、栅介质层306、钝化层307、势垒层308、沟道层309、缓冲层310、第二势垒层311、第二沟道层312、P型埋层313、衬底314。
如图1所示为传统的场板绝缘栅AlGaN/GaN场效应晶体管结构示意图,可作为本发明的对比器件之一,其包含:源极101、漏极102、漏场板103、栅极104、栅场板105、栅介质层106、钝化层107、势垒层108、沟道层109、缓冲层110和衬底114。可以看出,相比本发明,其不包括P型埋层和双沟道结构。
如图2所示为只具有双沟道的场板绝缘栅AlGaN/GaN场效应晶体管结构示意图,可作为本发明的对比器件之二,其包含:源极201、漏极202、漏场板203、栅极204、栅场板205、栅介质层206、钝化层207、势垒层208、沟道层209、缓冲层210、第二势垒层211、第二沟道层212和衬底214,可以看出,相比本发明所提出的结构,其不包括p型埋层,而与图1中传统的场板绝缘栅AlGaN/GaN场效应晶体管结构对比,可以看出,其多了一个第二势垒层211和一个第二沟道层212,并且均与漏极相连。
图3为本发明,即一种具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管的结构示意图,包含源极301、漏极302,漏场板303、栅极304、栅场板305、栅介质层306、钝化层307、第一势垒层308、第一沟道层309、缓冲层310、第二势垒层311、第二沟道层312、P型埋层313、衬底314。相比图1,多一个第二势垒层311、一个第二沟道层312和P型埋层313,相比图2,多一个p型埋层313。
通过仿真这图1中结构,图2中结构和本发明的结构的击穿特性进行对比,可以明显看出本发明能够获得的优点和效果。图4为三种晶体管都采用相同的参数时,击穿时沟道横向电场分布曲线对比图,可以看出,加入P型埋层313后,传统的场板绝缘栅AlGaN/GaN场效应晶体管和具有双沟道的场板绝缘栅AlGaN/GaN场效应晶体管的位于栅极场板处的峰值电场有了明显的下降,而栅漏之间的电场有了一定的上升,相比于传统的场板绝缘栅AlGaN/GaN场效应晶体管和具有双沟道的场板绝缘栅AlGaN/GaN场效应晶体管来说,具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管拥有更加均匀的栅漏电场分布。进一步发挥了GaN材料的高临界击穿电场特性,从而提升器件的功率特性。
获得耐压效果的改善可以从图5中看到,传统的场板绝缘栅AlGaN/GaN场效应晶体管的击穿电压只有1547V,具有双沟道的场板绝缘栅AlGaN/GaN场效应晶体管提升到了1994V,而本发明提出的具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管的耐压,得到了明显的增强,为2373V。同时,从漏源电流对比亦可看出,具有P型埋层和场板的双沟道绝缘栅AlGaN/GaN场效应晶体管,与传统的场板绝缘栅AlGaN/GaN场效应晶体管和具有双沟道的场板绝缘栅AlGaN/GaN场效应晶体管相比,泄漏电流也有明显的降低。说明本发明提出的具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管能够有效改善耐压,并降低器件泄漏电流。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求范围所做的均等变化与修饰,皆应属本发明权利要求的涵盖范围。

Claims (4)

1.一种具有P型埋层的双沟道高耐压氮化镓场效应晶体管,包括源极(301)、漏极(302),漏场板(303)、栅极(304)、栅场板(305)、栅介质层(306)、钝化层(307)、第一势垒层(308)、第一沟道层(309)、缓冲层(310)、第二势垒层(311)、第二沟道层(312)、P型埋层(313)、衬底(314);其特征在于,栅场板(305)在缓冲层(310)的投影面中设有P型埋层(313),所述P型埋层(313)厚度为HP,长度为Wp,距离源极(301)的距离为LSP;距离沟道层(309)与势垒层(308)之间的界面的距离为TP,其中沟道层(309)设置在缓冲层(310)上方;所述第二势垒层(311)和第二沟道层(312)位于缓冲层(310)中,第二势垒层(311)与第二沟道层(312)相接触形成二维电子气并与漏极(302)相连,第二势垒层(311)设置在第二沟道层(312)上方,第二势垒层(311)距离沟道层(309)与势垒层(308)之间的界面的距离为TP,第二势垒层(311)厚度为HLB,长度为WLB,第二沟道层(312)厚度为HLC,长度为WLC;所述第二势垒层(311)和第二沟道层(312)由漏极(302)向栅场板(305)方向延伸,且位置不与P型埋层(313)以及栅场板(305)在缓冲层(310)的投影面接触;
所述漏场板(303)位于钝化层(307)上并向栅极(304)方向延伸,长度为Ldfp;所述栅场板(305)位于钝化层(307)上并向漏极(302)方向延伸,长度为Lgfp;所述缓冲层(310)掺杂杂质为C或Fe,掺杂浓度为范围为1×1016—2×1017cm-3,厚度为Tbuffer;所述源极(301)与漏极(302)的距离为Lsd,范围0—20μm;所述的第一势垒层(308)设置在沟道层(309)上方,钝化层(307)设置在第一势垒层(308)上方,所述的栅极(304)除了顶部的外侧面设置栅介质层(306),栅介质层(306)设置在钝化层(307)、第一势垒层(308)内,所述的源极(301)设置在钝化层(307)、第一势垒层(308)的一侧,漏极(302)设置在钝化层(307)、第一势垒层(308)的另一侧。
2.根据权利要求1所述一种具有P型埋层的双沟道高耐压氮化镓场效应晶体管,特征在于:P型埋层(313)位于栅场板下方,掺杂浓度范围为1×1016—1×1019cm-3,长度范围为0μm<Wp≤Lsd,厚度范围为0μm<HP<Tbuffer,距离源极(301)的距离范围为0μm<LSP≤Lsd-Wp;距离沟道层(309)与势垒层(308 )之间的界面的距离范围为0μm<TP<Tbuffer-HP
3.根据权利要求1所述一种具有P型埋层的双沟道高耐压氮化镓场效应晶体管,特征在于:第二势垒层(311)和第二沟道层(312)位于沟道层下方,第二势垒层(311)掺杂浓度范围为1×1016—1×1019cm-3,长度范围为0μm<WLB≤Lsd-Wp,厚度范围为0μm<HLB<Tbuffer,第二沟道层(312)掺杂浓度范围为1×1015—1×1020cm-3,长度范围为0μm<WLC≤Lsd-Wp,厚度范围为0μm<HLC<Tbuffer
4.根据权利要求1所述一种具有P型埋层的双沟道高耐压氮化镓场效应晶体管,特征在于:所述漏场板(303)长度范围为0μm<Ldfp<5μm;所述栅场板(305)长度范围为0μm<Lgfp<10μm。
CN201911050306.7A 2019-10-30 2019-10-30 一种具有p型埋层的双沟道高耐压氮化镓场效应晶体管 Active CN110828565B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911050306.7A CN110828565B (zh) 2019-10-30 2019-10-30 一种具有p型埋层的双沟道高耐压氮化镓场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911050306.7A CN110828565B (zh) 2019-10-30 2019-10-30 一种具有p型埋层的双沟道高耐压氮化镓场效应晶体管

Publications (2)

Publication Number Publication Date
CN110828565A CN110828565A (zh) 2020-02-21
CN110828565B true CN110828565B (zh) 2022-03-15

Family

ID=69551751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911050306.7A Active CN110828565B (zh) 2019-10-30 2019-10-30 一种具有p型埋层的双沟道高耐压氮化镓场效应晶体管

Country Status (1)

Country Link
CN (1) CN110828565B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883593B (zh) * 2020-08-10 2022-04-12 杭州电子科技大学 一种抗单粒子辐射加固的GaN器件
WO2022116915A1 (zh) * 2020-12-01 2022-06-09 深圳市晶相技术有限公司 一种半导体器件及其应用与制造方法
CN114843267B (zh) * 2022-06-08 2024-04-19 东南大学 一种增强型N沟道和P沟道GaN器件集成结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0262610A2 (en) * 1986-09-29 1988-04-06 Siemens Aktiengesellschaft Two-dimensional electron gas switching device
CN102017160A (zh) * 2008-04-23 2011-04-13 特兰斯夫公司 增强模式ⅲ-n的hemt
CN102308387A (zh) * 2009-02-09 2012-01-04 特兰斯夫公司 Ⅲ族氮化物器件和电路
WO2015083888A1 (en) * 2013-12-02 2015-06-11 Lg Innotek Co., Ltd. Semiconductor device and semiconductor circuit including the device
CN109004028A (zh) * 2018-06-22 2018-12-14 杭州电子科技大学 一种具有源极相连P埋层和漏场板的GaN场效应晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402844B2 (en) * 2005-11-29 2008-07-22 Cree, Inc. Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0262610A2 (en) * 1986-09-29 1988-04-06 Siemens Aktiengesellschaft Two-dimensional electron gas switching device
CN102017160A (zh) * 2008-04-23 2011-04-13 特兰斯夫公司 增强模式ⅲ-n的hemt
CN102308387A (zh) * 2009-02-09 2012-01-04 特兰斯夫公司 Ⅲ族氮化物器件和电路
WO2015083888A1 (en) * 2013-12-02 2015-06-11 Lg Innotek Co., Ltd. Semiconductor device and semiconductor circuit including the device
CN109004028A (zh) * 2018-06-22 2018-12-14 杭州电子科技大学 一种具有源极相连P埋层和漏场板的GaN场效应晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Low Turn-Off Loss 4H-SiC Trench IGBT With;Ying Wang;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20171130;第64卷(第11期);全文 *

Also Published As

Publication number Publication date
CN110828565A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
CN105140270B (zh) 一种增强型hemt器件
CN110828565B (zh) 一种具有p型埋层的双沟道高耐压氮化镓场效应晶体管
US10608106B2 (en) Power semiconductor devices
CN107093628B (zh) 一种极化掺杂增强型hemt器件
CN105097911B (zh) 一种具有结型半导体层的hemt器件
CN104201201B (zh) 一种用于GaN基HEMT器件的自适应偏置场板
CN105118859A (zh) 一种隧穿增强型hemt器件
CN102364688B (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
CN106920844B (zh) 一种具有n型浮空埋层的resurf hemt器件
CN102201445B (zh) 一种psoi横向超结功率半导体器件
CN104347701B (zh) 一种具有复合钝化层结构的场效应晶体管
CN109004028B (zh) 一种具有源极相连P埋层和漏场板的GaN场效应晶体管
CN110010692B (zh) 一种功率半导体器件及其制造方法
CN108598163A (zh) 一种GaN异质结纵向功率器件
CN107863379A (zh) 一种带有场板辅助掺杂区的n型ldmos结构
CN103474463B (zh) 具有厚底部绝缘物中的感应净电荷区的mosfet
CN108649070A (zh) 一种GaN异质结电导调制场效应管
CN114744021A (zh) 一种碳化硅槽栅功率mosfet器件及制备方法
CN112864243B (zh) 一种具有钝化层渐变氟离子终端的GaN HMET器件
CN106298943B (zh) 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管
CN106129116B (zh) 一种具有变k介质折叠横向双扩散金属氧化物半导体场效应管
CN106252404B (zh) 一种具有高k介质槽的纵向增强型mis hemt器件
CN107316905B (zh) 一种深槽dmos器件
CN206322705U (zh) 一种GaN HEMT器件
CN104157692B (zh) 克服短沟道效应提升频率的局部soi ldmos器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant