CN110808076A - 一种能够实现低压下高读写稳定性的sram存储单元电路 - Google Patents

一种能够实现低压下高读写稳定性的sram存储单元电路 Download PDF

Info

Publication number
CN110808076A
CN110808076A CN201911082163.8A CN201911082163A CN110808076A CN 110808076 A CN110808076 A CN 110808076A CN 201911082163 A CN201911082163 A CN 201911082163A CN 110808076 A CN110808076 A CN 110808076A
Authority
CN
China
Prior art keywords
tube
nmos
nmos tube
pmos
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911082163.8A
Other languages
English (en)
Other versions
CN110808076B (zh
Inventor
贺雅娟
吕嘉洵
黄茂航
吴晓清
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201911082163.8A priority Critical patent/CN110808076B/zh
Publication of CN110808076A publication Critical patent/CN110808076A/zh
Application granted granted Critical
Publication of CN110808076B publication Critical patent/CN110808076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种能够实现低压下高读写稳定性的SRAM存储单元电路，为9管结构，第六NMOS管的栅极连接第五NMOS管的栅极和第一写字线，其漏极连接写位线，其源极连接第五NMOS管的漏极；第二NMOS管的栅极连接第三写字线，其漏极连接第五NMOS管的源极、第一PMOS管的漏极以及第三PMOS管、第三NMOS管和第四NMOS管的栅极，其源极连接第一NMOS管的漏极；第二PMOS管的栅极连接第二写字线，其漏极连接第一PMOS管的源极，其源极连接第三PMOS管的源极和电源电压；第三NMOS管的漏极连接第三PMOS管的漏极、第一NMOS管和第一PMOS管的栅极，其源极连接第一NMOS管的源极和地；第四NMOS管的漏极连接读位线，源极连接读字线。本发明能提升SRAM存储单元的写能力并降低系统静态功耗，同时不影响读稳定性，尤其适用于低压应用。

Description

一种能够实现低压下高读写稳定性的SRAM存储单元电路
技术领域
本发明属于集成电路技术领域，涉及一种9管SRAM存储单元电路，适用于单端读写阵列结构，在低压下能够提升读写稳定性且具有较低的静态功耗。
背景技术
近年来，以无线传感网络和医疗电子设备为代表的应用领域对片上系统的功耗和性能要求越来越高，嵌入式静态随机存储器SRAM是片上系统的关键组成模块之一。降低电源电压是保证SRAM低功耗的有效手段，但电源电压的降低会带来有关读写稳定性的问题，因此，在一些对于操作频率要求不高的应用中，可以使用单端读写结构从而大幅的降低系统功耗。然而，在低电源电压下，单端结构的写能力大幅降低，尤其是写1操作的能力。并且，读干扰问题也严重影响了低压SRAM的稳定性。另一方面，工艺的进步在提升性能的同时也使得静态功耗在系统功耗中所占的比重越来越大，成为SRAM功耗的主要部分。因此，设计一种在低压下提升读写稳定性且具有较低静态功耗的SRAM存储单元很有必要。
目前在集成电路设计中，常用的SRAM单元为传统6T结构，如图1所示为传统的6TSRAM存储单元电路结构示意图，6T单元结构在低压下，读操作会给内部节点带来读干扰的影响，严重情况下会造成数据翻转从而导致存储数据出错。同时，在低压下数据的写入操作也将变得困难。通过器件尺寸的调节可以满足一定的设计需要，但是由于会导致系统面积过大，单纯地靠调节器件尺寸来实现设计目标已经变得不再现实，而且尺寸的变化对读写稳定性的提升是矛盾的。
发明内容
针对单端SRAM单元在低压下的写能力降低和读干扰问题，本发明提出一种单端9管SRAM存储单元电路，在低压下能够提升读写稳定性且具有较低静态功耗，通过结构上的设计来提升单元的写能力并降低系统静态功耗，同时不影响读稳定性，在40nm工艺下或者相近工艺下可以达到工艺最小尺寸。
本发明的技术方案为：
一种能够实现低压下高读写稳定性的SRAM存储单元电路，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一PMOS管、第二PMOS管和第三PMOS管；
第六NMOS管的栅极连接第五NMOS管的栅极并连接第一写字线，其漏极连接写位线，其源极连接第五NMOS管的漏极；
第二NMOS管的栅极连接第三写字线，其漏极连接第五NMOS管的源极、第一PMOS管的漏极以及第三PMOS管、第三NMOS管和第四NMOS管的栅极，其源极连接第一NMOS管的漏极；
第二PMOS管的栅极连接第二写字线，其漏极连接第一PMOS管的源极，其源极连接第三PMOS管的源极并连接电源电压；
第三NMOS管的漏极连接第三PMOS管的漏极以及第一NMOS管和第一PMOS管的栅极，其源极连接第一NMOS管的源极并接地；
第四NMOS管的漏极连接读位线，其源极连接读字线。
具体的，第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管的体端均接地，第一PMOS管、第二PMOS管和第三PMOS管的体端均连接电源电压。
具体的，在40nm工艺下所述SRAM存储单元电路中所有管子的尺寸均采用最小尺寸，即所述SRAM存储单元电路中所有管子的尺寸为长40nm，宽120nm。
本发明的有益效果为：本发明对SRAM存储单元电路进行了结构设计并结合基于该电路的读写方式，提出了一种9管结构的SRAM存储单元电路，通过设置第四NMOS管MN4作为读缓冲器，用来消除读干扰对SRAM存储单元电路的影响；提升了低压下SRAM存储单元电路的写能力，本发明适用于单端读写阵列结构，解决了低压下单端结构带来的写能力降低的问题；本发明适用于常压和低压情况，且应用于低压情况时相比传统SRAM存储单元电路具有更突出的读写稳定性效果；本发明在保持状态时，通过将读字线RWL拉为高电平消除了读位线泄漏电流，同时增加了第六NMOS管MN6，与第五NMOS管MN5构成了堆叠结构，减小了存储单元电路在保持状态时的写位线泄漏电流，降低了基于该单元电路的SRAM存储阵列的静态功耗，所有管子尺寸均可采用工艺最小尺寸，不会导致系统面积增大。
附图说明
图1为传统的6T结构的SRAM存储单元电路的结构示意图。
图2为本发明提出的一种能够实现低压下高读写稳定性的SRAM存储单元电路的结构示意图。
图3为本发明提出的一种能够实现低压下高读写稳定性的SRAM存储单元电路的工作原理波形图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细的描述。
本发明提出一种9管SRAM存储单元电路，在低压下能够提升读写稳定性且具有较低静态功耗，适用于单端读写阵列结构，如图2所示是本发明提出的SRAM存储单元电路的结构示意图，包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3。第一PMOS管MP1的源极连接第二PMOS管MP2的漏极，其栅极连接第一NMOS管MN1的栅极、第三NMOS管MN3的漏极、第三PMOS管MP3的漏极，其漏极连接第二NMOS管MN2的漏极、第三PMOS管MP3的栅极、第三NMOS管MN3的栅极、第四NMOS管MN4的栅极、第五NMOS管MN5的源极；第二PMOS管MP2的栅极连接第二写字线WWLA，其源极连接第三PMOS管MP3的源极并连接电源电压VDD；第二NMOS管MN2的栅极连接第三写字线WWLB，其源极连接第一NMOS管MN1的漏极；第三NMOS管MN3的源极连接第一NMOS管MN1的源极并接地GND；第四NMOS管MN4的漏极连接读位线RBL，其源极连接读字线RWL；第六NMOS管MN6的栅极连接第五NMOS管MN5的栅极并接第一写字线WL，其漏极连接写位线WBL，其源极连接第五NMOS管MN5的漏极。
本发明通过对SRAM存储单元电路的结构设计提升了低压下SRAM存储单元电路的写能力，同时消除读干扰并降低存储阵列的静态功耗，故所有管子尺寸均可采用工艺最小尺寸，例如在40nm工艺下或者相近工艺下SRAM存储单元电路中所有管子的尺寸均可采用最小尺寸，即第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3的尺寸均为长40nm，宽120nm。与传统的通过调节器件尺寸增大导通能力的方式相比，本发明可以采用工艺最小尺寸就可以满足高读写稳定性的需求，不会导致系统面积增大。
没有特殊设计需求时本发明提出的9管SRAM存储单元电路中所有NMOS管的体端均与接地电压GND相连，所有PMOS管的体端均与电源电压VDD相连。
下面结合图2、图3具体说明本发明存储单元电路的工作原理：令图2中第一PMOS管MP1的漏极为第一存储点Q，第三PMOS管MP3的漏极为第二存储点QB。
1、保持操作：
在存储单元电路保持数据期间，读字线RWL保持高电平，第一写字线WL保持低电平，此时第五NMOS管MN5和第六NMOS管MN6关闭，这样写位线WBL上信号的变化无法对第一存储点Q和第二存储点QB产生影响，同时第一存储点Q与第四NMOS管MN4的栅极相连接，这样读位线RBL上信号的变化也无法对第一存储点Q和第二存储点QB产生影响。通过将读字线RWL拉为高电平消除了存储单元电路在保持状态时的读位线泄漏电流，同时由于第六NMOS管MN6与第五NMOS管MN5构成了堆叠结构，减小了写位线泄漏电流，从而降低了存储阵列的静态功耗。第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3可以正常锁存数据，使得数据稳定保存。
根据比较分析可知图1所示的传统6T结构的SRAM存储单元和本发明提出的9T结构的SRAM存储单元在不同电源电压有几乎相等的保持噪声容限。
2、写操作
假如原先第一存储点Q为高电平，在写低电平0操作期间，第一写字线WL被拉为高电平，第二写字线WWLA被拉为高电平，第三写字线WWLB为高电平，写位线WBL为低电平。第二PMOS管MP2被关断，使第一存储点Q处于浮动状态，消除了第五NMOS管MN5、第六NMOS管MN6和第一PMOS管MP1的竞争问题，从而使第一存储点Q很容易的被拉为低电平，第一存储点Q的电荷通过第五NMOS管MN5、第六NMOS管MN6和写位线WBL释放为0，从而实现写0操作。
写高电平1时，假如原先第一存储点Q为低电平，第一写字线WL被拉为高电平，第二写字线WWLA为低电平，写位线WBL为高电平，第三写字线WWLB被拉为低电平，第二NMOS管MN2被关断，使第一存储点Q处于浮动状态，消除了第五NMOS管MN5、第六NMOS管MN6和第一NMOS管MN1的竞争问题，从而使第一存储点Q很容易的被拉为高电平，从而完成写1操作。
3、读操作
在读0或1操作时，读字线RWL为低电平，第一写字线WL为低电平，读位线RBL被预充为高电平，如果第一存储点Q为低电平、第二存储点QB为高电平，第四NMOS管MN4关断，读位线RBL上的电荷无法放电，仍保持为高电平，通过灵敏放大器读出数据0，说明读出了低电平0。
若第一存储点Q为高电平、第二存储点QB为低电平，则第四NMOS管MN4导通，读位线RBL上的电荷通过第四NMOS管MN4放电，读位线RBL电压下降，通过灵敏放大器读出数据1，说明读出了高电平1。
由于第四NMOS管MN4的栅极接在了内部节点上，在读操作时读位线电流不会流经内部节点，故不会对内部节点造成干扰，通过上述对结构和读操作方式的分析可知，本发明提出的9T结构的SRAM存储单元电路可以消除低压下传统6T单元带来的读干扰问题。
综上所述，本发明提出了一种9管结构的SRAM存储单元电路，通过改进结构并结合基于本发明提出的电路的读写方式，提升了SRAM存储单元的写能力并降低系统静态功耗，同时不影响读稳定性。与图1的传统6管结构的SRAM存储单元电路相比，本发明减少了图1结构的M4管，增加了第二PMOS管MP3、第二NMOS管MN2、第四NMOS管MN4和第五NMOS管MN5。第四NMOS管MN4作为读缓冲器结构，用来消除读干扰对单元的影响。通过设置第二NMOS管MN2提升写1能力，设置第二PMOS管MP2提升写0能力，当进行写1操作时，第一写字线WL开启使第五NMOS管MN5、第六NMOS管MN6导通，第三写字线WWLB关断使第二NMOS管MN2关断，从而使第一存储点Q处于浮动状态，大幅提升SRAM存储单元结构的写1能力。当进行写0操作时，第一写字线WL开启使第五NMOS管MN5、第六NMOS管MN6导通，第二写字线WWLA开启使第二PMOS管MP2关断，从而使第一存储点Q处于浮动状态，大幅提升SRAM存储单元结构的写0能力。
本发明提出的单端9管SRAM存储单元电路，既可以应用在高压情况，也可以应用在低压情况，且应用于低压情况时相比传统SRAM存储单元电路具有更突出的读写稳定性效果。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种能够实现低压下高读写稳定性的SRAM存储单元电路，其特征在于，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一PMOS管、第二PMOS管和第三PMOS管；
第六NMOS管的栅极连接第五NMOS管的栅极并连接第一写字线，其漏极连接写位线，其源极连接第五NMOS管的漏极；
第二NMOS管的栅极连接第三写字线，其漏极连接第五NMOS管的源极、第一PMOS管的漏极以及第三PMOS管、第三NMOS管和第四NMOS管的栅极，其源极连接第一NMOS管的漏极；
第二PMOS管的栅极连接第二写字线，其漏极连接第一PMOS管的源极，其源极连接第三PMOS管的源极并连接电源电压；
第三NMOS管的漏极连接第三PMOS管的漏极以及第一NMOS管和第一PMOS管的栅极，其源极连接第一NMOS管的源极并接地；
第四NMOS管的漏极连接读位线，其源极连接读字线。
2.根据权利要求1所述的能够实现低压下高读写稳定性的SRAM存储单元电路，其特征在于，第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管的体端均接地，第一PMOS管、第二PMOS管和第三PMOS管的体端均连接电源电压。
3.根据权利要求1或2所述的能够实现低压下高读写稳定性的SRAM存储单元电路，其特征在于，在40nm工艺下所述SRAM存储单元电路中所有管子的尺寸均采用最小尺寸，即所述SRAM存储单元电路中所有管子的尺寸为长40nm，宽120nm。
CN201911082163.8A 2019-11-07 2019-11-07 一种能够实现低压下高读写稳定性的sram存储单元电路 Active CN110808076B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911082163.8A CN110808076B (zh) 2019-11-07 2019-11-07 一种能够实现低压下高读写稳定性的sram存储单元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911082163.8A CN110808076B (zh) 2019-11-07 2019-11-07 一种能够实现低压下高读写稳定性的sram存储单元电路

Publications (2)

Publication Number Publication Date
CN110808076A true CN110808076A (zh) 2020-02-18
CN110808076B CN110808076B (zh) 2023-03-14

Family

ID=69501501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911082163.8A Active CN110808076B (zh) 2019-11-07 2019-11-07 一种能够实现低压下高读写稳定性的sram存储单元电路

Country Status (1)

Country Link
CN (1) CN110808076B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916125A (zh) * 2020-07-15 2020-11-10 电子科技大学 一种低压下提升读写速度和稳定性的sram存储单元电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070279966A1 (en) * 2006-06-01 2007-12-06 Texas Instruments Incorporated 8T SRAM cell with higher voltage on the read WL
US20160254045A1 (en) * 2013-12-30 2016-09-01 The Regents Of The University Of Michigan Static random access memory cell having improved write margin for use in ultra-low power application
CN107437430A (zh) * 2017-08-03 2017-12-05 电子科技大学 一种提高读噪声容限和写裕度的亚阈值sram存储单元电路
CN107886986A (zh) * 2017-12-06 2018-04-06 电子科技大学 一种解决半选问题的亚阈值sram存储单元电路
CN108766494A (zh) * 2018-05-30 2018-11-06 电子科技大学 一种具有高读噪声容限的sram存储单元电路
CN108922572A (zh) * 2018-06-12 2018-11-30 电子科技大学 一种具有高稳定性和低静态功耗的sram存储单元电路
CN109065088A (zh) * 2018-07-27 2018-12-21 电子科技大学 一种低位线漏电流的sram存储单元电路
CN110277120A (zh) * 2019-06-27 2019-09-24 电子科技大学 一种在低压下提升读写稳定性的单端8管sram存储单元电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070279966A1 (en) * 2006-06-01 2007-12-06 Texas Instruments Incorporated 8T SRAM cell with higher voltage on the read WL
US20160254045A1 (en) * 2013-12-30 2016-09-01 The Regents Of The University Of Michigan Static random access memory cell having improved write margin for use in ultra-low power application
CN107437430A (zh) * 2017-08-03 2017-12-05 电子科技大学 一种提高读噪声容限和写裕度的亚阈值sram存储单元电路
CN107886986A (zh) * 2017-12-06 2018-04-06 电子科技大学 一种解决半选问题的亚阈值sram存储单元电路
CN108766494A (zh) * 2018-05-30 2018-11-06 电子科技大学 一种具有高读噪声容限的sram存储单元电路
CN108922572A (zh) * 2018-06-12 2018-11-30 电子科技大学 一种具有高稳定性和低静态功耗的sram存储单元电路
CN109065088A (zh) * 2018-07-27 2018-12-21 电子科技大学 一种低位线漏电流的sram存储单元电路
CN110277120A (zh) * 2019-06-27 2019-09-24 电子科技大学 一种在低压下提升读写稳定性的单端8管sram存储单元电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JIUBAI ZHANG等: "A Subthreshold 10T SRAM Cell With Enhanced Read and Write Operations", 《2019 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)》 *
MING-HUNG CHANG等: "Design and Iso-Area Vmin Analysis of 9T Subthreshold SRAM With Bit-Interleaving Scheme in 65-nm CMOS", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS》 *
吴晓清等: "一种基于位交错结构的亚阈值１０管ＳＲＡＭ单元", 《微电子学》 *
黄海超: "一种解决半选择问题的亚阈值9T SRAM存储单元", 《大众科技》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916125A (zh) * 2020-07-15 2020-11-10 电子科技大学 一种低压下提升读写速度和稳定性的sram存储单元电路
CN111916125B (zh) * 2020-07-15 2023-04-25 电子科技大学 一种低压下提升读写速度和稳定性的sram存储单元电路

Also Published As

Publication number Publication date
CN110808076B (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
CN110277120B (zh) 一种在低压下提升读写稳定性的单端8管sram存储单元电路
CN107886986B (zh) 一种解决半选问题的亚阈值sram存储单元电路
CN109841240B (zh) 一种sram型存储器高速灵敏放大器电路
Chien et al. A 0.2 V 32-Kb 10T SRAM with 41 nW standby power for IoT applications
CN108922572B (zh) 一种具有高稳定性和低静态功耗的sram存储单元电路
JP5237504B2 (ja) 高密度で高いロバスト性を有するサブスレッショルドメモリセル回路
JP4994135B2 (ja) センス増幅回路およびセンス増幅方法
US8437178B2 (en) Static random access memory cell and method of operating the same
US10164624B2 (en) Apparatuses for reducing off state leakage currents
CN110767251B (zh) 一种低功耗和高写裕度的11t tfet sram单元电路结构
US6172901B1 (en) Low power static random access memory and method for writing to same
US20080266935A1 (en) Dram storage capacitor without a fixed voltage reference
US7535753B2 (en) Semiconductor memory device
CN114255802A (zh) 集成电路
CN111916125B (zh) 一种低压下提升读写速度和稳定性的sram存储单元电路
CN109065088B (zh) 一种低位线漏电流的sram存储单元电路
CN107533856B (zh) 用于感测电路的系统、装置和方法
CN115565564B (zh) 读出电路结构
CN110808076B (zh) 一种能够实现低压下高读写稳定性的sram存储单元电路
CN112530491A (zh) 静态随机存取存储器装置
CN108766494B (zh) 一种具有高读噪声容限的sram存储单元电路
CN109559767B (zh) 采用两个灵敏放大器技术抵抗位线泄漏电流的电路结构
CN108269599B (zh) 一种平衡位线漏电流的静态存储单元
CN113113062B (zh) 一种基于3t-3mtj存储单元的磁性随机存储器及其读取方法
CN113113064B (zh) Sram存储单元电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant