CN103578529B - 一种根据写数据改变电源供电的亚阈值存储单元 - Google Patents
一种根据写数据改变电源供电的亚阈值存储单元 Download PDFInfo
- Publication number
- CN103578529B CN103578529B CN201310494100.XA CN201310494100A CN103578529B CN 103578529 B CN103578529 B CN 103578529B CN 201310494100 A CN201310494100 A CN 201310494100A CN 103578529 B CN103578529 B CN 103578529B
- Authority
- CN
- China
- Prior art keywords
- write
- power supply
- transistor
- drain electrode
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
本发明属于集成电路存储器设计技术领域，具体为一种根据写数据改变电源供电的亚阈值存储单元。其单元结构包括一对虚拟电源供电的交叉耦合反相器，一个由写位线控制的虚拟电源供电晶体管，三个负责写操作的写晶体管，及一对堆叠的读晶体管。当存储单元进行写“0”操作时，单元的电源由VDD提供，数据通过单端的写操作方式进行写入；当存储单元进行写“1”操作时，单元的供电被截断，数据通过双端的写操作方式进行写入。当存储阵列进行读操作时，单元存储的数据通过堆叠的读晶体管读出到位线上。本发明具有较高的读、写稳定性，及在亚阈值电压下工作的能力。
Description
技术领域
本发明属于集成电路存储器技术领域，具体涉及一种寄存器文件(RegisterFile)及静态随机存储器(StaticRandomAccessMemory,SRAM)单元。
背景技术
Memory通常占有芯片的大部分面积，主导着芯片的主要性能和功耗，尤其是随着工艺技术的进步，其所占的比例越来越大。虽然先进的工艺技术给memory带来了密度和性能的提升，但同时也导致了更大的功耗消耗，尤其是漏流功耗。因此，降低功耗成为memory设计的首要问题。特别是对于那些靠电池进行工作的电子产品，如医疗器件，无线传感器，手提电脑等便携器件，它们对功耗消耗有着严格的约束，更为迫切需要低功耗的memory。
降低电源电压是减少功耗消耗最直接且最有效的方法，因为动态功耗与VDD2成正比，而漏流功耗与VDD成指数关系。传统的6管(6Transistors,6T)SRAM，由于其存储单元内部读、写约束的存在，使得它很难在低于0.7伏的电压下工作。因此，设计都们采用各种读、写辅助电路来提高6TSRAM的最小工作电压(Vmin)。例如，作者H.Pilo于2006年在会议“SymposiumonVLSITechnology”中发表“AnSRAMdesignin65-nmand45-nmtechnologynodesfeaturingreadandwrite-assistcircuitstoexpandoperatingvoltage”，提出了一种虚拟单元地的方法来降低SRAM的最小操作电压。作者Y.H.Chen于2008年在会议“SymposiumonVLSITechnology”中发表“A0.6-V45-nmadaptivedual-railSRAMcompilercircuitdesignforlowerVDDminVLSIs”，提出了一种自适应的双轨电压策略，使得6TSRAM的最小工作电压降至0.6V。作者O.Hirabayashi于2009年在“IEEEInternationalSolid-StateCircuitsConference(ISSCC)”会议上发表“process-variation-tolerantdual-power-supplySRAMwith0.179-mm2cellin40-nmCMOSusinglevel-programmablewordlinedriver”，提出了一种自举或自降字线电压策略，使得6TSRAM更易适合低压下工作。作者S.Mukhopadhyay于2011年在杂志“TransactiononVLSI”中发表“SRAMwrite-abilityimprovementwithtransientnegativebitlinevoltage”，提出了一种负位线电压辅助方法，有效的改善了6TSRAM的最小工作电压。但是，无论采用何种读、写辅助电路都无法将6TSRAM的最小工作电压降至亚阈值电压下。尤其在更为先进的工艺中，工艺偏差和器件参数的不匹配更为严重，这使得6TSRAM的最小工作电压进一步降级。
所以，设计者们更为偏向采用先进的存储单元结构来进行低功耗的SRAM设计。
发明内容
本发明的目的在于提供一种读、写稳定性高，漏电流小，能够在超低压下工作的亚阈值存储单元。
本发明提供的亚阈值存储单元，包括：
一对虚拟电源供电的交叉耦合反相器(第一反相器1和第二反相器2)构成存储单元的存储核心；其中，两首尾相连的反相器的电源线VDD与虚拟电源结点相连，第一反相器1的输出和输入(或第二反相器2的输入和输出)为存储单元的两个存储结点；
一个为虚拟电源供电的PMOS管，其栅极与写位线相连，源极与电源线VDD相连，而漏极则与虚拟电源结点相接；
三个负载写操作的写晶体管NMOS；其中，第一写晶体管的漏极与第一反相器1的输出相连，源极与写位线相连，而栅极则与写字线相接；第二写晶体管的漏极与第一反相器1的输入相连，源极与第三写晶体管的漏极相连，栅极同样与写字线相接；第三反相器的漏极与第二反相器的源极相连，源极接地，栅极由写位线控制；
一对堆叠的读晶体管NMOS；其中，第一读晶体管的漏极与读位线相连，源极与第二读晶体管的漏极相连，栅极则由读字线控制；第二读晶体管的漏极与第一读晶体管的源极相连，源极接地，栅极则与其中一个存储结点相接。
本发明提供的10管存储单元，能够在亚阈值电压下工作，可根据写数据改变电源供电，并且具有较高的读、写稳定性及较小的漏电流。
附图说明
图1是本发明的电路结构示意图。
图2是本发明写“0”电路操作示意图。
图3是本发明写“1”电路操作示意图。
图4是本发明读电路操作示意图。
具体实施方式
本发明为一种根据写数据改变电源供电的亚阈值存储单元，以下通过实例进一步阐述本发明。
图1所示为本发明实现的10T亚阈值存储单元的电路结构。PMOS管M1，NMOS管M3构成第一反相器1，PMOS管M2和NMOS管M4构成第二反相器2，第一反相器1和第二反相器2首尾相连，交叉耦合，构成存储单元的存储核心，结点Q和QB分别为其两个数据存储结点，VVDD为两个反相器的虚拟电源结点。NMOS管M0为虚拟电源供电管，其源极与电源VDD相连，漏极与虚拟电源结点VVDD相连，而栅极则由写位线(WBL)所控制。晶体管M5、M6及M7构成存储单元的写电路。其中，NMOS管M5漏极与存储结点Q相连，源极与写位线WBL相连，而栅极与写字线(WWL)相连；NMOS管M6漏极与存储结点QB相连，源极与NMOS管M7的漏极相连，栅极与写字线WWL相连，而M7的栅极与写位线WBL相连，源极则接地。NMOS管M8、M9则构成存储单元的读电路。其中NMOS管M8的栅极与存储结点QB相连，源极接地，漏极与NMOS管M9的源极相连，而M9的漏端与读位线(RBL)相连，栅极则与读字线(RWL)相连。
图2表示本发明的存储单元写“0”的电路操作。此时，写字线WWL为“1”，写位线WBL为“0”，读字线RWL为低，读路径关闭。由于WBL为低，则晶体管M0处于开启状态，虚拟电源结点的电压为“1”。数据“0”通过M5对存储结点Q进行下拉写入存储单元，然后通过交叉耦合的反相器将QB预充为“1”。由于存储结点的上拉网络由两个堆叠管M0、M1构成，有效的降低了存储单元对Q点的上拉能力，且NMOS管M5又能有效的进行传输强“0”功能，所以，数据“0”能够很容易的写入存储单元。
图3表示本发明的存储单元写“1”的电路操作。此时，除是写位线WBL为“1”，其它字线和位线的状态与写“0”一致。由于WBL为高，则晶体管M0处于判断状态，而晶体管M6、M7处于开启状态，虚拟电源结点处于浮空状态。数据“1”由晶体管M5传输给存储结点Q，但由于NMOS的弱“1”传输特性，无法将数据“1”写入Q，而M6、M7的存在却有效的解决了这个问题。堆叠的M6、M7给存储结点QB提供了放电路径，且由于QB的上拉网络为截断，所以QB能够很容易被下拉至“0”。这样，关闭了下拉管M3和开启了上拉管M1，使得M5能够对存储结点Q和虚拟电源结点VVDD进行充电，虽然这两点的电压无法达到真正的高电平，但待写“1”操作结束后，WBL被下拉至“0”，M0开启，Q结点会被上拉网络补充预充为“1”，顺利的将“1”写入了存储单元。
图4表示本发明的存储单元读模式下的电路操作。存储单元进行读操作时，写字线WWL为低，写位线WBL为低，写路径关闭，数据处于保持模式。而读字线RWL预充为高电平，位线BL则预充为“1”。RWL为高使得晶体管M9开启，若此时存储单元执行读“0”操作，则存储结点QB为“1”，读位线上的电压被下拉至“0”，存储的“0”数据输送至位线上。若此时存储单元执行读“1”操作，则存储结点QB为“0”，读位线上的电压保持不变，存储的“1”数据读出至位线上。由于整个读操作过程中，读路径与存储结点进行了隔离，所以读操作无法破坏存储的数据值，从而避免了读操作中的数据破坏，有效提高了存储单元的操作稳定性。
Claims (4)
1.一种根据写数据改变电源供电的亚阈值存储单元，其特征在于包括：
一对虚拟电源供电的交叉耦合反相器构成存储单元的存储核心；其中，两首尾相连的一对反相器的电源线VDD与虚拟电源结点相连，第一反相器的输出和输入或第二反相器的输入和输出为存储单元的两个存储结点；
一个为虚拟电源供电的PMOS管，其栅极与写位线相连，源极与电源线VDD相连，漏极与虚拟电源结点相接；
三个负载写操作的写晶体管NMOS管；其中，第一写晶体管的漏极与第一反相器的输出相连，源极与写位线相连，栅极与写字线相接；第二写晶体管的漏极与第一反相器的输入相连，源极与第三写晶体管的漏极相连，栅极同样与写字线相接；第三反相器的漏极与第二反相器的源极相连，源极接地，栅极由写位线控制；
一对堆叠的读晶体管NMOS管；其中，第一读晶体管的漏极与读位线相连，源极与第二读晶体管的漏极相连，栅极由读字线控制；第二读晶体管的漏极与第一读晶体管的源极相连，源极接地，栅极与其中一个存储结点相接。
2.根据权利要求1所述的亚阈值存储单元，其特征在于：当存储单元进行写“0”操作时，虚拟电源供电管导通，虚拟电源结点的电压为VDD，数据通过第一个写晶体管写入存储单元。
3.根据权利要求1所述的亚阈值存储单元，其特征在于：当存储单元进行写“1”操作时，虚拟电源供电管关闭，虚拟电源结点处于浮空状态，数据通过三个写晶体管写入存储单元；其中，第一个写晶体对其中一个存储结点充电，第二个写晶体和第三个写晶体管对另一个结点进行放电；待写操作结束后，电源重新供电，新的高电平存储结点的电压被补充于VDD。
4.根据权利要求1所述的亚阈值存储单元，其特征在于：数据通过堆叠的读晶体管将数据输出至读位线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310494100.XA CN103578529B (zh) | 2013-10-21 | 2013-10-21 | 一种根据写数据改变电源供电的亚阈值存储单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310494100.XA CN103578529B (zh) | 2013-10-21 | 2013-10-21 | 一种根据写数据改变电源供电的亚阈值存储单元 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103578529A CN103578529A (zh) | 2014-02-12 |
| CN103578529B true CN103578529B (zh) | 2016-08-03 |
Family
ID=50050147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310494100.XA Active CN103578529B (zh) | 2013-10-21 | 2013-10-21 | 一种根据写数据改变电源供电的亚阈值存储单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103578529B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336359B (zh) * | 2014-07-29 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | Sram单元和sram存储器 |
| CN104299644B (zh) * | 2014-10-24 | 2017-05-03 | 安徽大学 | 一种同时提高读噪声容限和写裕度的12管sram单元电路 |
| CN104575588B (zh) * | 2014-12-09 | 2017-07-28 | 复旦大学 | 双胞胎存储单元 |
| CN104506183B (zh) * | 2014-12-09 | 2017-10-03 | 复旦大学 | 单电压亚阈值电平转换器 |
| CN104868910A (zh) * | 2015-06-17 | 2015-08-26 | 北京华强智连微电子有限责任公司 | 一种采用反相器交错堆叠结构的延时电路 |
| CN111028874A (zh) * | 2019-12-26 | 2020-04-17 | 苏州腾芯微电子有限公司 | Sram单元和sram存储器 |
| CN112382326B (zh) * | 2020-12-11 | 2023-11-17 | 北京中科芯蕊科技有限公司 | 一种亚阈值双电源sram读辅助电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102136297A (zh) * | 2011-04-02 | 2011-07-27 | 复旦大学 | 用于寄存器文件的可控制位线摆幅的存储单元 |
| CN102360567A (zh) * | 2011-09-06 | 2012-02-22 | 湖南麓谷飞腾微电子有限公司 | 一种自动调节传输管与下拉管强度的8管存储单元 |
| CN102385908A (zh) * | 2011-09-06 | 2012-03-21 | 复旦大学 | 一种多端口寄存器堆存储单元及其布局布线方法 |
-
2013
- 2013-10-21 CN CN201310494100.XA patent/CN103578529B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102136297A (zh) * | 2011-04-02 | 2011-07-27 | 复旦大学 | 用于寄存器文件的可控制位线摆幅的存储单元 |
| CN102360567A (zh) * | 2011-09-06 | 2012-02-22 | 湖南麓谷飞腾微电子有限公司 | 一种自动调节传输管与下拉管强度的8管存储单元 |
| CN102385908A (zh) * | 2011-09-06 | 2012-03-21 | 复旦大学 | 一种多端口寄存器堆存储单元及其布局布线方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103578529A (zh) | 2014-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103578529B (zh) | 一种根据写数据改变电源供电的亚阈值存储单元 | |
| CN103077741B (zh) | 一种低电压工作的sram的存储单元电路 | |
| CN104981875A (zh) | 用于存储器设备中的写辅助的写激励器 | |
| CN107240416B (zh) | 一种亚阈值sram存储单元电路 | |
| CN103544986B (zh) | 基于电荷再利用和位线分级的低功耗8管sram芯片设计方法 | |
| CN102385916B (zh) | 一种具有读写分离的双端口sram单元6t结构 | |
| CN107886986A (zh) | 一种解决半选问题的亚阈值sram存储单元电路 | |
| CN107437430A (zh) | 一种提高读噪声容限和写裕度的亚阈值sram存储单元电路 | |
| CN103971733B (zh) | 低功耗sram单元电路结构 | |
| CN115985366A (zh) | 具有高写噪声容限的mosfet-tfet混合型11t-sram单元电路、模块 | |
| Kumar et al. | Stability and performance analysis of low power 6T SRAM cell and memristor based SRAM cell using 45NM CMOS technology | |
| Nair et al. | A quasi-power-gated low-leakage stable SRAM cell | |
| CN104409094B (zh) | 亚阈值6管存储单元 | |
| CN104575588B (zh) | 双胞胎存储单元 | |
| Nayak et al. | Design of low-leakage and high writable proposed SRAM cell structure | |
| CN109920459A (zh) | 一种完全非对称的亚阈值单端9管存储单元 | |
| CN108269599A (zh) | 一种平衡位线漏电流的静态存储单元 | |
| CN209070995U (zh) | 基于FinFET的三值SRAM单元电路 | |
| TWI441178B (zh) | 雙埠靜態隨機存取記憶體 | |
| CN103500583B (zh) | 用于低电压寄存器堆的写加强的抗读位线漏电存储单元 | |
| CN109872747A (zh) | 一种支持列选结构的亚阈值10管存储单元 | |
| Zargar et al. | Design and Performance Analysis of 6T SRAM cell on 90nm technology | |
| CN105448325B (zh) | 低功耗sram芯片位线的设计方法及电路结构 | |
| Verma et al. | Design and analysis of 1-Kb 6T SRAM using different architecture | |
| Kanika | A Review on Low Power SRAM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |