CN110741437B - 2t1c铁电随机存取存储器单元 - Google Patents

2t1c铁电随机存取存储器单元 Download PDF

Info

Publication number
CN110741437B
CN110741437B CN201880038757.6A CN201880038757A CN110741437B CN 110741437 B CN110741437 B CN 110741437B CN 201880038757 A CN201880038757 A CN 201880038757A CN 110741437 B CN110741437 B CN 110741437B
Authority
CN
China
Prior art keywords
voltage
line
bit line
pulse
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880038757.6A
Other languages
English (en)
Other versions
CN110741437A (zh
Inventor
约瑟夫·S·坦丁根
储钒
孙山
杰西·J·希曼
贾亚特·阿肖克库马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technology Co ltd
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Priority to CN202110191897.0A priority Critical patent/CN112992216B/zh
Publication of CN110741437A publication Critical patent/CN110741437A/zh
Application granted granted Critical
Publication of CN110741437B publication Critical patent/CN110741437B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种存储器设备及其操作方法。总体上，该设备包括铁电随机存取存储器单元阵列。每个单元包括：第一晶体管，其耦合于位线和储存节点(SN)之间并由第一字线(WL1)控制；第二晶体管，其耦合于参考线和SN之间并由第二字线(WL2)控制；以及铁电容器，其耦合于SN和板线之间。该设备还包括：耦合到位线和参考线的感测放大器、以及被配置为向WL1、WL2、板线和感测放大器发出控制信号的处理元件。所述单元被构造成和操作用于生成位电平参考，其中，在数据脉冲的读取周期期间第一电压脉冲被施加到板线上，且第二电压脉冲用作参考脉冲和清除脉冲。

Description

2T1C铁电随机存取存储器单元
相关申请的交叉引用
本申请是于2017年9月25日提交的第15/714,912号美国专利申请的国际申请，其根据35U.S.C.119(e)要求于2017年6月13日提交的第62/519,042号美国临时专利申请的优先权权益，以上所有申请通过引用以其整体并入本文。
技术领域
本公开大体上涉及半导体存储器，且更具体地涉及包括两个晶体管、一个具有改善的信号裕度的电容器铁电随机存取存储器(F-RAM)单元的F-RAM及其操作方法。
背景
铁电随机存取存储器(F-RAM)或存储器设备通常包括储存元件或单元的栅格或阵列，每一个储存元件或单元包括至少一个铁电电容器或铁电容器和一个或更多个相关联的晶体管以选择该单元并控制到其的读或写。铁电容器包括铁电材料，例如锆钛酸铅(PZT)，其具有带有具有两个相等且稳定的极化状态的偶极子的晶体结构。当外部电场被施加在铁电容器上时，铁电材料中的偶极子将在电场方向上排列或极化。在电场被移除之后，偶极子保持它们的极化状态。这种极化状态是通过板线和最初被预充电到0V的释放的位线在铁电容器两端施加电压来进行读取的。生成的电荷量取决于所施加的电压产生的电场是否导致铁电材料的极化状态切换。例如，当极化未被切换时，铁电容器的响应(称为未切换或U期)是线性的或与施加的电压成比例的，并且当数据线连接到感测放大器的非反相侧并与参考电压相比较时，铁电容器的响应被转换为数据“0”。当极化被切换时，铁电容器的响应(被称为极化切换或P期)是非线性的，通常是U期的两倍或更多倍，并且当数据线连接到感测放大器的非反相侧并且与参考电压相比较时，铁电容器的响应被转换为数据“1”。
传统F-RAM设备的一个问题是，对于阵列中的每个单元，关于P期和U期的精确值可以由于设备制造中的工艺过程不同而不同。因此，使用全局参考电压的现行的F-RAM设计被编程并置于设备中任何F-RAM单元的最弱的U期(其具有最高电荷)和最弱的P期(其具有最低电荷)之间。此外，由于温度、电压和设备经历的读周期和/或写周期数的变化，最弱的U期和P期的这些值可能随着设备的使用寿命而变化。因此，传统F-RAM设备的有效F-RAM信号裕度通常较低，并且随着使用而降低，导致可靠性问题和降低的使用寿命问题。
因此，需要一种使用F-RAM单元的改进的存储器设备及其操作方法，以最大化信号裕度并延长设备的使用寿命。
概要
提供了一种半导体非易失性存储器设备及其操作方法。根据实施例，存储器设备包括铁电随机存取存储器(F-RAM)单元阵列。通常，每个F-RAM单元包括被耦合于位线和储存节点(SN)之间的第一或存取晶体管，被耦合于参考线和SN之间的第二或参考晶体管，以及被耦合于SN和板线之间的铁电电容器或铁电容器。该设备还包括被耦合到位线和参考线以将位线上的数据电压与参考线上的参考电压进行比较的感测放大器(SA)，以及被配置为向存取晶体管、参考晶体管和SA发出控制信号并向板线施加电压脉冲的处理元件。通常，根据位电平参考方案来配置F-RAM单元，其中，在读取周期期间将两个脉冲施加到所述板线，并且其中，两个脉冲中的第一个脉冲用作数据脉冲，而两个脉冲中的第二个脉冲用作参考脉冲和清除脉冲。
根据一个实施例，处理元件被配置为在读取周期期间将具有第一峰值电压(V1)的第一脉冲施加到板线，以将数据从SN耦合到位线，以及将具有第二峰值电压(V2)的第二脉冲施加到板线，以将参考电压耦合到参考线，并用作清除脉冲来强化铁电容器中的U期。
本发明的另外的特征和优点以及本发明的各种实施例的结构和操作在下文参照附图进行了详细描述。应当注意的是，本发明不限于本文中描述的特定实施例。本文中介绍的这样的实施例只是用于说明性的目的。基于本文中包含的教导，另外的实施例对于相关领域的技术人员将变得明显。
附图简述
现在将参考所附示意图仅以示例的方式描述本发明的实施例，其中相应的参考符号指示相应的部分。此外，被并入本文且形成说明书的一部分的附图示出了本发明的实施例，并连同描述一起进一步地用来解释本发明的原理，并使得相关领域的技术人员能够开发并使用本发明。
图1是存储器设备的一部分的示意框图，其包括感测放大器、预充电电路以及两个晶体管和一个铁电电容器(2T1C)铁电随机存取存储器(F-RAM)单元的实施例；
图2是包括处理元件和2T1C F-RAM单元阵列的存储器设备的实施例的框图；
图3是用于描述与图1的2T1C F-RAM单元相关联的读取周期的实施例的时序图；
图4是用于描述另一个与图1的2T1C F-RAM单元相关联的读取周期的实施例的时序图，其中，存储器设备被配置为提供裕度扫描能力；
图5是用于描述又一个与图1的2T1C F-RAM单元相关联的读取周期的实施例的时序图，其中，存储器设备被配置为提供裕度扫描能力以及同时提供参考脉冲和感测放大器使能信号；
图6是包括2T1CF-RAM单元的存储器设备的一部分的示意框图，且其中，位线的电容大于参考线的电容；
图7是用于描述与图6的2T1C F-RAM单元相关联的读取周期的实施例的时序图；
图8是用于描述另一个与图6的2T1C F-RAM单元相关联的读取周期的实施例的时序图，其中，存储器设备被配置为提供裕度扫描能力；
图9是用于描述又一个与图1的2T1C F-RAM单元相关联的读取周期的实施例的时序图，其中，存储器设备被配置为提供裕度扫描能力以及同时提供参考脉冲和感测放大器使能信号；和
图10是示出了相对于使用固定的全局参考电压使用跟踪位电平U期的单元内生成的参考电压的F-RAM信号裕度改进的曲线图。
本发明的实施例的特征和优点从下文结合附图所阐述的详细描述中将变得更明显。在附图中，类似的参考数字一般指示相同的、功能上类似的、和/或结构上类似的元素。
详细描述
本说明书公开了结合了本发明的特征的一个或更多个实施例。所公开的实施方式仅仅举例证明本发明。本发明的范围不限制于所公开的实施例。本发明由本文所附的权利要求限定。
所描述的实施例和说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示所描述的实施例可包括特定特征、结构、或特性，但可能不是每个实施例都必须包括特定特征、结构、或特性。而且，这样的词组并不必然地指相同的实施例。而且，当结合实施例描述具体的特征、结构、或特性时，应当理解的是，无论是否明确地描述，结合其他实施例实施这样的特征、结构、或特性均在本领域技术人员的知识内。
在更详细地描述各种实施例之前，将给出关于在整个描述中可以使用的某些术语的进一步解释。
术语“铁电随机存取存储器单元”或“F-RAM单元”在本文被用于描述单个存储器单元电子电路，该单个存储器单元电子电路包括一个或更多个晶体管和被耦合于储存节点(SN)和板线之间的铁电电容器或铁电容器，该板线通过铁电容器中铁电材料的极化状态的切换来储存一位二进制信息。
本文使用的术语“1T1C”指的是包括单个晶体管和单个铁电容器的F-RAM单元的结构。
本文使用的术语“2T1C”指的是包括两个晶体管，即第一或存取晶体管和第二或参考晶体管、以及单个铁电容器的F-RAM单元的结构。
术语“F-RAM设备”或“存储器设备”在本文被用来概括地描述包括F-RAM单元阵列、以及通过数据线或位线和参考线耦合到阵列以将位线上的数据电压与参考线上的参考电压进行比较的多个感测放大器(SA)、以及一个或更多个处理元件或控制器的存储器设备，所述一个或更多个处理元件或控制器被配置为向存取晶体管、参考晶体管和SA发出控制信号、向位线和参考线施加电压、并向铁电容器的板线施加电压脉冲。处理元件可以包括寄存器、多路复用器、命令和地址电路、定时控制、和错误检查电路。处理元件、SA和阵列可以整体地形成在单个集成电路(IC)上，或者可以包括多个从外部耦合的分立设备或IC。
本文使用的“U期(U-term)”指的是当在读取周期期间极化状态没有切换时铁电容器的线性电荷生成的响应，并且当位线连接到SA的非反相侧时，铁电容器的线性电荷生成的响应转换为数据“0”。
本文使用的“P期(P-term)”指的是由于读取周期期间的极化切换而导致的铁电容器的非线性电荷生成的响应，并且当位线连接到SA的非反相侧时，铁电容器的非线性电荷生成的响应转换为数据“1”。一般来说，P期的幅度比U期大两(2)倍或更多倍。
最后，参考电压是施加到SA的电压，用于与铁电容器生成的数据电压进行比较。数据电压被生成作为施加在切换或未切换铁电容器上的第一电压(V1)的结果。参考电压被生成作为施加在未切换铁电容器两端的第二电压(V2)的结果。相应地V2电压被设置，通常大于V1电压，以生成高于U期电压且低于P期电压的参考电压。
在更详细地描述根据本发明的实施例的包括F-RAM单元的存储器设备的操作之前，介绍了其中可以实现本实施例的F-RAM存储器单元和环境。
图1示出了根据本公开实施例的包括2T1C F-RAM单元102的存储器设备100的一部分的示意框图。参考图1，F-RAM单元102包括耦合于储存节点(SN)和板线(PL)之间的单个铁电容器104；耦合于SN和数据线或位线BL之间的第一或存取晶体管106，并且其通过第一字线(WL1)控制；和耦合于SN和参考线BLB之间的第二或参考晶体管108，并且其通过第二字线(WL2)控制。2T1C F-RAM单元102利用在读取操作期间施加到板线PL的两个电压脉冲来生成位电平参考，其中，基于相同单元的U期将F-RAM单元的数据电压与参考电压进行比较，即第一电压脉冲(第一脉冲)被用于生成数据电压，且第二电压脉冲(第二脉冲)被用于生成单元内参考电压，并且同时可以作为铁电容器的清除信号来强化铁电容器中的U期。
如图1所示，存储器设备100还包括用于将位线BL上的数据电压与参考线BLB上的参考电压进行比较的感测放大器(SA)110、第一或位线预充电电路112和第二或参考线预充电电路114。位线预充电电路112通过处理元件(在该图中未示出)控制，并且被配置为在向板线施加第一脉冲之前预充电和释放位线BL。优选地，位线预充电电路112和处理元件进一步被配置为在第一脉冲之前放掉SN上的任何残余电压。参考线预充电电路114也由处理元件控制，并且被配置为在将第二脉冲施加到板线上之前，放掉SN上的任何残余电压并释放参考线。
应当理解的是，使用两个晶体管，即存取晶体管106和参考晶体管108，顺序地，首先将SN耦合到位线BL，且然后耦合到参考线BLB，使得能够进行读取操作，其中，在第一电压脉冲和第二电压脉冲之间不需要对位线预充电，从而优化存储器设备的操作频率。此外，对于储存在F-RAM单元102中的每个位，所生成的参考电压跟踪相同单元(铁电容器104)的U期的变化，无论这些变化是由于制造单元时的工艺变化、由于温度变化、还是由于磨损压力(例如在存储器设备100的使用寿命期间的疲劳应变和数据保持烘烤)，从而与使用全局参考电压的传统1T1C F-RAM单元相比，都提供了更高的F-RAM信号裕度，并且提高或最大化了存储器设备的寿命。
图2示出了存储器设备200的简化框图，该存储器设备200包括根据本公开实施例的2T1C F-RAM单元204的阵列202，该阵列202被布置在多个行206和多个列208中，每行共享第一字线(WL1)和第二字线(WL2)，每列中的单元具有公共数据线或位线(BL)和参考线BLB。虽然未示出，但是要理解的是，相邻列中的单元204可以共享位线(BL)或参考线(BLB)，以减少所需的线的数量和阵列202的相应尺寸。参考图2，存储器设备200还包括控制器或处理元件210(诸如微控制器、微处理器或状态机)以用于向每个F-RAM单元204发出命令或控制信号，并具有从存储器阵列读取或向存储器阵列写入的其他外围电路。通常，如图2所示的实施例，外围电路还包括行解码器212、列解码器214和感测放大器/驱动器216。
当数据字要被储存或写入到存储器设备200时，行解码器212选择阵列202的一行，并将适当地时控的控制信号施加到所选行中的F-RAM单元204的第一字线(WL1)。列解码器214转换列地址，并将来自感测放大器/驱动器216的数据电压耦合到每个F-RAM单元204的位线BL，同时处理元件210将位线BL耦合到F-RAM单元中的SN。当BL为逻辑“1”并且0V被施加到板线(PL)时，逻辑“1”被写入到F-RAM单元。当BL为逻辑“0”并且0V被施加到PL时，F-RAM单元不再极化，且因此在读取操作期间保持通过清除脉冲生成的U期或逻辑“0”。
通常，当要从存储器设备200中调用或读出数据字时，行解码器212通过向阵列202的选择的行中的F-RAM单元204的第一字线和第二字线(WL1和WL2)施加适当地时控的控制信号来转换行地址。列解码器214通过将来自选择的行中每个F-RAM单元204的位线BL的由施加到单元中的铁电容器(在该图中未示出)的板线(PL)的第一脉冲生成的数据电压耦合到感测放大器/驱动器216，且然后将来自相同单元行的参考线BLB的由施加到板线(PL)的第二脉冲生成的参考电压耦合到感测放大器/驱动器216，来转换列地址。感测放大器/驱动器216将所选择的行中每个F-RAM单元204的数据电压与来自相同单元的参考电压进行比较，以确定从该单元读取的是逻辑“0”还是“1”。
根据本公开的一个实施例，从图1的F-RAM单元102读取一位数据的读取周期现在将参考图1到图3更详细地进行描述。参考图1，在该实施例中，存储器设备100和F-RAM单元102被配置成使得位线BL的电容(CBL)基本等于或同于参考线BLB的电容(CBLB)。参考图3，施加到板线以将数据从SN耦合到位线BL的第一脉冲的第一峰值电压(V1)的幅度小于施加到板线以将参考电压耦合到参考线的第二脉冲的第二峰值电压(V2)。
参考图3，在时间t0，通过处理元件210将PreQ_BL信号施加到位线预充电电路112，以切通位线预充电电路112并将位线BL预充电到预定电压，例如0V。
从时间t0到时间t1，控制信号WL1被施加到字线WL1，以从默认静态时序切通存取晶体管106，同时位线预充电电路112保持切通，以从储存节点SN放掉任何残余的内部电压。
从时间t1到时间t2，位线预充电电路112被关断以释放位线BL，随后将具有V1峰值电压的第一或数据脉冲施加到F-RAM单元102的板线，从而在铁电容器104两端施加电场，并生成位线电压(VBL)：
VBL＝(V1*CF)/(CF+CBL)
其中，VBL是位线电压，V1是第一脉冲的峰值电压，CBL是位线的电容，以及CF是铁电容器104的电容，其值取决于铁电容器中的铁电材料的极化状态通过施加电场是被切换(P期，逻辑“1”)还是未切换(U期，逻辑“0”)。
从时间t2到时间t3，位线电压VBL从脉冲时的数据电压(on-pulse data voltage)下降到脉冲后的(上-下)数据电压(UUD或PUD)，这取决于铁电容器104中的铁电材料的极化状态是已被切换(PUD)还是未切换(UUD)。字线WL1关断，将位线BL从SN去耦，随后控制信号WL2被施加到字线WL2，以从默认静态时序切通参考晶体管108，同时参考线预充电电路114保持切通，以从储存节点SN放掉任何残余的内部电压。
从时间t3到时间t4，参考线预充电电路114被关断以释放参考线BLB，随后将具有峰值电压为V2的第二脉冲施加到F-RAM单元102的板线。注意，由于第二脉冲产生的施加在铁电容器104两端的电场的方向与第一脉冲施加的电场的方向相同。因此，铁电容器104的极化将是未切换的，并且第二脉冲用作参考脉冲，以在参考线BLB上生成参考电压(VBLB)：
VBLB＝(V2*CFU)/(CFU+CBLB)
其中，VBLB是参考线电压，V2是第二脉冲的峰值电压，CBLB是参考线BLB的电容，以及CFU是处于未切换(U期)极化状态的铁电容器104的电容。还应注意，因为铁电容器104保持未切换，所以第二脉冲也用作清除脉冲。
最后，从时间t4到时间t5，字线WL2关断参考晶体管108，将参考线BLB从SN去耦，并且由处理元件210将SA使能信号施加到SA110，以使位线BL上的数据电压(UUD或PUD)和来自相同单元102的基于铁电容器104的U期的参考电压能锁存在SA中。
根据本公开的另一个实施例，从图1的F-RAM单元读取一位数据的读取周期现在将参考图1、图2和图4更详细地进行描述。参考图1，再一次，存储器设备100和F-RAM单元102被配置成使得位线BL的电容(CBL)基本等于或同于参考线BLB的电容(CBLB)。参考图4，在该实施例中，存储器设备100和F-RAM单元102被配置为提供裕度扫描能力，其中，第二脉冲的电压V2的幅度是可变的或从0V扫描到大于V1，第一脉冲的峰值电压，V2：0V至>V1。因此，可以确定锁存在位线BL上的数据电压(VBL)的电平，其可以是UUD或PUD，这取决于极化是被切换还是未切换。
参考图4，在时间t0，PreQ_BL信号被施加到位线预充电电路112，以将位线BL预充电到预定电压，例如0V。
从时间t0到时间t1，控制信号WL1被施加来切通存取晶体管106，同时位线预充电电路112也保持切通，从而从储存节点SN放掉任何残余的内部电压。
从时间t1到时间t2，位线预充电电路112被关断以释放位线BL，随后将具有V1峰值电压的第一脉冲施加到F-RAM单元102的板线，导致位线电压(VBL)等于(V1*CF)/(CF+CBL)。
从时间t2到时间t3，根据铁电容器104中的铁电材料的极化状态是否已经被切换，位线电压VBL从脉冲时数据电压下降到脉冲后(上-下)数据电压(UUD或PUD)，以及字线WL1被关断，将位线BL从SN去耦，随后将控制信号施加到字线WL2以切通参考晶体管108。参考线预充电电路114保持切通，以从储存节点SN放掉任何残余的内部电压。
从时间t3到时间t4，参考线预充电电路114被关断以释放参考线BLB，随后向F-RAM单元102的板线施加第二脉冲，其具有从0V扫描到>V1的峰值电压V2。如同上述参考图3描述的实施例，铁电容器104的极化保持未切换，并且第二脉冲用作参考脉冲，以在参考线BLB上生成参考电压(VBLB)：
VBLB＝(V2*CFU)/(CFU+CBLB)
其中，VBLB是参考线电压，V2是第二脉冲的峰值电压，CBLB是参考线BLB的电容，以及CFU是处于未切换(U期)极化状态的铁电容器104的电容。第二脉冲的可变电压V2(电压可以从0V扫描到>V1)增加了测量数据电压电平(UUD或PUD)的能力。还应注意，因为铁电容器104保持未切换，所以第二脉冲也用作清除脉冲。
最后，从时间t4到时间t5，字线WL2关断参考晶体管108，将参考线BLB从SN去耦，并且由处理元件210将SA使能信号施加到SA110，以使位线BL上的数据电压(UUD或PUD)和参考电压(UUD +)能被锁存在SA中。
根据本公开的另一个实施例，从图1的F-RAM单元读取一位数据的读取周期现在将参考图1、图2和图5更详细地进行描述。如同上述参考图3和图4描述的实施例，存储器设备100和F-RAM单元102被配置成使得位线BL的电容(CBL)基本等于或同于参考线BLB的电容(CBLB)。
然而，参考图5，在该实施例中，存储器设备100和F-RAM单元102被配置为提供裕度扫描能力，其中，第二脉冲的电压V2的幅度是可变的或者从0V向上扫描到>V1，并且在第二脉冲期间或者与第二脉冲同时，SA使能信号被施加到SA110，从而消除从时间t4到时间t5的时段，并且增加存储器设备100/200的操作频率。
参考图5，在时间t0，PreQ_BL信号被施加到位线预充电电路112，以将位线BL预充电到预定电压，例如0V。
从时间t0到时间t1，控制信号WL1被施加来切通存取晶体管106，同时位线预充电电路112也保持切通，从而从储存节点SN放掉任何残余的内部电压。
从时间t1到时间t2，位线预充电电路112被关断以释放位线BL，随后将具有V1峰值电压的第一脉冲施加到F-RAM单元102的板线，导致位线电压(VBL)等于(V1*CF)/(CF+CBL)。
从时间t2到时间t3，根据铁电容器104中的铁电材料的极化状态是否已经被切换，位线电压VBL从脉冲时数据电压下降到脉冲后(上-下)数据电压(UUD或PUD)，以及字线WL1被关断，将位线BL从SN去耦，随后将控制信号施加到字线WL2以切通参考晶体管108。参考线预充电电路114保持切通，以从储存节点SN放掉任何残余的内部电压。
从时间t3到时间t4，参考线预充电电路114被关断以释放参考线BLB，随后向F-RAM单元102的板线施加第二脉冲，其具有从0V扫描到>V1的峰值电压V2。另外，如上所述，在第二脉冲期间或与第二脉冲同时，SA使能信号被施加到SA110，以使位线BL上的数据电压(UUD或PUD)和参考电压(UUO)能被锁存在SA110中，从而消除从时间t4到时间t5的时段，并增加存储器设备100/200的操作频率。最后，字线WL2关断参考晶体管108，将参考线BLB从SN去耦。
图6示出了根据本公开的另一实施例的包括2T1C F-RAM单元602的存储器设备600的一部分，其中位线的电容大于参考线的电容。参考图6，F-RAM单元602包括耦合于储存节点(SN)和板线(PL)之间的单个铁电容器604；耦合于SN和数据线或位线BL之间的第一或存取晶体管606，并且其由第一字线(WL1)控制；和耦合于SN和参考线BLB之间的第二或参考晶体管608，并且其由第二字线(WL2)控制。存储器设备600还包括感测放大器610、第一或位线预充电电路612、第二或参考线预充电电路614和附加位线电容(CADD)。如图6所示，附加位线电容可以包括耦合到位线BL的一个或更多个分立电容器，或者可以包括在位线BL和其上制造存储器设备600的衬底(未示出)或IC的电气地之间形成的固有电容。因为附加位线电容(CADD)增加了位线BL的总电容，使得位线BL的总电容大于或等于参考线BLB电容，(CBL+CADD)>CBLB。这种单元配置的目标是降低PL源电压的复杂性，因为与单元配置100相比，可以以小于等于(V1*CF)/(CF+CBL+CADD)的P期裕度为代价，用与V1相同的V2电压生成参考电压。
根据本公开的另一个实施例，从图6的F-RAM单元读取一位数据的读取周期现在将参考图2、图6和图7更详细地进行描述。参考图6，再一次，存储器设备600和F-RAM单元602被配置成使得附加位线电容(CADD)增加位线BL的总电容，使得其大于参考线BLB电容，(CBL+CADD)>CBLB。然而，参考图7，在该实施例中，第一脉冲的第一峰值电压(V1)的幅度等于或基本上同于第二脉冲的第二峰值电压(V2)的幅度。
参考图6，在时间t0，处理元件210将PreQ_BL信号施加到位线预充电电路612，以切通位线预充电电路并将位线BL预充电到预定电压，例如0V。
从时间t0到时间t1，控制信号WL1被施加到字线WL1，以从默认静态时序切通存取晶体管606，同时位线预充电电路612保持切通，以从储存节点SN放掉任何残余的内部电压。
从时间t1到时间t2，位线预充电电路612被关断以释放位线BL，随后将具有V1峰值电压的第一或数据脉冲施加到F-RAM单元602的板线，从而在铁电容器604两端施加电场，并生成位线电压(VBL)：
VBL＝(V1*CF)/(CF+CBL+CADD)
其中，VBL是位线电压，V1是第一脉冲的峰值电压，CBL是位线BL的电容，CADD是附加位线电容，以及CF是铁电容器604的电容，其值取决于铁电容器中的铁电材料的极化状态是被切换(P期)还是未切换(U期)。
从时间t2到时间t3，位线电压VBL从脉冲时的数据电压下降到脉冲后的(上-下)数据电压(UUD或PUD)，这取决于铁电容器604中的铁电材料的极化状态是已被切换(PUD)还是未切换(UUD)。字线WL1关断，将位线BL从SN去耦，随后控制信号WL2被施加到字线WL2，以从默认静态时序切通参考晶体管608，同时参考线预充电电路614保持切通，以从储存节点SN放掉任何残余的内部电压。
从时间t3到时间t4，参考线预充电电路614被关断，以释放参考线BLB，随后将具有峰值电压为V2的第二脉冲施加到F-RAM单元602的板线。注意，由于第二脉冲产生的施加在铁电容器604两端的电场方向与第一脉冲施加的电场方向相同。因此，铁电容器604的极化将是未切换的，并且第二脉冲用作参考脉冲，以在参考线BLB上生成参考电压(VBLB)：
VBLB＝(V2*CFU)/(CFU+CBLB)
其中，VBLB是参考线电压，V2是第二脉冲的峰值电压并且等于V1，CBLB是参考线BLB的电容，以及CFU是处于未切换(U期)极化状态的铁电容器604的电容。还应注意，因为铁电容器604保持未切换，所以第二脉冲也用作清除脉冲。
最后，从时间t4到时间t5，字线WL2关断参考晶体管608，将参考线BLB从SN去耦，并且由处理元件210将SA使能信号施加到SA610，以使位线BL上的数据电压(UUD-或PUD-)和来自相同单元602的基于铁电容器604的U期的参考电压能被锁存在SA中。
根据本公开的另一个实施例，从图6的F-RAM单元读取一位数据的读取周期现在将参考图2、图6和图8更详细地进行描述。参考图6，再一次，存储器设备600和F-RAM单元602被配置成使得附加位线电容(CADD)增加位线BL的总电容，使得(CBL+CADD)>CBLB。
然而，参考图8，在该实施例中，存储器设备600和F-RAM单元602被配置为提供裕度扫描能力，其中，第二脉冲的电压V2的幅度是可变的或从0V扫描到>V1。锁存在位线BL上的数据电压(VBL)可以是UUD -或PUD -，这取决于极化是被切换还是未切换，第二脉冲的电压V2可以从0V向上或向下扫描到>V1以进行裕度测量，并且最终确定到UUD的参考电压(VBLB)，使得PUD->UUD>UUD-，其中PUD-是当极化被切换时在F-RAM单元602的位线BL上的数据电压，以及UUD-是当极化未切换时在F-RAM单元602的位线BL上的数据电压，而UUD是最终参考电压。
参考图8，在时间t0，PreQ_BL信号被施加到位线预充电电路612，以将位线BL预充电到预定电压，例如0V。
从时间t0到时间t1，控制信号WL1被施加来切通存取晶体管606，同时位线预充电电路612也保持切通，从而从储存节点SN放掉任何残余的内部电压。
从时间t1到时间t2，位线预充电电路612被关断，以释放位线BL，随后将具有V1峰值电压的第一脉冲施加到F-RAM单元602的板线，导致位线电压(VBL)等于(V1*CF)/(CF+CBL+CADD)。
从时间t2到时间t3，根据铁电容器604中的铁电材料的极化状态是否已经被切换，位线电压VBL从脉冲时数据电压下降到脉冲后(上-下)数据电压(UUD或PUD)，以及字线WL1被关断，将位线BL从SN去耦，随后将控制信号施加到字线WL2以切通参考晶体管608。参考线预充电电路614保持切通，以从储存节点SN放掉任何残余的内部电压。
从时间t3到时间t4，参考线预充电电路614被关断，以释放参考线BLB，随后将具有从0V向上或向下扫描到V2的峰值电压的第二脉冲施加到F-RAM单元102的板线。如同上述参考图7描述的实施例，铁电容器604的极化保持未切换，并且第二脉冲用作参考脉冲，以在参考线BLB上生成参考电压(VBLB)：
VBLB＝(V2*CFU)/(CFU+CBLB)
其中，VBLB是参考线电压，V2是第二脉冲的峰值电压，CBLB是参考线BLB的电容，以及CFU是处于未切换(U期)极化状态的铁电容器104的电容。从0V上下扫描到>V1的第二脉冲的可变电压增加了测量数据电压PUD -或UUD -电平的能力。还应注意，因为铁电容器604保持未切换，所以该第二脉冲也用作清除脉冲。
最后，从时间t4到时间t5，字线WL2关断参考晶体管608，将参考线BLB从SN去耦，并且由处理元件210将SA使能信号施加到SA610，以使位线BL上的数据电压(UUD -或PUD -)和参考线BLB上的参考电压(UUD)能被锁存在SA中。
根据本公开的另一个实施例，从图6的F-RAM单元读取一位数据的读取周期现在将参考图2、图6和图9更详细地进行描述。如同上述参考图7和图8描述的实施例，再一次，存储器设备600和F-RAM单元602被配置成使得附加位线电容(CADD)增加位线BL的总电容，使得(CBL+CADD)>CBLB。
然而，参考图9，在该实施例中，存储器设备600和F-RAM单元602被配置为提供裕度扫描能力，其中，第二脉冲的电压的幅度是可变的或者从0V扫描到>V1，并且在第二脉冲期间或者与第二脉冲同时，SA使能信号被施加到SA610，从而消除从时间t4到时间t5的时段，并且增加存储器设备600/200的操作频率。
参考图9，在时间t0，PreQ_BL信号被施加到位线预充电电路612，以将位线BL预充电到预定电压，例如0V。
从时间t0到时间t1，控制信号WL1被施加来切通存取晶体管606，同时位线预充电电路612也保持切通，从而从储存节点SN放掉任何残余的内部电压。
从时间t1到时间t2，位线预充电电路612被关断，以释放位线BL，随后将具有V1峰值电压的第一脉冲施加到F-RAM单元602的板线，导致位线电压(VBL)等于(V1*CF)/(CF+CBL+CADD)。
从时间t2到时间t3，根据铁电容器604中的铁电材料的极化状态是否已经被切换，位线电压VBL从脉冲时数据电压下降到脉冲后(上-下)数据电压(UUD或PUD)，以及字线WL1被关断，将位线BL从SN去耦，随后将控制信号施加到字线WL2以切通参考晶体管608。参考线预充电电路614保持切通，以从储存节点SN放掉任何残余的内部电压。
从时间t3到时间t4，参考线预充电电路614关断，以释放参考线BLB，随后将具有从0V扫描到>V1的峰值电压的第二脉冲施加到F-RAM单元602的板线。另外，如上所述，在第二脉冲期间或与第二脉冲同时，SA使能信号被施加到SA610，以使位线BL上的数据电压(UUD -或PUD -)和参考电压(UUO -)能被锁存在SA610中，从而消除从时间t4到时间t5的时段，并增加存储器设备600/200的操作频率。最后，字线WL2关断参考晶体管608，将参考线BLB从SN去耦。
图10是示出了相对于使用固定的全局参考电压使用基于位电平U期的单元内生成的参考电压的F-RAM信号裕度的改进的曲线图。参考图10，位线电压(VBL)相对于位失效计数，由线1002表示的全局参考电压被编程并置于存储器设备阵列中任何F-RAM单元的最弱的U期(其具有最高电荷)和最弱的P期(其具有最低电荷)之间。例如，在工作寿命开始(BOL)时具有信号裕度并且使用全局参考电压的存储器设备，对于所生成的全局参考电压(由线1002表示)的有效U期裕度(由线1006表示)针对具有最弱U期(其具有最高电荷)的第一F-RAM单元1004大约为40mV，而对于所生成的全局参考电压(由线1002表示)的有效P期裕度(由线1026表示)针对具有最弱P期(其具有最低电荷)的第二F-RAM单元1024大约为50mV。
一种在BOL具有信号裕度并使用基于位电平U期(由线1014表示)的单元内生成的参考电压的存储器设备，第一F-RAM单元1004相对于生成的参考电压1008的有效U期裕度(线1006)也是大约40mV，然而，与生成的参考电压1008相对的与F-RAM单元1012相同的第一F-RAM单元1004的有效P期裕度(线1010)大约为110mV。第二F-RAM单元1016相对于所生成的参考电压1020的有效U期裕度(线1018)也是大约40mV，然而与所生成的参考电压1020相对的与F-RAM单元1024相同的第二F-RAM单元1016的有效P期裕度(线1022)大约为80mV。因此，设备的总U期裕度大约为40mV，而设备的总P期裕度大约为80mV。
因此，将要理解的是，即使第二脉冲的电压V2的幅度在存储器设备的整个使用寿命期间被设置为固定电压，基于相同单元的U期生成的参考电压跟踪其变化，无论是由于温度、疲劳应变、还是数据保持烘烤，因此位电平的P期信号裕度在设备的使用寿命期间被保持最大化，从而延长存储器设备的使用寿命。此外，可以选择或设置第二脉冲的电压V2的幅度，以提供优于使用全局参考电压的传统F-RAM单元的更多的优点。
例如，在一个实施例中，第二脉冲的电压V2可以被选择或设置成生成最小的工作寿命开始(BOL)U期信号裕度，同时最大化P期信号裕度，从而增加存储器设备使用寿命，否则存储器设备工作寿命会因疲劳应变和数据保持P期损坏而缩短。在另一个实施例中，第二脉冲的电压V2可以被选择或设置成生成最大的BOL U期信号裕度，同时具有最小的工作寿命终止(EOL)P期信号裕度，从而增加存储器设备对由于热去极化引起的回流问题的鲁棒性。可选地，第二脉冲的电压V2可以被选择或设置为上述实施例的电压之间的中间值，以优化存储器设备的使用寿命和鲁棒性。
应认识到的是，详细描述部分(不是概述和摘要部分)旨在用于解释权利要求。概述和摘要部分可能阐述了一个或更多个但并非如发明人所设想的本发明的所有示例性实施例，因此，并非旨在以任何方式限制本发明及所附权利要求。
因此，已经公开了包括2T1C F-RAM单元的存储器设备及其操作方法，以提高F-RAM信号裕度、优化操作频率的施加时序、以及延长存储器设备的使用寿命。上面已经借助于示出特定功能及其关系的实现方式的功能构建块描述了本发明的实施例。为了便于描述，本文已经随意地定义了这些功能构件的边界。只要适当地执行所指定的功能及其关系，就可以界定替代边界。
特定实施例的前述描述将完全揭示本发明的一般性质，使得其他人可以通过应用本领域技术内的知识，在不偏离本发明的一般概念的情况下，对于各种应用容易地修改和/或更改这样的特定实施方式，而无需过度实验。因此，基于本文呈现的教导和指导，这样的更改和修改旨在落入所公开的实施例的等同物的含义和范围内。应当理解的是，本文的措辞或术语是为了描述而不是限制的目的，使得本说明书的术语或措辞将由本领域技术人员根据教导和指导来解释。
本发明的广度和范围不应被上面描述的任何示例性实施例所限制，而是只应根据随附的权利要求和它们的等效物来限定。
本公开提供了以下方面：
1)一种存储器设备，包括：
铁电随机存取存储器(F-RAM)单元阵列，至少一个F-RAM单元包括：
第一晶体管，所述第一晶体管被耦合于位线和储存节点(SN)之间；
第二晶体管，所述第二晶体管被耦合于参考线和所述SN之间；和
铁电容器，所述铁电容器被耦合于所述SN和板线之间，
其中，所述F-RAM单元被配置为生成位电平参考，其中，在读取周期期间，与所述位线上的数据电压相比在所述参考线上的参考电压是从相同的F-RAM单元的所述铁电容器的未切换(U期)导出的。
2)根据1)所述的存储器设备，还包括：
感测放大器(SA)，所述感测放大器被耦合到所述位线和所述参考线以将在所述参考线上的所述参考电压与在所述位线上的所述数据电压进行比较；和
处理元件，所述处理元件被配置为向所述第一晶体管、第二晶体管和所述SA发出控制信号，并且向所述板线施加电压脉冲，
其中，所述处理元件被配置为在所述读取周期期间将具有第一峰值电压(V1)的第一电压脉冲施加到所述板线以将数据从SN耦合到所述位线上，和将具有第二峰值电压(V2)的第二电压脉冲施加到所述板线以将参考电压耦合到所述参考线，并用作清除脉冲以强化所述铁电容器中的U期。
3)根据2)所述的存储器设备，其中，所述板线、参考线和第二晶体管被配置为使得所述参考电压跟踪相同的F-RAM单元的所述铁电容器的所述U期的变化。
4)根据2)所述的存储器设备，其中，位线电容基本上等于参考线电容。
5)根据4)所述的存储器设备，其中，所述处理元件被配置为使得V2大于V1。
6)根据4所述的存储器设备，其中，所述处理元件被配置为将所述第二电压脉冲的电压V2从零伏扫描到大于V1。
7)根据2)所述的存储器设备，其中，位线电容大于参考线电容。
8)根据2)所述的存储器设备，还包括：
位线预充电电路，所述位线预充电电路由所述处理元件控制，并被配置为在所述第一电压脉冲之前预充电所述位线和释放所述位线；和
参考线预充电电路，所述参考线预充电电路由所述处理元件控制，并且被配置为在所述第二电压脉冲之前放掉所述SN上的任何残余电压并释放所述参考线。
9)根据8)所述的存储器设备，其中，所述位线预充电电路和所述处理元件还被配置为在所述第一电压脉冲之前放掉所述SN上的任何残余电压。
10)根据9)所述的存储器设备，其中，所述F-RAM单元被配置为使得所述位线预充电电路在所述第一电压脉冲和所述第二电压脉冲之间的所述读取周期期间保持与所述位线电去耦。
11)一种存储器设备，包括：
铁电随机存取存储器(F-RAM)单元阵列，至少一个F-RAM单元包括：
第一晶体管，所述第一晶体管被耦合于位线和储存节点(SN)之间；
第二晶体管，所述第二晶体管被耦合于参考线和所述SN之间；和
铁电容器，所述铁电容器被耦合于所述SN和板线之间；
感测放大器(SA)，所述感测放大器被耦合到所述位线和所述参考线以将所述位线线上的数据电压与所述参考线上的参考电压进行比较；和
处理元件，所述处理元件被配置为向所述第一晶体管、第二晶体管和所述SA发出控制信号，并且向所述板线施加电压脉冲，
其中，所述F-RAM单元被配置为生成位电平参考，其中，在读取周期期间两个电压脉冲被施加到所述板线上，并且其中，所述两个电压脉冲中的第一个电压脉冲被用作数据脉冲，以及所述两个脉冲中的第二个脉冲被用作参考脉冲，以将参考电压耦合到所述参考线，并且用作清除脉冲以强化所述铁电容器中的U期。
12)根据11)所述的存储器设备，其中，所述处理元件被配置为在所述读取周期期间将具有第一峰值电压(V1)的第一电压脉冲施加到所述板线，以将数据从SN耦合到所述位线上，和将具有第二峰值电压(V2)的第二电压脉冲施加到所述板线，以将参考电压耦合到所述参考线，并用作清除脉冲以强化所述铁电容器中的U期。
13)根据12)所述的存储器设备，其中，所述处理元件被配置为使得V2大于V1。
14)根据13)所述的存储器设备，其中，所述处理元件被配置为将所述第二电压脉冲的电压V2从零伏扫描到大于V1。
15)根据11)所述的存储器设备，其中，所述板线、参考线和第二晶体管被配置为使得所述参考电压跟踪相同的F-RAM单元的所述铁电容器的未切换(U期)的变化。
16)根据11)所述的存储器设备，还包括位线预充电电路，所述位线预充电电路由所述处理元件控制，并且被配置为在所述第一电压脉冲之前预充电所述位线和释放所述位线，并且其中，所述F-RAM单元被配置为使得所述位线预充电电路在所述第一电压脉冲和所述第二电压脉冲之间的所述读取周期期间保持与所述位线电去耦。
17)一种存储器设备，包括：
铁电随机存取存储器(F-RAM)单元，包括：
第一晶体管，所述第一晶体管被耦合于位线和储存节点(SN)之间，并由第一字线(WL1)控制；
第二晶体管，所述第二晶体管被耦合于参考线和所述SN之间，并由第二字线(WL2)控制；和
铁电容器，所述铁电容器被耦合于所述SN和板线之间；
感测放大器，所述感测放大器被耦合于所述位线和参考线；和
处理元件，所述处理元件被配置为向WL1、WL2和所述感测放大器发出控制信号，并且向所述板线施加电压脉冲，
其中，所述处理元件被配置为在读取周期期间将具有第一峰值电压(V1)的第一电压脉冲施加到所述板线，以将数据电压从SN耦合到所述位线上，和将具有第二峰值电压(V2)的第二电压脉冲施加到所述板线，以将参考电压耦合到所述参考线，并用作清除脉冲以强化所述铁电容器中的U期。
18)根据17)所述的存储器设备，其中，所述处理元件被配置为将所述第二电压脉冲的电压V2从零伏扫描到大于V1。
19)根据17)所述的存储器设备，其中，所述参考电压是从相同的F-RAM单元的所述铁电容器的未切换(U期)导出的，并且所述板线、参考线和第二晶体管被配置为使得所述参考电压跟踪所述U期的变化。
20)根据17)所述的存储器设备，还包括位线预充电电路，所述位线预充电电路由所述处理元件控制，并且被配置为在所述第一电压脉冲之前预充电所述位线并释放所述位线，并且其中，所述F-RAM单元被配置为使得所述位线预充电电路在所述第一电压脉冲和所述第二电压脉冲之间的所述读取周期期间保持与所述位线电去耦。

Claims (20)

1.一种存储器设备，包括：
铁电随机存取存储器(F-RAM)单元阵列，至少一个铁电随机存取存储器(F-RAM)单元包括：
第一晶体管，所述第一晶体管被耦合于位线和储存节点(SN)之间；
第二晶体管，所述第二晶体管被耦合于参考线和所述储存节点(SN)之间；和
铁电容器，所述铁电容器被耦合于所述储存节点(SN)和板线之间，
其中，所述铁电随机存取存储器(F-RAM)单元被配置为生成位电平参考，其中，所述参考线上的参考电压用于在读取周期期间与相同的铁电随机存取存储器(F-RAM)单元的所述位线上的数据电压进行比较，并且所述参考线上的参考电压是从所述相同的铁电随机存取存储器(F-RAM)单元的所述铁电容器的未切换(U期)导出的。
2.根据权利要求1所述的存储器设备，还包括：
感测放大器(SA)，所述感测放大器(SA)被耦合到所述位线和所述参考线以将在所述参考线上的所述参考电压与在所述位线上的所述数据电压进行比较；和
处理元件，所述处理元件被配置为向所述第一晶体管、第二晶体管和所述感测放大器(SA)发出控制信号，并且向所述板线施加电压脉冲，
其中，所述处理元件被配置为在所述读取周期期间将具有第一峰值电压(V1)的第一电压脉冲施加到所述板线以将数据从储存节点(SN)耦合到所述位线上，和将具有第二峰值电压(V2)的第二电压脉冲施加到所述板线以将所述参考电压耦合到所述参考线并用作清除脉冲以强化所述铁电容器中的所述未切换(U期)。
3.根据权利要求2所述的存储器设备，其中，所述板线、参考线和第二晶体管被配置为使得所述参考电压跟踪相同的铁电随机存取存储器(F-RAM)单元的所述铁电容器的所述未切换(U期)的变化。
4.根据权利要求2所述的存储器设备，其中，位线电容基本上等于参考线电容。
5.根据权利要求4所述的存储器设备，其中，所述处理元件被配置为使得所述第二峰值电压(V2)大于所述第一峰值电压(V1)。
6.根据权利要求4所述的存储器设备，其中，所述处理元件被配置为将所述第二电压脉冲的所述第二峰值电压(V2)从零伏扫描到大于所述第一峰值电压(V1)。
7.根据权利要求2所述的存储器设备，其中，位线电容大于参考线电容。
8.根据权利要求2所述的存储器设备，还包括：
位线预充电电路，所述位线预充电电路由所述处理元件控制，并被配置为在所述第一电压脉冲之前预充电所述位线和释放所述位线；和
参考线预充电电路，所述参考线预充电电路由所述处理元件控制，并且被配置为在所述第二电压脉冲之前放掉所述储存节点(SN)上的任何残余电压并释放所述参考线。
9.根据权利要求8所述的存储器设备，其中，所述位线预充电电路和所述处理元件还被配置为在所述第一电压脉冲之前放掉所述储存节点(SN)上的任何残余电压。
10.根据权利要求9所述的存储器设备，其中，所述铁电随机存取存储器(F-RAM)单元被配置为使得所述位线预充电电路在所述第一电压脉冲和所述第二电压脉冲之间的所述读取周期期间保持与所述位线电去耦。
11.一种存储器设备，包括：
铁电随机存取存储器(F-RAM)单元阵列，至少一个铁电随机存取存储器(F-RAM)单元包括：
第一晶体管，所述第一晶体管被耦合于位线和储存节点(SN)之间；
第二晶体管，所述第二晶体管被耦合于参考线和所述储存节点(SN)之间；和
铁电容器，所述铁电容器被耦合于所述储存节点(SN)和板线之间；
感测放大器(SA)，所述感测放大器(SA)被耦合到所述位线和所述参考线以将所述位线上的数据电压与所述参考线上的参考电压进行比较；和
处理元件，所述处理元件被配置为向所述第一晶体管、第二晶体管和所述感测放大器(SA)发出控制信号，并且向所述板线施加电压脉冲，
其中，所述铁电随机存取存储器(F-RAM)单元被配置为生成位电平参考，其中，在读取周期期间两个电压脉冲被施加到所述板线上，并且其中，所述两个电压脉冲中的第一电压脉冲被用作数据脉冲，以及所述两个电压脉冲中的第二电压脉冲被用作参考脉冲以将所述参考电压耦合到所述参考线并且用作清除脉冲以强化所述铁电容器中的未切换(U期)。
12.根据权利要求11所述的存储器设备，其中，所述处理元件被配置为在所述读取周期期间将具有第一峰值电压(V1)的第一电压脉冲施加到所述板线，以将数据从储存节点(SN)耦合到所述位线上，和将具有第二峰值电压(V2)的第二电压脉冲施加到所述板线以将所述参考电压耦合到所述参考线并用作清除脉冲以强化所述铁电容器中的未切换(U期)。
13.根据权利要求12所述的存储器设备，其中，所述处理元件被配置为使得所述第二峰值电压(V2)大于所述第一峰值电压(V1)。
14.根据权利要求13所述的存储器设备，其中，所述处理元件被配置为将所述第二电压脉冲的所述第二峰值电压(V2)从零伏扫描到大于所述第一峰值电压(V1)。
15.根据权利要求11所述的存储器设备，其中，所述板线、参考线和第二晶体管被配置为使得所述参考电压跟踪相同的铁电随机存取存储器(F-RAM)单元的所述铁电容器的所述未切换(U期)的变化。
16.根据权利要求11所述的存储器设备，还包括位线预充电电路，所述位线预充电电路由所述处理元件控制，并且被配置为在所述第一电压脉冲之前预充电所述位线和释放所述位线，并且其中，所述铁电随机存取存储器(F-RAM)单元被配置为使得所述位线预充电电路在所述第一电压脉冲和所述第二电压脉冲之间的所述读取周期期间保持与所述位线电去耦。
17.一种存储器设备，包括：
铁电随机存取存储器(F-RAM)单元，包括：
第一晶体管，所述第一晶体管被耦合于位线和储存节点(SN)之间，并由第一字线(WL1)控制；
第二晶体管，所述第二晶体管被耦合于参考线和所述储存节点(SN)之间，并由第二字线(WL2)控制；和
铁电容器，所述铁电容器被耦合于所述储存节点(SN)和板线之间；
感测放大器，所述感测放大器被耦合于所述位线和所述参考线；和
处理元件，所述处理元件被配置为向所述第一字线(WL1)、第二字线(WL2)和所述感测放大器发出控制信号，并且向所述板线施加电压脉冲，
其中，所述处理元件被配置为在读取周期期间将具有第一峰值电压(V1)的第一电压脉冲施加到所述板线，以将数据电压从储存节点(SN)耦合到所述位线上，和将具有第二峰值电压(V2)的第二电压脉冲施加到所述板线以将参考电压耦合到所述参考线并用作清除脉冲以强化所述铁电容器中的未切换(U期)。
18.根据权利要求17所述的存储器设备，其中，所述处理元件被配置为将所述第二电压脉冲的第二峰值电压(V2)从零伏扫描到大于第一峰值电压(V1)。
19.根据权利要求17所述的存储器设备，其中，所述参考电压是从所述铁电随机存取存储器(F-RAM)单元的所述铁电容器的所述未切换(U期)导出的，并且所述板线、参考线和第二晶体管被配置为使得所述参考电压跟踪所述未切换(U期)的变化。
20.根据权利要求17所述的存储器设备，还包括位线预充电电路，所述位线预充电电路由所述处理元件控制，并且被配置为在所述第一电压脉冲之前预充电所述位线并释放所述位线，并且其中，所述铁电随机存取存储器(F-RAM)单元被配置为使得所述位线预充电电路在所述第一电压脉冲和所述第二电压脉冲之间的所述读取周期期间保持与所述位线电去耦。
CN201880038757.6A 2017-06-13 2018-05-11 2t1c铁电随机存取存储器单元 Active CN110741437B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110191897.0A CN112992216B (zh) 2017-06-13 2018-05-11 2t1c铁电随机存取存储器单元

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762519042P 2017-06-13 2017-06-13
US62/519,042 2017-06-13
US15/714,912 2017-09-25
US15/714,912 US10074422B1 (en) 2017-06-13 2017-09-25 2T1C ferro-electric random access memory cell
PCT/US2018/032404 WO2018231399A1 (en) 2017-06-13 2018-05-11 2t1c ferro-electric random access memory cell

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110191897.0A Division CN112992216B (zh) 2017-06-13 2018-05-11 2t1c铁电随机存取存储器单元

Publications (2)

Publication Number Publication Date
CN110741437A CN110741437A (zh) 2020-01-31
CN110741437B true CN110741437B (zh) 2021-03-05

Family

ID=63406443

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110191897.0A Active CN112992216B (zh) 2017-06-13 2018-05-11 2t1c铁电随机存取存储器单元
CN201880038757.6A Active CN110741437B (zh) 2017-06-13 2018-05-11 2t1c铁电随机存取存储器单元

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110191897.0A Active CN112992216B (zh) 2017-06-13 2018-05-11 2t1c铁电随机存取存储器单元

Country Status (5)

Country Link
US (2) US10074422B1 (zh)
JP (2) JP6748792B2 (zh)
CN (2) CN112992216B (zh)
DE (1) DE112018003001T8 (zh)
WO (1) WO2018231399A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074422B1 (en) 2017-06-13 2018-09-11 Cypress Semiconductor Corporation 2T1C ferro-electric random access memory cell
CN109087674A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电内存及其数据读取、写入与制造方法和电容结构
US10867653B2 (en) * 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10622050B2 (en) 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction
US11205467B2 (en) 2019-05-09 2021-12-21 Namlab Ggmbh Ferroelectric memory and logic cell and operation method
US10964372B2 (en) * 2019-06-14 2021-03-30 Micron Technology, Inc. Memory cell biasing techniques
US10872678B1 (en) 2019-06-19 2020-12-22 Micron Technology, Inc. Speculative section selection within a memory device
US11289146B2 (en) * 2019-08-27 2022-03-29 Micron Technology, Inc. Word line timing management
US11587603B2 (en) * 2020-09-30 2023-02-21 Infineon Technologies LLC Local reference voltage generator for non-volatile memory
US11688457B2 (en) 2020-12-26 2023-06-27 International Business Machines Corporation Using ferroelectric field-effect transistors (FeFETs) as capacitive processing units for in-memory computing
CN116762131A (zh) * 2021-03-18 2023-09-15 华为技术有限公司 一种存储器及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424975A (en) * 1993-12-30 1995-06-13 Micron Technology, Inc. Reference circuit for a non-volatile ferroelectric memory
US5963497A (en) * 1998-05-18 1999-10-05 Silicon Aquarius, Inc. Dynamic random access memory system with simultaneous access and refresh operations and methods for using the same
CN1472745A (zh) * 2002-07-18 2004-02-04 松下电器产业株式会社 铁电体存储装置及其读出方法
US6724645B1 (en) * 2003-01-30 2004-04-20 Agilent Technologies, Inc. Method and apparatus for shortening read operations in destructive read memories
CN101271728A (zh) * 2008-04-22 2008-09-24 清华大学 一种抑制小信号干扰的铁电存储器存储阵列结构

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888733A (en) 1988-09-12 1989-12-19 Ramtron Corporation Non-volatile memory cell and sensing method
JP3731130B2 (ja) 1997-06-05 2006-01-05 松下電器産業株式会社 強誘電体メモリ装置及びその駆動方法
US6157563A (en) 1997-06-27 2000-12-05 Matsushita Electronics Corporation Ferroelectric memory system and method of driving the same
KR100268444B1 (ko) 1997-08-30 2000-10-16 윤종용 강유전체 랜덤 액세스 메모리 장치
JP4050839B2 (ja) 1999-01-29 2008-02-20 松下電器産業株式会社 半導体記憶装置
JP3662163B2 (ja) * 2000-03-06 2005-06-22 シャープ株式会社 強誘電体メモリ及びその駆動方法
US6404667B1 (en) * 2000-09-11 2002-06-11 Samsung Electronics Co., Ltd. 2T-1C ferroelectric random access memory and operation method thereof
JP4047531B2 (ja) 2000-10-17 2008-02-13 株式会社東芝 強誘電体メモリ装置
WO2002052572A1 (en) 2000-12-27 2002-07-04 International Business Machines Corporation Static 2t-1c ferroelectric memory
US6819601B2 (en) * 2003-03-07 2004-11-16 Texas Instruments Incorporated Programmable reference for 1T/1C ferroelectric memories
US7193880B2 (en) * 2004-06-14 2007-03-20 Texas Instruments Incorporated Plateline voltage pulsing to reduce storage node disturbance in ferroelectric memory
US6982897B2 (en) 2003-10-07 2006-01-03 International Business Machines Corporation Nondestructive read, two-switch, single-charge-storage device RAM devices
US6906945B2 (en) * 2003-11-18 2005-06-14 Texas Instruments Incorporated Bitline precharge timing scheme to improve signal margin
KR100597629B1 (ko) * 2003-12-22 2006-07-07 삼성전자주식회사 강유전체 메모리 장치 및 그에 따른 구동방법
US7133304B2 (en) * 2004-03-22 2006-11-07 Texas Instruments Incorporated Method and apparatus to reduce storage node disturbance in ferroelectric memory
US6970371B1 (en) * 2004-05-17 2005-11-29 Texas Instruments Incorporated Reference generator system and methods for reading ferroelectric memory cells using reduced bitline voltages
JP4374539B2 (ja) * 2004-09-27 2009-12-02 セイコーエプソン株式会社 強誘電体メモリ装置
US7116572B2 (en) * 2004-11-09 2006-10-03 Ramtron International Corporation Circuit for generating a centered reference voltage for a 1T/1C ferroelectric memory
JP4083173B2 (ja) * 2005-01-05 2008-04-30 富士通株式会社 半導体メモリ
US7957212B2 (en) 2005-03-31 2011-06-07 Hynix Semiconductor Inc. Pseudo SRAM
JP4983062B2 (ja) * 2006-03-20 2012-07-25 富士通セミコンダクター株式会社 メモリ装置
US7450422B2 (en) * 2006-05-11 2008-11-11 Micron Technology, Inc. NAND architecture memory devices and operation
US7561458B2 (en) * 2006-12-26 2009-07-14 Texas Instruments Incorporated Ferroelectric memory array for implementing a zero cancellation scheme to reduce plateline voltage in ferroelectric memory
KR100849794B1 (ko) * 2007-07-04 2008-07-31 주식회사 하이닉스반도체 강유전체 소자를 적용한 반도체 메모리 장치
KR100843947B1 (ko) * 2007-07-04 2008-07-03 주식회사 하이닉스반도체 1-트랜지스터형 디램
US7848131B2 (en) 2008-10-19 2010-12-07 Juhan Kim High speed ferroelectric random access memory
US7933138B2 (en) * 2009-01-30 2011-04-26 Texas Instruments Incorporated F-RAM device with current mirror sense amp
KR101395086B1 (ko) * 2010-06-08 2014-05-19 한국전자통신연구원 메모리 셀 및 이를 이용한 메모리 장치
US20140029326A1 (en) * 2012-07-26 2014-01-30 Texas Instruments Incorporated Ferroelectric random access memory with a non-destructive read
KR102168652B1 (ko) 2013-12-16 2020-10-23 삼성전자주식회사 감지 증폭기, 그것을 포함하는 반도체 메모리 장치 및 그것의 읽기 방법
US9514797B1 (en) * 2016-03-03 2016-12-06 Cypress Semiconductor Corporation Hybrid reference generation for ferroelectric random access memory
US10074422B1 (en) 2017-06-13 2018-09-11 Cypress Semiconductor Corporation 2T1C ferro-electric random access memory cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424975A (en) * 1993-12-30 1995-06-13 Micron Technology, Inc. Reference circuit for a non-volatile ferroelectric memory
US5963497A (en) * 1998-05-18 1999-10-05 Silicon Aquarius, Inc. Dynamic random access memory system with simultaneous access and refresh operations and methods for using the same
CN1472745A (zh) * 2002-07-18 2004-02-04 松下电器产业株式会社 铁电体存储装置及其读出方法
US6724645B1 (en) * 2003-01-30 2004-04-20 Agilent Technologies, Inc. Method and apparatus for shortening read operations in destructive read memories
CN101271728A (zh) * 2008-04-22 2008-09-24 清华大学 一种抑制小信号干扰的铁电存储器存储阵列结构

Also Published As

Publication number Publication date
JP2020191152A (ja) 2020-11-26
CN112992216B (zh) 2022-05-13
JP6782385B1 (ja) 2020-11-11
CN110741437A (zh) 2020-01-31
DE112018003001T5 (de) 2020-03-05
JP2020523723A (ja) 2020-08-06
US20190088320A1 (en) 2019-03-21
US10332596B2 (en) 2019-06-25
CN112992216A (zh) 2021-06-18
US10074422B1 (en) 2018-09-11
WO2018231399A1 (en) 2018-12-20
DE112018003001T8 (de) 2020-06-18
JP6748792B2 (ja) 2020-09-02

Similar Documents

Publication Publication Date Title
CN110741437B (zh) 2t1c铁电随机存取存储器单元
US6587367B1 (en) Dummy cell structure for 1T1C FeRAM cell array
US5373463A (en) Ferroelectric nonvolatile random access memory having drive line segments
US7313011B2 (en) Ferroelectric memory devices having a plate line control circuit
US7154768B2 (en) Non-destructive readout of ferroelectric memories
US7397687B2 (en) Ferroelectric memory device having ferroelectric capacitor
EP0917150A2 (en) Sensing methodology for a 1T/1C ferroelectric memory
US10573367B2 (en) Setting of reference voltage for data sensing in ferroelectric memories
US8570812B2 (en) Method of reading a ferroelectric memory cell
US7193880B2 (en) Plateline voltage pulsing to reduce storage node disturbance in ferroelectric memory
US6809954B1 (en) Circuit and method for reducing access transistor gate oxide stress
US6906945B2 (en) Bitline precharge timing scheme to improve signal margin
KR100745938B1 (ko) 강유전체 메모리 및 그 동작 방법
US7009864B2 (en) Zero cancellation scheme to reduce plateline voltage in ferroelectric memory
JP4154392B2 (ja) 半導体記憶装置及びデータ読み出し方法
US6584009B1 (en) Memory integrated circuit with improved reliability
US7200027B2 (en) Ferroelectric memory reference generator systems using staging capacitors
US9972364B2 (en) Method to maintain power supply voltage during brownout
US6385077B1 (en) Non-volatile memory cell and sensing method
KR100682366B1 (ko) 반도체 기억 장치 및 데이터 판독 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220617

Address after: California, USA

Patentee after: Infineon Technology Co.,Ltd.

Address before: California, USA

Patentee before: CYPRESS SEMICONDUCTOR Corp.