CN110707034B - 转移结构体的方法 - Google Patents
转移结构体的方法 Download PDFInfo
- Publication number
- CN110707034B CN110707034B CN201910618042.4A CN201910618042A CN110707034B CN 110707034 B CN110707034 B CN 110707034B CN 201910618042 A CN201910618042 A CN 201910618042A CN 110707034 B CN110707034 B CN 110707034B
- Authority
- CN
- China
- Prior art keywords
- face
- layer
- structures
- substrate
- poly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Abstract
本发明涉及转移方法,包括:步骤a),提供包括第一面的支撑层(100),结构体(200)通过它们的正面结合在第一面(110)上;步骤c),将结构体(200)转移到主基板的主面上。支撑层(100)包括位于结构体(200)之间的折叠区域(101),其被调整以在外部激发的作用下从折叠状态变化到展开状态,该方法在步骤a)和c)之间包括执行外部动作的步骤b),使得折叠区域从折叠状态变化成展开状态,以使位于结构体(200)之间的间隔变化。
Description
技术领域
本发明涉及一种转移结构体到主基板的主面上的方法。尤其是,本发明运用了设置有可折叠和可展开区域的支撑层,使得可以改变结构体之间的间隔。
背景技术
现有技术已知用于转移结构体的方法描述于说明书末尾引用的文献[1]中且示出于图1中a至c中。
现有技术中已知的方法尤其包括以下连续步骤:
a)提供临时基板1,临时基板1包括两个基本平行的主要面(main faces),分别称为第一面1a和第二面1b,临时基板1是可延伸的(stretchable),多个结构体2沿它们的面之一(称为正面)在第一面上结合;
b)沿至少一个方向延伸临时基板1,使得沿至少一个方向上增大结构体之间的间隔;
c)将多个结构体转移到最终基板4的主面4a上的步骤。
在步骤a)之前通常是移除多个结构体的步骤,其中多个结构体通过它们的面之一(与正面相反,称为背面)置于初始基板3的面(称为初始面)上。
具体地,移除步骤(图1中a)可以包括临时基板的第一面1a与每个结构体的正面的结合,随后将所述结构体由初始面分离(图1中b)。
对此,通常调节背面和初始面之间的粘附力以便于进行移除步骤。
特别是,背面和初始面之间的粘附具有的能量可以小于结构体在临时基板的第一面上的粘附能,从而在初始基板的初始面和该结构体背面之间进行选择性地分离。
文献[1]中提出的临时基板是可延伸的基板。换言之,临时基板由杨氏模量足够低的材料制成,以沿至少一个方向(称为延伸方向)延伸所述临时基板。根据文献[1]的材料可尤其包括柔性聚合物材料,并尤其是弹性体。
“弹性体”是指具有弹性性质并且在拉力或延伸的作用下能够在断裂之前具有高形变的聚合物。更具体地,该材料的弹性的测量通过其杨氏模量来量化,并且该材料被认为是从其杨氏模量小于0.1GPa的时刻开始是可延伸的。
现有技术中已知方法的步骤b)包括沿着至少一个方向(包括在由第一面形成的平面中)向临时基板施加拉力以便延伸所述基板(图1中c)。这种延伸使在将结构体转移到主基板的主面上之前它们之间的间距增加。
随后从涉及根据所述结构体之间的不同布置或间隔将结构体从一个基板转移到另一个基板的时刻起实施该方法,由此克服了与通过单独放置(拾取和放置)来转移结构体的有关的成本和周期时间的问题。
然而,这种大规模转移结构体的方法也不太令人满意。
实际上,在步骤b)中,临时基板的延伸不均匀。尤其是,结构体和临时面之间的接触区域未享有与临时基板的其余部分相同的延伸幅度。
延伸的不均匀性影响并且显著降低了结构体在临时面上的粘附力。因此延伸的幅度受限以确保结构体在临时表面上的粘附。
此外,该延伸还在结构体的层面(level)上施加应力,并且因此可能导致结构体的变形。
此外,在初始基板上移除结构体的效率部分地由结构体与形成临时基板的材料的粘附能决定,并且并非所有可延伸材料都能确保移除的选择性。
最后,延伸仅能够实现结构体的相似重排,由此在转移步骤期间在结构体的重排方面几乎提供不了灵活性。
发明内容
因此,本发明的一个目的是提出一种通过支撑层批量转移结构体的方法,使得结构体之间的间距变化远大于现有技术中已知的间距变化。
本发明的另一个目的是提出一种通过支撑层批量结构体转移的方法,与现有技术中已知的方法相比,该方法在结构体的重新定位方面提供了更大的自由度。
本发明的目的通过将结构体转移到主基板上的方法来至少部分地实现,该方法包括以下连续步骤:
a)提供包括两个主要面的支撑层和结构体,所述两个主要面分别称为第一面和第二面,每个结构体包括正面和背面,所述结构体经它们的正面结合在第一面上;
c)将结构体转移到主基板的主面上的步骤,
该方法的显著之处在于,支撑层包括位于结构体之间的折叠区域,该折叠区域在外部激发的作用下以可逆的方式从折叠状态变化至展开状态,该方法在步骤a)之间和c)还包括执行外部动作的步骤b),使得在执行步骤c)之前,使得折叠区域从折叠或展开状态中的一种状态变化至折叠或展开状态中的另一种状态,从而使结构体相对于彼此的相对位置之间的间隔变化。
根据实施方式,支撑层包括中间层,该中间层在外部激发的作用下适于改变其应力状态,并由此从折叠和展开状态中的一种变化到这两种状态中的另一种状态。
根据实施方式,支撑层从其第一面到其第二面包括第一层、中间层和第二层,第一层和第二层在折痕区域层面处分别具有第一沟槽和第二沟槽,当支撑层处于折叠状态时,第一沟槽和第二沟槽在其层面处为内接折痕(inscribed folds)。
根据实施方式,在从展开状态到折叠状态的变化期间,中间层的应力状态的变化对应于所述层的膨胀,以使在折叠状态下第一沟槽和第二沟槽在第一面上分别形成边缘折痕和中空折痕。
根据实施方式,在从展开状态到折叠状态的变化期间,中间层的应力状态的变化对应于所述层的收缩,以使在折叠状态下第一沟槽和第二沟槽在第一面上分别形成中空折痕和边缘折痕。
根据实施方式,第一层和第二层各自的杨氏模量大于中间层的杨氏模量,有利地,第一层和第二层的杨氏模量大于2GPa,甚至更有利地等于4GPa。
根据实施方式,第一层和第二层包含聚(对甲基苯乙烯)。
根据实施方式,外部激发是pH的变化。
根据实施方式,中间层包含选自以下的至少一种成分:聚(4-乙烯基吡啶)-聚苯乙烯、聚(甲基丙烯酸2-羟乙酯)-聚(甲基丙烯酸)、聚(甲基丙烯酸)-聚乙二醇、聚(N-异丙基丙烯酰胺-共-丙烯酸)-聚乙二醇)、金-聚(甲基丙烯酰氧乙基三甲基氯化铵)。
根据实施方式,外部激发包括添加溶剂,尤其是添加水或甲醇。
根据实施方式,中间层包含选自以下的至少一种成分:聚乙烯醇-壳聚糖、壳聚糖聚乙二醇、聚二甲基硅氧烷-聚氨酯/甲基丙烯酸2-羟乙酯、金-聚(甲基丙烯酸缩水甘油酯)。
根据实施方式,外部激发包括温度的变化,尤其是温度的升高。
根据实施方式,中间层包含选自以下的至少一种成分:金-聚二甲基硅氧烷、SU8-聚己内酯树脂、聚(N-异丙基丙烯酰胺)-聚己内酯、聚己内酯、聚(己内酯-共-十五碳内酯)。
根据实施方式,外部激发包括电脉冲,中间层有利地包含聚二甲基硅氧烷-心肌细胞或金-聚吡咯。
根据实施方式,外部激发包括酶的使用,中间层有利地包含金属-明胶-羧甲基纤维素。
根据实施方式,支撑层通过其第二面置于在支撑基板上,调整第二面和支撑基板之间的粘附能,以使折叠和展开状态中的一种能够变化到这两种状态中的另一种状态,有利地,粘附能小于0.5J/m2,甚至更有利地小于0.3J/m2。
根据实施方式,称为弛豫层(relaxation layer)的层插入(intercalated)在支撑层和支撑基板之间,有利地,弛豫层包括聚丙烯酸。
根据实施方式,步骤a)之前的步骤a1)是移除结构体的步骤,其中结构体沿它们的背面布置在初始基板的一个面(称为初始面)上。
根据实施方式,移除步骤a1)连续包括:
结构体的正面结合至支撑层的第一面;
从初始基板分离结构体,该分离称为第一分离。
根据实施方式,第一分离需要能量(称为第一分离能),其被调节为小于结构体的正面与第一面之间的粘附能。
根据实施方式,第一分离能小于0.5J/m2。
根据实施方式,第一分离能的调节包括缩小初始面和背面之间的界面的步骤,有利地,缩小步骤包括减小初始面和背面之间的接触表面。
根据实施方式,步骤c)连续包括:
通过使所述结构体的背面与所述主基板的主面接触而使所述结构体与所述主基板结合,
将结构体从第一面分离,以将所述结构体转移到主面上,该分离称为第二分离。
根据实施方式,第一面上结构体的粘附能小于主面上结构体的粘附能。
根据实施方式,主基板在其主面上包括位点(称为主位点),结构体转移到该位点上,与第一面上的所述结构体的粘附相比,主位点适于有利于结构体在所述主位点上的粘附。
根据实施方式,主位点包含选自以下的元件中的至少一种:焊球、微管、通过共晶键合使结构体能够粘附在主面上的金属叠层、磁性材料、聚合物粘合剂。
本发明还涉及一种用于将第一类型、第二类型和第三类型的结构体转移到主基板上的方法,该方法连续地包括将根据本发明的第一类型的结构体、第二种类型的结构体和第三种类型的结构体转移到主基板上。
根据实施方式,第一类型、第二类型和第三类型的结构体是各自以不同波长范围内发射的LED。
附图说明
作为非限制性示例,根据以下参考附图给出的根据本发明的转移方法的描述,其他特征和优点将变得清楚,其中,
图1是涉及现有技术中已知的可延伸基板的转移方法的示意图;
图2a和2b是根据本发明,沿垂直于第一面的支撑层的剖面的示意图,表示从折叠区域的展开状态(图2a)转变到折叠状态(图2b);
图3a至3d是根据本发明,沿垂直于第一面的支撑层的剖面的示意图,表示能够实施不同的步骤以形成支撑层;
图4a至4f是根据本发明,沿垂直于第一面的支撑层的剖面的示意图,表示用于将结构体转移到主基板上的方法。
图5是第一次分离进行的缩小结构体和初始面之间的界面的步骤的示意图;
图6a和6b是沿垂直于第一面的支撑层的剖面的示意图,表示支撑层展开的机理;
图7a和7b是根据第一面的视角的示意图,表示展开的支撑层(图7a)和折叠的支撑层(图7b);
图8a至8f是转移不同类型的LED(尤其用于形成显示单元)的不同步骤的示意图。
具体实施方式
本发明涉及一种将结构体转移到主基板的面(称为主面)上的方法。
具体地,转移步骤利用了支撑层,该支撑层具有可以折叠和展开的(有利地以可逆的方式)区域,使得可以通过将结构体转移到主基板上来改变结构体的间隔。
根据本发明,通过外部激发的作用进行支撑层的折叠和展开。具体地,外部激发能够改变支撑层的应力状态,由此在折叠区域中进行折叠和展开过程。
图2a-2b、3a-3d、4a-4f、5和6a-6b示意性地示出了根据本发明的用于转移结构体的方法的不同步骤。
具体地,根据本发明的方法包括提供支撑层100的步骤a),支撑层100包括基本平行的两个主要面,分别称为第一面110和第二面120(图2a和4a)。
结构体200(每个结构体200包括正面210和背面220)沿着它们的正面210结合到支撑层100的第一面110上(图4c)。
“结合”是指通过将结构体的正面通过粘附在所述支撑层的第一面上,以将结构体保持在支撑层上。
具体地,正面210和第一面110之间的接触形成界面(称为临时接触界面111)(图4c)。
支撑层100包括位于结构体之间的折叠区域101,其适于在外部激发的作用下以可逆的方式从折叠状态变化到展开状态。
在这方面,折叠区域101可以由第一路径和第二路径形成,第二路径不同于第一路径,例如垂直于第一路径。
折叠区域101可以采用不同类型的形状。尤其是,折叠区域101可以表示规则或不规则的网格图案。以替代或补充的方式,折叠区域101可以至少部分地弯曲。在说明书末尾引用的文献[3]列出了能够在本发明的范围内实施的不同类型的折叠区域。
“折叠状态”是指具有中空折痕和脊状折痕的区域。
从折叠状态到展开状态的变化使得可以改变结构体200之间的间隔。
从折叠状态到展开状态的变化由外部激发的作用引起。
以特别有利的方式,从折叠状态到展开状态的变化是可逆的。
支撑层100可以包括中间层203,其适于在外部激发的作用下改变其应力状态,并由此使折叠和展开状态中的一种状态变化到这两个状态中的另一种状态。具体地,从支撑层的第一面210到其第二面220,支撑层100可以包括第一层201、中间层203和第二层202。尤其是,当支撑层100处于折叠状态时(图2b),第一层201和第二层202在折叠区域101中分别具有第一沟槽201a和第二沟槽202b,第一沟槽201a和第二沟槽202b在其层面处为内接折痕。
本领域技术人员将能够根据所需的折叠角度来调节第一和第二沟槽的宽度以及第一层201、第二层202和中间层203的厚度。
具体地,第一沟槽201a和第二沟槽202a的宽度可以介于200nm~30μm之间。
第一层201和第二层202可以具有介于0.07μm和1μm之间的厚度。
中间层203可具有介于1μm和6μm之间的厚度。
根据第一种配置,从展开状态到折叠状态的变化可以对应于与所述层的膨胀相关的中间层的应力状态的变化。
“膨胀”是指中间层203的膨胀。从本发明的意义上讲,膨胀不仅可以包括施加拉伸应力,还可以包括液体或气体的吸收。
因此,图2a和2b示出了在外部激发的作用下支撑层100从展开状态到折叠状态的变化。
外部激发对中间层203的作用引起中间层203的膨胀,尤其是正好在第一沟槽201a和第二沟槽202a处的膨胀。中间层203在第一沟槽201a和第二沟槽202a的层面处的膨胀引起在第一面上分别由第一沟槽201a和第二沟槽202a限定的脊状折痕和中空折痕的形成。
随后可以根据相反的方法,即根据中间层的收缩来执行返回到展开状态。
根据第二种配置,从展开状态到折叠状态的变化可以对应于与所述层的收缩相关的中间层203的应力状态的变化。
“收缩”是指中间层203的体积减小。
外部激发对中间层203的作用引起中间层203的收缩,尤其是正好在第一沟槽201a和第二沟槽202a处的收缩。中间层203在第一沟槽201a和第二沟槽202a的水平处的收缩引起在第一面上分别由第一沟槽201a和第二沟槽202a限定的中空折痕和脊状折痕的形成。
无论考虑何种配置,第一层201和第二层202均具有大于中间层的杨氏模量,以使支撑层100变硬。
有利地,第一层201和第二层202的杨氏模量大于2GPa,甚至更有利地等于4GPa。
作为示例,第一层201和第二层202可各自包括聚(对甲基苯乙烯)(下文称为“PpMS”)。
有利地,通过作为光引发剂的二苯甲酮来使用PpMS。
在PpMS的这种特定情况下,第一沟槽201a和第二沟槽202b可以通过光刻步骤形成。然而,本发明不限于通过光刻法形成沟槽,并且本领域技术人员已知的并且能够适合于形成沟槽的任何其他技术可以在本发明的范围内实施。
对于外部激发,其可以采用不同的形式。具体地,并且以非限制性方式,外部激发可以包括:
pH的变化;
添加溶剂,特别是水或甲醇;
温度的变化,特别是温度的升高;
电脉冲;
酶的使用。
如果外部激发包括pH的变化,则中间层203可有利地包括选自以下的至少一种成分:聚(4-乙烯基吡啶)-聚苯乙烯、聚(甲基丙烯酸2-羟乙酯)-聚(甲基丙烯酸)、聚(甲基丙烯酸)-聚乙二醇、聚(N-异丙基丙烯酰胺-共-丙烯酸)-聚乙二醇)、金-聚(甲基丙烯酰氧乙基三甲基氯化铵)。
如果外部激发包括添加溶剂,则中间层203可有利地包括选自以下的至少一种成分:聚乙烯醇-壳聚糖、壳聚糖聚乙二醇、聚二甲基硅氧烷-聚氨酯/甲基丙烯酸2-羟乙酯、金-聚(甲基丙烯酸缩水甘油酯)。
如果外部激发包括温度变化,则中间层203可有利地包括选自以下的至少一种成分:金-聚二甲基硅氧烷、SU8-聚己内酯树脂、聚(N-异丙基丙烯酰胺)-聚己内酯、聚己内酯、聚(己内酯-共-十五碳内酯)。
如果外部激发包括电脉冲,则中间层可以有利地包括聚二甲基硅氧烷-心肌细胞或金-聚吡咯。
如果外部激发包括酶的使用,则中间层203有利地包括金属-明胶-羧甲基纤维素。
以特别有利的方式,支撑层100通过其第二面120置于在支撑基板10上。具体地,调节第二面120和支撑基板10之间的粘附能,以便能够从折叠和展开状态中的一种状态变化到这两种状态中的另一种状态,有利地,粘附能小于0.3J/m2。换言之,调节支撑层100和支撑基板之间的粘附能,以使所述支撑层具有折叠和展开的能力。可以通过在支撑层100和支撑基板10之间插入层(称为弛豫层400)来确保这种功能或粘附能的调节。
有利地,弛豫层400包括聚丙烯酸(下文称为“PAA”)。
PAA层可具有介于500nm至5μm的厚度。
在图3a至3d中示出了支撑基板10上的支撑层100的具体的示例性实施方式。
该具体示例包括提供支撑基板10,支撑基板10例如是由半导体材料,特别是硅制成的基板。
然后在支撑基板10的主要面上形成弛豫层400。例如,弛豫层400包括厚度为2μm的PAA(图3a)。
在PAA层上形成第二层202(图3b)是通过旋涂来铺展PpMS实现的。此外,PpMS含有光引发剂(例如二苯甲酮)且以重量浓度为10mg/mL~100mg/mL,例如为50mg/mL稀释于甲苯中。第二层202可以具有介于0.07μm和5μm之间的厚度,例如0.5μm。
随后形成第二层202,接着形成第二沟槽202a(图3c),其例如通过光刻步骤形成,更具体地通过365nm的波长的UV光刻形成。
接下来在第二层202上形成包括聚(N-异丙基丙烯酰胺-共-丙烯酸钠)(下文称为“PNIPAM”)的中间层203。PNIPAM首先通过旋涂在第二层202上铺展,然后,用一定剂量的10J/cm2的UV辐射进行交联。PNIPAM的中间层可具有介于1μm和15μm之间或介于2μm和6μm之间的厚度,这取决于所使用的溶剂和干燥类型。
最后,根据与第二层202相同的形式,在中间层203上形成具有其第一沟槽201a的第一层201(图3d)。
关于结构体200,其可以在步骤a)之前的步骤a1)中,沿着结构体200的背面220从初始基板300的初始面310移除(图4a至4c)。
具体地,移除步骤a1)可以连续包括:
1a1)将每个结构体200的正面210结合在第一面110上(图4a和4b),
2a1)从初始基板300分离结构体,该分离称为第一分离(图4c)。
步骤1a1)可以包括通过将第一面110与正面210接触而直接粘合(bonding)的步骤。
该结构体可以以矩阵方式布置在初始面上,本发明并不限制于这种布置。
“以矩阵方式布置”是指结构体沿着彼此不同的X和Y方向(包含于所述结构体倚靠的面所限定的平面)规则和周期性布置。
应理解,移除步骤a1)不会改变结构体的这种矩阵布置。
还应理解,在移除步骤期间,使结构体200与位于折叠区域之间的第一面接触。
步骤2a1)中的第一分离可能需要能量(称为第一分离能),其被调节为小于结构体200的正面210和第一面110之间的粘附能(称为临时粘附能)。因此,粘附能的这种分级使得可以有效地移除所有结构体200。
例如,可以通过适当选择形成初始面的材料来调节第一粘附能。
以替代或补充的方式,还可以通过缩小初始基板300的初始面310和结构体200的背面220之间的界面来调节第一粘附能。
该缩小步骤可以例如包括缩小结构体200的背面220与初始基板300的初始面310之间的接触表面。
表面的缩小可以通过刻蚀步骤,特别是通过在由背面220和初始面310形成的界面的层面处的液体处理。尤其是,刻蚀步骤可以包括部分移除形成与背面220接触的初始面310的材料(图5)。
然后可以进行第一分离能的调节,使其小于0.3J/m2。
以补充的方式,临时粘附能有利地大于0.5J/m2。
步骤a)之后可以进行步骤b),步骤b)包括施加外部动作(激发),使得折叠区域从折叠或展开状态中的一种状态至折叠或展开状态的另一种状态,由此使得结构体之间的间隔变化(图4d)。
例如,在步骤a)结束时,支撑层100可以具有处于折叠状态的折叠区域101。换言之,步骤b)包括施加激发以展开所述折叠区域101。
根据该示例,在执行步骤b)期间,结构体200之间的间隔增加。
应当理解,结构体之间的间隔以及所述结构体的可能的相对布置根据第一沟槽201a和第二沟槽202a的朝向而变化。
具体地,第一沟槽201a和第二沟槽202a可以布置成使得在步骤b)中支撑层100的布置对应于沿着由结构体200的矩阵布置限定的方向X和Y的相似延伸(图6a和6b)。在这方面,第一路径可以包括平行于所述第一路径的第一沟槽和第二沟槽。在等同的方式中,第二路径还可以包括平行于所述第二路径的第一沟槽和第二沟槽。
还可以例如通过区别地布置第一和第二沟槽来改变结构体200相对于彼此的相对布置。图7a和7b示出了一种布置,其中,第一沟槽(实线)和第二沟槽(虚线)各自形成不同的格子图案,并且格子图案具有45°的角度偏移。
步骤b)之后是步骤c),步骤c)将多个结构体转移到主基板400的主面410上。
转移步骤c)可包括以下步骤:
1c)通过使所述结构体200由其背面220与所述主基板400的主面410接触而使所述结构体200与所述主基板400结合(图4e),
2c)从第一面110分离结构体200,该分离称为第二分离,以将所述结构体200转移到主面410上(图4f)。
结合步骤1c)有利地包括通过分子粘附(或直接粘合)的粘合。
此外,结构体200和主面410之间的粘附能(称为主粘附能)有利地大于临时粘附能。例如,主粘附能可以大于1J/m2。
可以通过缩小临时接触界面111来执行步骤2c)。
该缩小可以包括将支撑层100从结构体200脱离的力。可以例如通过将刀片插入临时接触界面111的层面来施加该力。
有利地,主基板400在其主面410上包含位点(称为主位点),在主位点上转移结构体200,与第一面上的所述结构体的粘附相比,主位点适于有利于结构体在所述主位点上的粘附。
根据这个有利的特征,在从支撑层100分离期间,所有结构体都保留在主位点上。
主位点可以包括至少选自以下的元件:焊球、微管、通过共晶键合使结构体能够粘附在主面上的金属叠层、磁性材料、聚合物粘合剂。
根据本发明的结构体200可包括任何类型的单元(cell)或膜叠层。尤其是,结构体200可以包括选自以下的典型结构体中的至少一个:透镜,反射器,叠层,板(pads),CMOS组件,LED,例如在申请FR 1561421中描述的LED和CMOS模块,转换层。
可以有利地实施本发明以将不同类型的结构体转移到同一主基板上。
例如,本发明可以被实施用于先将第一类型的结构体200(称为第一结构体200a),再将第二类型的结构体(称为第二结构体200b)转移到同一主基板400上(图8a至8f)。
然后,根据第一布置和第二布置,将第一结构体200a和第二结构体200b分别转移到主基板的主面上。
第一布置和第二布置可以是相同的,并且沿包含于由主面形成的平面中的方向偏移。
第三类型的结构体200(称为第三结构体200c)也可以根据与第一布置相同的第三布置来转移,并且沿包含于由主面形成的平面中的方向从第一布置和第二布置偏移。
因此,以特别有利的方式,可以实施本发明以形成显示单元。尤其是,第一、第二和第三结构体分别包含蓝色LED、绿色LED和红色LED(LED用于表示发光二极管)。
蓝色LED是发射波长范围为300nm-500nm的发光辐射的LED。
红色LED是发射波长范围为600nm-700nm的发光辐射的LED。
绿色LED是发射波长范围为500nm-600nm的发光辐射的LED。
参考文献
[1]US 2016/111604。
[2]Jun-Hee等人,“Programming Reversibly Self-folding Origami withMicropatterned-Crosslinkable Polymer trilayers”,Advanced Materials,27,79-85,2015。
[3]Tomohiro Tachi,“Generalform Origami Tessellations by GeneralizingResch's Patterns”,ASME 2013国际设计工程技术会议论文集和工程计算机与信息会议IDETC/CIE 2013。
Claims (27)
1.将结构体转移到主基板(400)上的方法,所述方法包括以下连续步骤:
a)提供支撑层(100)和结构体(200),所述支撑层(100)包括分别称为第一面(110)和第二面(120)的两个主要面,每个所述结构体包括正面(210)和背面(220),所述结构体经它们的正面(210)结合在第一面(110)上;
步骤c),将结构体(200)转移到主基板(400)的主面(410)上,
所述方法的特征在于:
所述支撑层(100)包括位于所述结构体(200)之间的折叠区域(101),其适于在外部激发的作用下以可逆的方式从折叠状态变化到展开状态,
所述方法在步骤a)和c)之间还包括执行外部动作的步骤b),所述步骤b)使得在执行步骤c)之前,所述折叠区域(101)从折叠或展开状态中的一种状态变化至折叠或展开状态中的另一种状态,使得所述结构体(200)相对于彼此的相对位置之间的间隔变化,
所述支撑层(100)还包括中间层(203),所述中间层(203)在外部激发的作用下适于改变其应力状态,从而产生从折叠和展开状态中的一种状态变化至这两种状态下中另一种状态,所述支撑层(100)从其第一面(110)到其第二面(120)包括第一层(201)、中间层(203)和第二层(202),所述第一层(201)和第二层(202)在折叠区域(101)的层面处分别具有第一沟槽(201a)和第二沟槽(202b),当所述支撑层(100)处于折叠状态时,所述第一沟槽(201a)和第二沟槽(202b)在其层面处为内接折痕。
2.根据权利要求1所述的方法,其中,在从展开状态变化到折叠状态期间,所述中间层(203)的应力状态的变化对应于所述层的膨胀,使得在折叠状态下所述第一沟槽(201a)和所述第二沟槽(202b)在第一面(110)上分别形成边缘折痕和中空折痕。
3.根据权利要求1所述的方法,其中,在从展开状态变化到折叠状态期间,所述中间层(203)的应力状态的变化对应于所述层的收缩,使得在折叠状态下所述第一沟槽(201a)和所述第二沟槽(202b)在第一面(110)上分别形成中空折痕和边缘折痕。
4.根据权利要求1至3中任一项所述的方法,其中,所述第一层(201)和所述第二层(202)各自具有大于所述中间层(203)的杨氏模量。
5.根据权利要求1至3中任一项的方法,其中,所述第一层(201)和所述第二层(202)包括聚(对甲基苯乙烯)。
6.根据权利要求1至3中任一项所述的方法,其中,所述外部激发是pH的变化。
7.根据权利要求6所述的方法,其中,所述中间层(203)包括选自以下的至少一种成分:聚(4-乙烯基吡啶)-聚苯乙烯、聚(甲基丙烯酸2-羟乙酯)-聚(甲基丙烯酸)、聚(甲基丙烯酸)-聚乙二醇、聚(N-异丙基丙烯酰胺-共-丙烯酸)-聚乙二醇)、金-聚(甲基丙烯酰氧乙基三甲基氯化铵)。
8.根据权利要求1至3中任一项所述的方法,其中,所述外部激发包括添加溶剂。
9.根据权利要求8所述的方法,其中,所述中间层(203)包括选自以下的至少一种成分:聚乙烯醇-壳聚糖、壳聚糖聚乙二醇、聚二甲基硅氧烷-聚氨酯/甲基丙烯酸2-羟乙酯、金-聚(甲基丙烯酸缩水甘油酯)。
10.根据权利要求1至3中任一项所述的方法,其中,所述外部激发包括温度的变化。
11.根据权利要求10所述的方法,其中,所述外部激发包括温度的升高。
12.根据权利要求10所述的方法,其中,所述中间层(203)包括选自以下的至少一种成分:金-聚二甲基硅氧烷、SU8-聚己内酯树脂、聚(N-异丙基丙烯酰胺)-聚己内酯、聚己内酯、聚(己内酯-共-十五碳内酯)。
13.根据权利要求1至3中任一项所述的方法,其中,所述外部激发包括电脉冲,所述中间层(203)包括聚二甲基硅氧烷-心肌细胞或金-聚吡咯。
14.根据权利要求1至3中任一项所述的方法,其中,所述外部激发包括酶的使用。
15.根据权利要求1至3中任一项所述的方法,其中,所述支撑层(100)经其第二面(120)置于支撑基板上,调整所述第二面(120)与所述支撑基板之间的粘附能,以便能够从折叠和展开状态中的一种状态变化到这两种状态中的另一种状态。
16.根据权利要求15所述的方法,其中,称为弛豫层的层插入在所述支撑层(100)与所述支撑基板之间。
17.根据权利要求1至3中任一项所述的方法,其中,步骤a)之前为移除步骤a1),移除步骤a1)在初始基板(300)的称为初始面(310)的面上沿所述结构体(200)的背面(220)移除所述结构体。
18.根据权利要求17所述的方法,其中,所述移除步骤a1)连续包括:
将所述结构体(200)的正面(210)结合在所述支撑层(100)的第一面(110)上,
从所述初始基板(300)分离所述结构体(200),该分离称为第一分离。
19.根据权利要求18所述的方法,其中,所述第一分离需要称为第一分离能的能量,该能量被调节为小于所述结构体(200)的正面(210)与所述第一面(110)之间的粘附能。
20.根据权利要求19所述的方法,其中,所述第一分离能小于0.5J/m2。
21.根据权利要求19所述的方法,其中,所述第一分离能的调节包括缩小所述初始面(310)与所述背面(220)之间的界面的步骤。
22.根据权利要求1至3中任一项所述的方法,其中,步骤c)连续包括:
通过使所述结构体(200)经其背面(220)与所述主基板(400)的主面(410)接触而使所述结构体(200)与所述主基板(400)结合,
从第一面(110)分离结构体(200),该分离称为第二分离,以将所述结构体(200)转移到主面(410)上。
23.根据权利要求21所述的方法,其中,所述结构体(200)在所述第一面(110)上的粘附能小于所述结构体(200)在所述主面(410)上的粘附能。
24.根据权利要求1至3中任一项所述的方法,其中,所述主基板(400)在其主面(410)上包括称之为主位点的位点,在所述主位点上转移结构体(200),与所述第一面(110)上的所述结构体(200)的粘附相比,所述主位点适于有利于所述结构体(200)在所述主位点上的粘附。
25.根据权利要求24所述的方法,其中,所述主位点包括选自以下的元件中的至少一种:焊球、微管、通过共晶键合使所述结构体(200)能够粘附在所述主面(410)上的金属叠层、磁性材料、聚合物粘合剂。
26.用于将第一类型、第二类型和第三类型的结构体(200)转移到主基板(400)上的方法,所述方法连续包括根据权利要求1至3,将所述的第一类型、第二种类型和第三种类型的结构体(200)转移到所述主基板(400)上。
27.根据权利要求26所述的方法,其中,所述第一类型、第二类型和第三类型的结构体(200)是各自在不同波长范围内发射的LED。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1856356 | 2018-07-10 | ||
FR1856356A FR3083921B1 (fr) | 2018-07-10 | 2018-07-10 | Procede de transfert de structures |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110707034A CN110707034A (zh) | 2020-01-17 |
CN110707034B true CN110707034B (zh) | 2023-08-29 |
Family
ID=65031406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910618042.4A Active CN110707034B (zh) | 2018-07-10 | 2019-07-10 | 转移结构体的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11127710B2 (zh) |
EP (1) | EP3595007B1 (zh) |
CN (1) | CN110707034B (zh) |
FR (1) | FR3083921B1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3076126A1 (fr) | 2017-12-26 | 2019-06-28 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d'un resonateur acoustique a ondes de volume a capacite parasite reduite |
FR3102608B1 (fr) | 2019-10-28 | 2021-09-24 | Commissariat Energie Atomique | Procédé de transfert d’une couche mince à l’aide d’un polymère précéramique chargé |
CN114078994B (zh) * | 2020-08-11 | 2023-05-12 | 重庆康佳光电技术研究院有限公司 | 微型led芯片转移方法及显示背板 |
CN114074429B (zh) * | 2020-08-12 | 2024-01-12 | 重庆康佳光电技术研究院有限公司 | 弱化结构的制造方法及制造系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163097A (ja) * | 1997-11-28 | 1999-06-18 | Nec Yamagata Ltd | 半導体チップのピックアップ装置およびその方法 |
WO2008088069A1 (ja) * | 2007-01-19 | 2008-07-24 | The University Of Tokyo | 微小構造体の集積方法,微小構造体およびマイクロデバイス |
CN105247692A (zh) * | 2013-03-29 | 2016-01-13 | 索泰克公司 | 多转移组件处理 |
CN105283122A (zh) * | 2012-03-30 | 2016-01-27 | 伊利诺伊大学评议会 | 可共形于表面的可安装于附肢的电子器件 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1561421A (zh) | 1968-02-12 | 1969-03-28 | ||
JP4491948B2 (ja) * | 2000-10-06 | 2010-06-30 | ソニー株式会社 | 素子実装方法および画像表示装置の製造方法 |
TWI546934B (zh) | 2014-10-20 | 2016-08-21 | Playnitride Inc | Led陣列擴張方法及led陣列單元 |
-
2018
- 2018-07-10 FR FR1856356A patent/FR3083921B1/fr active Active
-
2019
- 2019-07-04 EP EP19184339.0A patent/EP3595007B1/fr active Active
- 2019-07-05 US US16/503,662 patent/US11127710B2/en active Active
- 2019-07-10 CN CN201910618042.4A patent/CN110707034B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163097A (ja) * | 1997-11-28 | 1999-06-18 | Nec Yamagata Ltd | 半導体チップのピックアップ装置およびその方法 |
WO2008088069A1 (ja) * | 2007-01-19 | 2008-07-24 | The University Of Tokyo | 微小構造体の集積方法,微小構造体およびマイクロデバイス |
CN105283122A (zh) * | 2012-03-30 | 2016-01-27 | 伊利诺伊大学评议会 | 可共形于表面的可安装于附肢的电子器件 |
CN105247692A (zh) * | 2013-03-29 | 2016-01-13 | 索泰克公司 | 多转移组件处理 |
Also Published As
Publication number | Publication date |
---|---|
EP3595007A1 (fr) | 2020-01-15 |
CN110707034A (zh) | 2020-01-17 |
EP3595007B1 (fr) | 2020-12-30 |
FR3083921B1 (fr) | 2021-03-12 |
US11127710B2 (en) | 2021-09-21 |
US20200020663A1 (en) | 2020-01-16 |
FR3083921A1 (fr) | 2020-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110707034B (zh) | 转移结构体的方法 | |
JP6014178B2 (ja) | 高度に伸縮可能な電子部品 | |
TWI530545B (zh) | 加熱剝離型黏著片 | |
EP3057162A1 (en) | Pressure-sensitive adhesive sheet for conveying electrolyte membrane and method using said pressure-sensitive adhesive sheet to manufacture fuel-cell membrane electrode assembly | |
JP2012174945A (ja) | 半導体ウエハの加工方法 | |
TWI683881B (zh) | 切割片與半導體晶片之製造方法 | |
KR102243095B1 (ko) | 신장 가능 시트 및 적층 칩의 제조 방법 | |
CN109037237B (zh) | 可拉伸膜、其制备方法及包含它的显示装置 | |
CN110718498A (zh) | 转移结构体的方法 | |
TW201635359A (zh) | 雷射切割用粘合片以及半導體裝置的製造方法 | |
KR102436947B1 (ko) | 점착성 필름 및 전자 장치의 제조 방법 | |
KR102074607B1 (ko) | 반도체 장치의 제조 방법 | |
KR102542225B1 (ko) | 전자 장치의 제조 방법 | |
KR20210129172A (ko) | 전자 장치의 제조 방법 | |
JP2011044444A (ja) | 多層粘着シート及び多層粘着シートを用いた電子部品の製造方法。 | |
CN102812546A (zh) | 制造双面装备有芯片的晶片的方法 | |
WO2020071159A1 (ja) | 粘着性フィルムおよび電子装置の製造方法 | |
CN113727844A (zh) | 粘着性膜和电子装置的制造方法 | |
JP2006295143A5 (zh) | ||
KR102456524B1 (ko) | 점착성 필름 및 전자 장치의 제조 방법 | |
TWI833015B (zh) | 積層體及其製造方法 | |
WO2024063127A1 (ja) | 粘着シート、および電子部品または半導体装置の製造方法 | |
US9340411B2 (en) | Defect-less directed self-assembly | |
KR102436952B1 (ko) | 점착성 필름 및 전자 장치의 제조 방법 | |
WO2020230525A1 (ja) | 積層体およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |