CN110620143A - 一种混合沟道化合物半导体器件 - Google Patents

一种混合沟道化合物半导体器件 Download PDF

Info

Publication number
CN110620143A
CN110620143A CN201810631911.2A CN201810631911A CN110620143A CN 110620143 A CN110620143 A CN 110620143A CN 201810631911 A CN201810631911 A CN 201810631911A CN 110620143 A CN110620143 A CN 110620143A
Authority
CN
China
Prior art keywords
layer
channel
effect transistor
field effect
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810631911.2A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dingnuo Microelectronics Wuxi Co ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201810631911.2A priority Critical patent/CN110620143A/zh
Priority to CN202310371331.5A priority patent/CN116247078A/zh
Publication of CN110620143A publication Critical patent/CN110620143A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明专利公开了一种混合沟道化合物半导体器件,其中器件的凹槽状栅电极通过控制垂直和横向两种电子沟道,实现常闭型化合物半导体器件。本器件避免了在功率模块中使用常开型化合物半导体晶体管带来的高压短路风险,能够安全的充分发挥化合物半导体晶体管在功率电子中的高效率、耐高压的优势。

Description

一种混合沟道化合物半导体器件
技术领域
本发明涉及半导体技术领域,尤其是涉及一种混合沟道化合物高压器件。
背景技术
功率电子开关模块被广泛应用到电力电子、电源中,是目前直流/直流、交流/直流转换中基础的功能模块。
传统的固态功率电子开关模块采用硅材料实现。其性能由于硅材料基本性质的约束,在模块效率、散热、速度等方面已经接近了提高的极限。
采用化合物半导体材料,如氮化镓,来构建功率电子开关模块已经是电力电子业界的发展趋势。这是由于化合物半导体材料具有高耐压、低电阻、低电容的特点,比硅有成百上千倍的性能提高潜力。
化合物半导体功率电子模块面临一个硅材料模块中没有的挑战——即常闭型的化合半导体功率晶体管难获得。大部分化合物半导体晶体管是常开型器件。仅使用常开型化合物半导体器件构建功率模块的缺点是,模块安全性得不到保障。
具体来说,就是对常开型器件,需要给控制端提供负电压,才能保证器件关断。在系统尚未通电的自然状态,常开型器件是导通的。这就导致,在负电压控制模块失效的情况下,存在常开型器件不能阻断高压,提供了一个从高压到地极的通路,可能造成系统短路烧毁等危险情况。
为解决这一问题,一种解决方案是制造常闭型化合物半导体晶体管。化合物半导体器件公司,都在极力尝试这一途径。例如,美国发明专利US8193562B2,描述了一种采用P型栅技术达到常闭型化合物半导体功率晶体管的结构。
发明内容
基于此,有必要提供一种能够有效解决具有正阈值电压的增强型化合物高压器件。
一种混合沟道化合物场效应晶体管,包括衬底和在所述衬底上依次层叠设置的缓冲层、第一沟道层、第一势垒层、第二沟道层、第二势垒层;
从所述第二势垒层的上表面设有贯穿至不超过所述第一势垒层的下表面的凹槽状的栅极沉积区,并在所述栅极沉积区的两侧分别设有贯穿至不超过所述第二势垒层的下表面形成的源极沉积区,和从所述第二势垒层的上表面贯穿至不超过所述第一势垒层下表面的漏极沉积区;
所述混合沟道化合物场效应晶体管还包括栅介质层、栅极层、源极层和漏极层,其中,所述栅介质层覆盖在所述栅极沉积区的底面及侧面上并向两侧延伸至所述第二势垒层的上方;
所述栅极层从所述栅极沉积区一侧的所述栅介质层的上方,沿所述栅介质层延伸至另一侧的所述栅介质层的上方;
所述源极层和所述漏极层分别从所述源极沉积区的底部和所述漏极沉积区的底部沿相应的侧面延伸至所述势垒层的上方;
在其中一个实施例中,在所述的源极沉积区一侧,排列了多于一个的凹槽状的栅极沉积区和源极沉积区。
在其中一个实施例中,所述的源极沉积区形成一个二维阵列,在所述二维阵列之间由凹槽状的栅极沉积区间隔开来。
在其中一个实施例中,所述源极沉积区以及周边的半导体被所述的凹槽状栅极沉积区间隔成单元水平截面是但不限于圆形、方形、及六边形的二维阵列。
在其中一个实施例中,第一势垒层的厚度为2纳米到100纳米。
在其中一个实施例中,第一势垒层包含AlxGa1-xN材料,其中x在0到1之间,包括0和1本身。
在其中一个实施例中,第一沟道层包含GaN材料。
在其中一个实施例中,第一沟道层的材料包含杂质掺杂。
在其中一个实施例中,第二沟道层包含GaN材料。
在其中一个实施例中,第二沟道层的厚度为2纳米到10微米。
在其中一个实施例中,第二沟道层的材料包含杂质掺杂。
在其中一个实施例中,第二势垒层的厚度为2纳米到100纳米。
在其中一个实施例中,第二势垒层包含AlxGa1-xN材料,其中x在0到1之间,包括0和1本身。
在其中一个实施例中,所述栅介质是但不限于SiO2、SiN、Al2O3、AlN、HfO2、及Ga2O3中的一种或几种的组合,厚度为0.5纳米到100纳米。
由于以上技术方案的实施,本发明与现有技术比有以下优点:本发明中的化合物器件,具有纵向和横向两种沟道组合,可以通过控制这两种沟道的阈值电压达到总阈值电压为正的效果。具体的,通过引入第二沟道层和凹槽状的栅极沉积区,引入通过第二沟道层垂直方向电子流动的路径,从而引入纵向沟道;同时,在第一势垒层和第二势垒层下方,由于压电效应,分别在第一沟道层和第二沟道层中实现水平的二维电子气,从而引入横向沟道。两种沟道的阈值电压受沟道表面不同晶向和表面态的控制。
附图说明
图1为一种混合沟道化合物器件横截面结构图。
图2为具有重复凹槽状栅沉积区的一种混合沟道化合物器件横截面图。
图3为具有重复凹槽状栅沉积区的一种混合沟道化合物器件顶视图。
图4为具有重复凹槽状栅沉积区的一种混合沟道化合物器件顶视图。其中漏电极(8)的形状为六边形。
图5为具有重复凹槽状栅沉积区的一种混合沟道化合物器件顶视图。其中漏电极(8)的形状为圆形。
发明内容具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是,当元件被称为“设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示,一实施方式的混合沟道化合物场效应晶体管包括衬底1和在衬底1上依次层叠设置的缓冲层2、第一沟道层3、第一势垒层4、第二沟道层5、第二势垒层6。
在本实施方式中,该混合沟道化合物器件从第二势垒层6的上表面设有贯穿至不超过第一势垒层4的下表面的凹槽状的栅极沉积区102,并在栅极沉积区102的两侧分别设有贯穿至不超过第二势垒层6的下表面形成的源极沉积区(103),和从第二势垒层6的上表面贯穿至不超过第一势垒层下表面4的漏极沉积区104。
混合沟道化合物场效应晶体管进一步还包括漏极层7、源极层8、栅介质层9和栅极层10。其中,栅介质层9覆盖在栅极沉积区102的底面及两侧面上并向两侧延伸至第二势垒层6的上方。
栅极层10从栅极沉积区102一侧的栅介质层9的上方,沿栅介质层9延伸至另一侧的栅介质层9的上方。
在一个具体实施例中,在源极沉积区103一侧,排列了多余一个的凹槽状的栅极沉积区102和源极沉积区103。
在一个具体实施例中,源极沉积区103形成一个二维阵列,二维阵列之间由凹槽状的栅极沉积区102间隔开来。
在一个具体实施例中,源极沉积区103以及周边的半导体被栅极沉积区102间隔成单元水平截面包括但不限于圆形、方形、及六边形的二维阵列。
在一个具体实施例中,第一势垒层4的厚度为2纳米到100纳米。
在一个具体实施例中,第一势垒层4包含AlxGa1-xN材料,其中x在0到1之间,包括0和1本身。
在一个具体实施例中,第一沟道层3包含GaN材料。
在一个具体实施例中,第一沟道层3的材料包含杂质掺杂。
在一个具体实施例中,第二沟道层5包含GaN材料。
在一个具体实施例中,第二沟道层5的厚度为2纳米到10微米。
在一个具体实施例中,第二沟道层5的材料包含杂质掺杂。
在一个具体实施例中,第二势垒层6的厚度为2纳米到100纳米。
在一个具体实施例中,第二势垒层6包含AlxGa1-xN材料,其中x在0到1之间,包括0和1本身。
在一个具体实施例中,栅介质9是但不限于SiO2、SiN、Al2O3、AlN、HfO2、及Ga2O3中的一种或几种的组合,厚度为0.5纳米到100纳米。
与传统技术相比,本发明中的化合物器件,具有纵向和横向两种沟道组合,可以通过控制这两种沟道的阈值电压达到总阈值电压为正的效果。具体的,通过引入第二沟道层和凹槽状的栅极沉积区,引入通过第二沟道层垂直方向电子流动的路径,从而引入纵向沟道;同时,在第一势垒层和第二势垒层下方,由于压电效应,分别在第一沟道层和第二沟道层中实现水平的二维电子气,从而引入横向沟道。两种沟道的阈值电压受沟道表面不同晶向和表面态的控制。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (14)

1.一种混合沟道化合物场效应晶体管,包括衬底和在所述衬底上依次层叠设置的缓冲层、第一沟道层、第一势垒层、第二沟道层、第二势垒层;
从所述第二势垒层的上表面设有贯穿至不超过所述第一势垒层的下表面的凹槽状的栅极沉积区,并在所述栅极沉积区的两侧分别设有贯穿至不超过所述第二势垒层的下表面形成的源极沉积区,和从所述第二势垒层的上表面贯穿至不超过所述第一势垒层下表面的漏极沉积区;
所述混合沟道化合物场效应晶体管还包括栅介质层、栅极层、源极层和漏极层,其中,所述栅介质层覆盖在所述栅极沉积区的底面及侧面上,并向外侧延伸至所述第二势垒层的上方;
所述栅极层从所述栅极沉积区一侧的所述栅介质层上方,沿所述栅介质层延伸至另一侧的所述栅介质层的上方;
所述源极层和所述漏极层分别从所述源极沉积区的底部和所述漏极沉积区的底部沿相应的侧面延伸至所述第二势垒层的上方;
所述栅极层可以通过电场透过所述栅介质层控制所述第二沟道层中水平和垂直两个方向的电流大小。
2.如权利要求1所述的混合沟道化合物场效应晶体管,其特征在于,具有多于一个的凹槽状的栅极沉积区和源极沉积区。
3.如权利要求1所述的混合沟道化合物场效应晶体管,其特征在于,所述的源极沉积区以及周边的半导体材料被所述栅极沉积区间隔成二维阵列。
4.如权利要求3所述的二维阵列,其特征在于,阵列单元的水平截面包括但不限于圆形、方形、及六边形。
5.如权利要求1所述的混合沟道化合物场效应晶体管,其特征在于,所述第一势垒层的厚度为2纳米到100纳米。
6.如权利要求1所述的混合沟道化合物场效应晶体管,其特征在于,所述第一势垒层包含AlxGa1-xN材料,其中x在0和1之间,包括0和1本身。
7.如权利要求1所述的混合沟道化合物场效应晶体管,其特征在于,所述第一沟道层包含GaN材料。
8.如权利要求1所述的混合沟道化合物场效应晶体管,其特征在于,所述第一沟道层的材料包含杂质掺杂。
9.如权利要求1所述的混合沟道化合物场效应晶体管,其特征在于,所述第二沟道层包含GaN材料。
10.如权利要求1所述的混合沟道化合物场效应晶体管,其特征在于,所述第二沟道层的厚度为2纳米到10微米。
11.如权利要求1所述的混合沟道化合物场效应晶体管,其特征在于,所述第二沟道层的材料包含杂质掺杂。
12.如权利要求1所述的混合沟道化合物场效应晶体管,其特征在于,所述第二势垒层的厚度为2纳米到100纳米。
13.如权利要求1所述的混合沟道化合物场效应晶体管,其特征在于,所述第二势垒层包含AlxGa1-xN材料,其中x在0和1之间,包括0和1本身。
14.如权利要求1所述的混合沟道化合物场效应晶体管,其特征在于,所述栅介质是但不限于SiO2、SiN、Al2O3、AlN、HfO2、及Ga2O3中的一种或几种的组合,厚度为0.5纳米到100纳米。
CN201810631911.2A 2018-06-20 2018-06-20 一种混合沟道化合物半导体器件 Pending CN110620143A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810631911.2A CN110620143A (zh) 2018-06-20 2018-06-20 一种混合沟道化合物半导体器件
CN202310371331.5A CN116247078A (zh) 2018-06-20 2018-06-20 一种混合沟道化合物半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810631911.2A CN110620143A (zh) 2018-06-20 2018-06-20 一种混合沟道化合物半导体器件

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310371331.5A Division CN116247078A (zh) 2018-06-20 2018-06-20 一种混合沟道化合物半导体器件

Publications (1)

Publication Number Publication Date
CN110620143A true CN110620143A (zh) 2019-12-27

Family

ID=68920306

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810631911.2A Pending CN110620143A (zh) 2018-06-20 2018-06-20 一种混合沟道化合物半导体器件
CN202310371331.5A Pending CN116247078A (zh) 2018-06-20 2018-06-20 一种混合沟道化合物半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310371331.5A Pending CN116247078A (zh) 2018-06-20 2018-06-20 一种混合沟道化合物半导体器件

Country Status (1)

Country Link
CN (2) CN110620143A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682048A (en) * 1995-05-19 1997-10-28 Nissan Motor Co., Ltd. Groove-type semiconductor device
CN101095218A (zh) * 2004-08-03 2007-12-26 飞兆半导体公司 使用沉陷沟槽具有顶部漏极的半导体功率器件
US20100201439A1 (en) * 2009-02-09 2010-08-12 Transphorm Inc. III-Nitride Devices and Circuits
US20110204380A1 (en) * 2010-02-25 2011-08-25 Kabushiki Kaisha Toshiba Nitride-based fet
CN102239550A (zh) * 2008-12-05 2011-11-09 松下电器产业株式会社 场效应晶体管
JP2012114320A (ja) * 2010-11-26 2012-06-14 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体電界効果トランジスタ
CN104465742A (zh) * 2013-09-17 2015-03-25 株式会社东芝 半导体装置
US20160043208A1 (en) * 2013-04-23 2016-02-11 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device
CN107735863A (zh) * 2015-07-01 2018-02-23 香港科技大学 增强型双沟道高电子迁移率晶体管

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682048A (en) * 1995-05-19 1997-10-28 Nissan Motor Co., Ltd. Groove-type semiconductor device
CN101095218A (zh) * 2004-08-03 2007-12-26 飞兆半导体公司 使用沉陷沟槽具有顶部漏极的半导体功率器件
CN102239550A (zh) * 2008-12-05 2011-11-09 松下电器产业株式会社 场效应晶体管
US20100201439A1 (en) * 2009-02-09 2010-08-12 Transphorm Inc. III-Nitride Devices and Circuits
US20110204380A1 (en) * 2010-02-25 2011-08-25 Kabushiki Kaisha Toshiba Nitride-based fet
JP2012114320A (ja) * 2010-11-26 2012-06-14 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体電界効果トランジスタ
US20160043208A1 (en) * 2013-04-23 2016-02-11 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device
CN104465742A (zh) * 2013-09-17 2015-03-25 株式会社东芝 半导体装置
CN107735863A (zh) * 2015-07-01 2018-02-23 香港科技大学 增强型双沟道高电子迁移率晶体管

Also Published As

Publication number Publication date
CN116247078A (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
US9941272B2 (en) Method of producing a semiconductor device
TWI625796B (zh) 半導體裝置
US20130043485A1 (en) GaN-BASED SEMICONDUCTOR DEVICE
JP5548909B2 (ja) 窒化物系半導体装置
US8803246B2 (en) Semiconductor electronic components with integrated current limiters
KR101562879B1 (ko) 반도체 장치
US9306544B2 (en) Electronic device including transistor and method of operating the same
US20120019284A1 (en) Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor
US20180019309A1 (en) Semiconductor device based on wideband gap semiconductor materials
US20150380511A1 (en) Field effect semiconductor component and methods for operating and producing it
CN104600107B (zh) 电子器件
CN103262244A (zh) 具有隔离区的晶体管
WO2010042479A2 (en) Enhancement-mode nitride transistor
US20170256538A1 (en) Hybrid structure with separate controls
CN107887448A (zh) 半导体器件
WO2010016564A1 (ja) 半導体装置
JP2017123383A (ja) 窒化物半導体トランジスタ装置
WO2012144100A1 (ja) 窒化物系半導体装置
JP5548906B2 (ja) 窒化物系半導体装置
US9281413B2 (en) Enhancement mode device
JP7128715B2 (ja) 半導体リレー素子及び半導体リレーモジュール
CN110620143A (zh) 一种混合沟道化合物半导体器件
Wei et al. Proposal of a novel GaN/SiC hybrid FET (HyFET) with enhanced performance for high-voltage switching applications
JP5415806B2 (ja) 電界効果トランジスタ
JP2016001651A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200421

Address after: 214001 602, floor 6, building A3, No. 777, Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province

Applicant after: Dingnuo Microelectronics (Wuxi) Co.,Ltd.

Address before: 100093 southwest 2,2-503, Tsinghua University, Haidian District, Beijing

Applicant before: Xia Ling

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191227