CN110600451A - 可挠性线路基板及薄膜覆晶封装结构 - Google Patents
可挠性线路基板及薄膜覆晶封装结构 Download PDFInfo
- Publication number
- CN110600451A CN110600451A CN201810965215.5A CN201810965215A CN110600451A CN 110600451 A CN110600451 A CN 110600451A CN 201810965215 A CN201810965215 A CN 201810965215A CN 110600451 A CN110600451 A CN 110600451A
- Authority
- CN
- China
- Prior art keywords
- hole
- flexible
- functional
- dummy conductive
- flexible circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 238000005728 strengthening Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 5
- 230000002787 reinforcement Effects 0.000 claims description 21
- 238000004806 packaging method and process Methods 0.000 abstract description 5
- 239000010409 thin film Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 11
- 238000004080 punching Methods 0.000 description 4
- 238000010008 shearing Methods 0.000 description 4
- 230000007488 abnormal function Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提供一种可挠性线路基板,包括可挠性基材及线路结构。可挠性基材包括芯片接合区、布线区以及贯穿孔,布线区包围芯片接合区,且贯穿孔位于布线区内。线路结构配置于可挠性基材上并位于布线区内,线路结构的一部分环绕贯穿孔而形成结构强化区段。本发明还提供一种具有上述的可挠性线路基板的薄膜覆晶封装结构。
Description
技术领域
本发明涉及一种线路基板及封装结构,尤其涉及一种可挠性线路基板及薄膜覆晶封装结构。
背景技术
受限于产品的机构设计,设计者可能需要在配置于产品内的薄膜覆晶封装结构上设计贯穿孔来使机构通过或固定。例如在薄膜覆晶封装结构的可挠性线路基板的布线区处设计配合机构形状的贯穿孔。然而,在可挠性线路基板上冲切出贯穿孔时,可挠性线路基板在贯穿孔附近的部位很容易受到冲切时的剪力而破裂或变形,进一步造成贯穿孔周边的引脚损伤,导致薄膜覆晶封装结构功能异常或失效。
发明内容
本发明提供一种可挠性线路基板,其具有环绕贯穿孔的结构强化区段。
本发明提供一种薄膜覆晶封装结构,其具有上述的可挠性线路基板。
本发明的一种可挠性线路基板,包括一可挠性基材及一线路结构。可挠性基材包括一芯片接合区、一布线区以及一贯穿孔,布线区包围芯片接合区,且贯穿孔位于布线区内。线路结构配置于可挠性基材上并位于布线区内,线路结构的一部分环绕贯穿孔而形成一结构强化区段。
在本发明的一实施例中,上述的可挠性基材在布线区内具有一贯穿孔偏差上限区,贯穿孔位于贯穿孔偏差上限区内,结构强化区段自贯穿孔偏差上限区以外开始环绕贯穿孔。
在本发明的一实施例中,上述的线路结构包括多条功能引脚,这些功能引脚自芯片接合区内向外延伸至可挠性基材的一边缘,贯穿孔位于这些功能引脚之间。
在本发明的一实施例中,上述的一部分的这些功能引脚分别绕过贯穿孔的两个半边,结构强化区段包括部分的这些功能引脚在贯穿孔的两个半边旁的部位。
在本发明的一实施例中,分别绕过贯穿孔的两个半边的部分的这些功能引脚完全环绕贯穿孔。
在本发明的一实施例中,上述的线路结构还包括至少一虚设导线,至少一虚设导线位于贯穿孔未被部分的这些功能引脚所环绕的位置,并连接分别绕过贯穿孔的两个半边的部分的这些功能引脚,至少一虚设导线与部分的这些功能引脚绕过贯穿孔的两个半边的部位共同形成结构强化区段。
在本发明的一实施例中,上述的线路结构还包括一环状虚设导线,环绕贯穿孔,部分的这些功能引脚分别绕过环状虚设导线的两个半边,环状虚设导线与部分的这些功能引脚绕过环状虚设导线的两个半边的部位共同形成结构强化区段。
在本发明的一实施例中,上述的线路结构包括多个环状虚设导线,环绕贯穿孔,这些环状虚设导线形成结构强化区段。
在本发明的一实施例中,上述的线路结构包括一环状虚设图案,环绕贯穿孔,环状虚设图案形成结构强化区段。
在本发明的一实施例中,上述的环状虚设图案具有多个镂空部。
本发明的一种薄膜覆晶封装结构,包括上述的可挠性线路基板;以及芯片,配置在可挠性基材的芯片接合区上且电性连接于线路结构。
基于上述,本发明的可挠性线路基板通过将线路结构的一部分环绕可挠性基材在布线区上的贯穿孔而形成结构强化区段。如此一来,可挠性基材在靠近贯穿孔附近的部位的结构强度提高,而可有效降低可挠性基材在靠近贯穿孔附近的部位受到冲切贯穿孔时的剪切力影响,而发生破裂或变形的机率,进而避免位于贯穿孔周边的引脚受损,导致薄膜覆晶封装结构功能异常或失效的情况发生。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1A是依照本发明的一实施例的一种薄膜覆晶封装结构的俯视示意图。
图1B是图1A的局部放大示意图。
图2是依照本发明的另一实施例的一种局部线路结构与贯穿孔的放大示意图。
图3是依照本发明的另一实施例的一种局部线路结构与贯穿孔的放大示意图。
图4是依照本发明的另一实施例的一种局部线路结构与贯穿孔的放大示意图。
图5是依照本发明的另一实施例的一种局部线路结构与贯穿孔的放大示意图。
图6是依照本发明的另一实施例的一种局部线路结构与贯穿孔的放大示意图。
【符号说明】
10:薄膜覆晶封装结构
12:芯片
100:可挠性线路基板
110:可挠性基材
111:输出侧
112:芯片接合区
113:输入侧
114:布线区
116:贯穿孔偏差上限区
118:贯穿孔
120:线路结构
122、122c、123、124、125、126:功能引脚
130、130a、130b、130c、130d、130e:结构强化区段
140:虚设引脚
142:虚设导线
145、145d:环状虚设导线
150:环状虚设图案
152:镂空部
160:线路空白区
具体实施方式
图1A是依照本发明的一实施例的一种薄膜覆晶封装结构的俯视示意图。图1B是图1A的局部放大示意图。请参阅图1A与图1B,本实施例的薄膜覆晶封装结构10包括一可挠性线路基板100及一芯片12。更详细地说,在本实施例中,可挠性线路基板100包括一可挠性基材110及配置于可挠性基材110上的一线路结构120。由图1A可见,在本实施例中,可挠性线路基板100具有一输出侧111与一输入侧113,输出侧111与输入侧113例如是位于可挠性线路基板100的相对两侧,但输出侧111与输入侧113的相对位置不以此为限制。
可挠性基材110包括一芯片接合区112、一布线区114以及一贯穿孔118。布线区114包围芯片接合区112,且贯穿孔118位于布线区114内。芯片12配置在可挠性基材110的芯片接合区112上且电性连接于线路结构120。在本实施例中,贯穿孔118例如是位于芯片12的长边旁,且位于芯片接合区112与输出侧111之间。当然,在其他实施例中,贯穿孔118也可以位于芯片接合区112与输入侧113之间。或者,在其他实施例中,贯穿孔118也可以是位于芯片12的短边旁。贯穿孔118的位置不以上述为限制,只要位于布线区114内即可。
线路结构120配置于可挠性基材110上并位于布线区114内。在本实施例中,线路结构120包括多条功能引脚122、124、126,这些功能引脚122、124、126自芯片接合区112内向外延伸至可挠性基材110的一边缘。更清楚地说,这些功能引脚126自芯片接合区112内向外延伸至可挠性线路基板100的输入侧113,这些功能引脚122、124自芯片接合区112内向外延伸至可挠性线路基板100的输出侧111,而贯穿孔118位于这些功能引脚122之间。
由图1A可见,在本实施例中,线路结构120的一部分环绕贯穿孔118而形成一结构强化区段130。更明确地说,线路结构120的这些功能引脚122环绕贯穿孔118而局部形成结构强化区段130。在本实施例中,这些功能引脚122分别绕过贯穿孔118的两个半边。结构强化区段130包括这些功能引脚122在贯穿孔118的两个半边旁的部位。此外,线路结构120还包括至少一虚设导线142,至少一虚设导线142位于贯穿孔118未被这些功能引脚122所环绕的位置,并连接分别绕过贯穿孔118的两个半边的部分的这些功能引脚122,至少一虚设导线142与这些功能引脚122绕过贯穿孔118的两个半边的部位共同形成结构强化区段130。
更具体而言,如图1B所示,在本实施例中,这些功能引脚122分别绕过贯穿孔118的两个半边,但在贯穿孔118靠近芯片接合区112的位置及最远离芯片接合区112的位置并没有相邻贯穿孔118环绕,而在这两个位置分别形成线路空白区160。为补强这两个位置,因此在线路空白区160设置虚设导线142连接分别绕过贯穿孔118的两个半边的这些功能引脚122。具体而言,虚设导线142连接分别绕过贯穿孔118的两个半边且最靠近贯穿孔118的两条功能引脚122。藉此,虚设导线142与这些功能引脚122绕过贯穿孔118的两个半边的部位共同形成完整环绕贯穿孔118的结构强化区段130。
另外,由于制造的限制,形成在可挠性基材110上的贯穿孔118可能会略有位置偏移或尺寸误差,在本实施例中,可挠性基材110在布线区114内相对于贯穿孔118的标定位置具有一贯穿孔偏差上限区116,贯穿孔118位于贯穿孔偏差上限区116内。结构强化区段130自贯穿孔偏差上限区116以外开始环绕贯穿孔118。更具体而言,贯穿孔偏差上限区116的边界至理论上的贯穿孔118标定位置之间的距离不小于冲切出贯穿孔118的机具的冲切公差的偏差上限值。在本实施例中,冲切公差例如是±1毫米(即偏差上限值为+1毫米,偏差下限值为-1毫米),也就是贯穿孔偏差上限区116的边界至标定的贯穿孔118位置之间的距离不小于1毫米。当然,贯穿孔偏差上限区116的边界至贯穿孔118的距离不以此为限制。在本实施例中,由于结构强化区段130自贯穿孔偏差上限区116以外开始环绕贯穿孔118,如此一来,可避免冲切贯穿孔118时损伤结构强化区段130的情况发生。
在本实施例中,可挠性线路基板100通过将线路结构120的一部分(例如是功能引脚122、124、126中的功能引脚122和/或虚设导线142)环绕可挠性基材110在布线区114上的贯穿孔118而形成结构强化区段130。如此一来,可挠性基材110在靠近贯穿孔118附近的部位的结构强度提高,而可有效降低可挠性基材110在靠近贯穿孔118附近的部位受到冲切贯穿孔118时的剪切力影响,而发生破裂或变形的机率。
当然,结构强化区段130的形式不以上述为限制,下面将介绍其他形式的结构强化区段。在下面的实施例中仅示出靠近贯穿孔118附近的线路结构,而省略其他位置的线路结构。
图2是依照本发明的另一实施例的一种局部线路结构与贯穿孔的放大示意图。请参阅图2,在本实施例中,分别绕过贯穿孔118的两个半边的这些功能引脚122完全环绕贯穿孔118,以取代图1B中的虚设导线142。也就是说,这些功能引脚122相邻于贯穿孔118的两个半边完整环绕贯穿孔118,而未在贯穿孔118旁的任何位置形成线路空白区,因此结构强化区段130a是全部由功能引脚122在贯穿孔118的两个半边旁的部位所形成。此外,形成结构强化区段130a的功能引脚122的数量增加,而使得形成结构强化区段130a的功能引脚122的密度提高,藉此可具有更佳的结构强度。结构强化区段130a的整体形状例如是多边形,但结构强化区段130a的形状不以此为限制。
图3是依照本发明的另一实施例的一种局部线路结构与贯穿孔的放大示意图。请参阅图3,在本实施例中,线路结构还包括一环状虚设导线145,环绕贯穿孔118,这些功能引脚122分别绕过环状虚设导线145的两个半边。在一实施例中,结构强化区段130可包括环状虚设导线145与这些功能引脚122绕过环状虚设导线145的两个半边的部位。
此外,在本实施例中,线路结构120还包括多条虚设引脚140,虚设引脚140位于贯穿孔118未被这些功能引脚122所环绕的位置(也就是图3的上方与下方处),且位于环状虚设导线145之外。在本实施例中,环状虚设导线145、虚设引脚140靠近贯穿孔118的部位及这些功能引脚122绕过环状虚设导线145的两个半边的部位共同形成结构强化区段130b。
图4是依照本发明的另一实施例的一种局部线路结构与贯穿孔的放大示意图。请参阅图4,图3的实施例与图4的实施例的差异在于,在图3中是由环状虚设导线145环绕贯穿孔118,环状虚设导线145不与任何引脚连接,因此不具有电性连接的功能,而仅作为增加结构强度之用。在本实施例中,其中一个功能引脚122c如图3中的环状虚设导线145一样呈环形,环绕贯穿孔118,这些功能引脚122分别绕过功能引脚122c的两个半边,并且往可挠性基材110(标示于图1A)的边缘的方向延伸的功能引脚123与往芯片接合区112(标示于图1A)的方向延伸并电性连接芯片12的功能引脚125分别连接功能引脚122c。在本实施例中,功能引脚123与功能引脚125的数量分别显示为一条,然而,本发明对于功能引脚123与功能引脚125的数量不加以限制,在其他实施例中,功能引脚123与功能引脚125的数量也可为多数。功能引脚123、125、122c例如是作为接地之用的接地导线,但功能引脚123、125、122c的种类不以此为限制。
在本实施例中,功能引脚122c、这些功能引脚122绕过功能引脚122c的两个半边的部位、功能引脚123、125靠近贯穿孔118的部位及虚设引脚140靠近贯穿孔118的部位共同形成结构强化区段130c。
图5是依照本发明的另一实施例的一种局部线路结构与贯穿孔的放大示意图。请参阅图5,在本实施例中,线路结构包括多个环状虚设导线145d,环绕贯穿孔118,这些环状虚设导线145d形成结构强化区段130d。也就是说,在本实施例中,整个结构强化区段130d是不具有电性传输的功能。更具体而言,本实施例中的单个环状虚设导线145d具有与多数的功能引脚122、124、126(标示于图1A)相近的线宽。在高脚数与微间距的要求下,功能引脚122、124、126的线宽已演进至相当的细,单个细线宽的环状虚设导线145d较难提供足够的结构强化效果,因此,在本实施例中,结构强化区段130d是由多个环状虚设导线145d所构成。然而,环状虚设导线145d的数量可取决于贯穿孔118周围的可布线空间、补强强度需求等因素。
图6是依照本发明的另一实施例的一种局部线路结构与贯穿孔的放大示意图。请参阅图6,在本实施例中,线路结构包括一环状虚设图案150,环绕贯穿孔118,环状虚设图案150形成结构强化区段130e,并且不具有电性传输的功能。在本实施例中,环状虚设图案150为单个线宽较功能引脚122、124、126大数倍的环形图案,虽然环状虚设图案150的数量只有一个,但由于宽度较大,仍可提供良好的结构强化效果。此外,在本实施例中,环状虚设图案150具有多个镂空部152,镂空部152的设计可有助于消散作用于环状虚设图案150的应力。在本实施例中,镂空部152均匀地分布在环状虚设图案150上,且由两种不同的形状交替排列。当然,镂空部152的形式不限于此。此外,在其他实施例中,环状虚设图案150也可以不具有镂空部152,并不以上述为限制。
综上所述,本发明的可挠性线路基板通过将线路结构的一部分环绕可挠性基材在布线区上的贯穿孔而形成结构强化区段。如此一来,可挠性基材在靠近贯穿孔附近的部位的结构强度提高,而可有效降低可挠性基材在靠近贯穿孔附近的部位受到冲切贯穿孔时的剪切力影响,而发生破裂或变形的机率,进而避免位于贯穿孔周边的引脚受损,导致薄膜覆晶封装结构功能异常或失效的情况发生。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中的技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。
Claims (11)
1.一种可挠性线路基板,其特征在于,包括:
可挠性基材,包括芯片接合区、布线区以及贯穿孔,所述布线区包围所述芯片接合区,且所述贯穿孔位于所述布线区内;以及
线路结构,配置于所述可挠性基材上并位于所述布线区内,所述线路结构的一部分环绕所述贯穿孔而形成结构强化区段。
2.根据权利要求1所述的可挠性线路基板,其特征在于,所述可挠性基材在所述布线区内具有贯穿孔偏差上限区,所述贯穿孔位于所述贯穿孔偏差上限区内,所述结构强化区段自所述贯穿孔偏差上限区以外开始环绕所述贯穿孔。
3.根据权利要求1所述的可挠性线路基板,其特征在于,所述线路结构包括多条功能引脚,所述多条功能引脚自所述芯片接合区内向外延伸至所述可挠性基材的边缘,所述贯穿孔位于所述多条功能引脚之间。
4.根据权利要求3所述的可挠性线路基板,其特征在于,一部分的所述多条功能引脚分别绕过所述贯穿孔的两个半边,所述结构强化区段包括所述部分的所述多条功能引脚在所述贯穿孔的所述两个半边旁的部位。
5.根据权利要求4所述的可挠性线路基板,其特征在于,分别绕过所述贯穿孔的所述两个半边的所述部分的所述多条功能引脚完全环绕所述贯穿孔。
6.根据权利要求4所述的可挠性线路基板,其特征在于,所述线路结构还包括至少一虚设导线,所述至少一虚设导线位于所述贯穿孔未被所述部分的所述多条功能引脚所环绕的位置,并连接分别绕过所述贯穿孔的所述两个半边的所述部分的所述多条功能引脚,所述至少一虚设导线与所述部分的所述多条功能引脚绕过所述贯穿孔的所述两个半边的部位共同形成所述结构强化区段。
7.根据权利要求4所述的可挠性线路基板,其特征在于,所述线路结构还包括环状虚设导线,环绕所述贯穿孔,所述部分的所述多条功能引脚分别绕过所述环状虚设导线的两个半边,所述环状虚设导线与所述部分的所述多条功能引脚绕过所述环状虚设导线的所述两个半边的部位共同形成所述结构强化区段。
8.根据权利要求1所述的可挠性线路基板,其特征在于,所述线路结构包括多个环状虚设导线,环绕所述贯穿孔,所述多个环状虚设导线形成所述结构强化区段。
9.根据权利要求1所述的可挠性线路基板,其特征在于,所述线路结构包括环状虚设图案,环绕所述贯穿孔,所述环状虚设图案形成所述结构强化区段。
10.根据权利要求9所述的可挠性线路基板,其特征在于,所述环状虚设图案具有多个镂空部。
11.一种薄膜覆晶封装结构,其特征在于,包括:
根据权利要求1至10中任一项所述的可挠性线路基板;以及
芯片,配置在所述可挠性基材的所述芯片接合区上且电性连接于所述线路结构。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107120176 | 2018-06-12 | ||
TW107120176A TWI706530B (zh) | 2018-06-12 | 2018-06-12 | 可撓性線路基板及薄膜覆晶封裝結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110600451A true CN110600451A (zh) | 2019-12-20 |
CN110600451B CN110600451B (zh) | 2021-03-30 |
Family
ID=68849629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810965215.5A Active CN110600451B (zh) | 2018-06-12 | 2018-08-23 | 可挠性线路基板及薄膜覆晶封装结构 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN110600451B (zh) |
TW (1) | TWI706530B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101136387A (zh) * | 2006-08-29 | 2008-03-05 | 南茂科技股份有限公司 | 应用于封装的卷带结构 |
CN100574555C (zh) * | 2007-07-04 | 2009-12-23 | 富葵精密组件(深圳)有限公司 | 软性电路板基板 |
TW201036498A (en) * | 2009-03-17 | 2010-10-01 | Wintek Corp | Flexible printed circuit board |
JP2013098320A (ja) * | 2011-10-31 | 2013-05-20 | Toshiba Corp | フレキシブル配線モジュール |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100396925B1 (ko) * | 1999-03-11 | 2003-09-03 | 세이코 엡슨 가부시키가이샤 | 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기 |
JP4117892B2 (ja) * | 2004-09-29 | 2008-07-16 | 三井金属鉱業株式会社 | 電子部品実装用フィルムキャリアテープ及びフレキシブル基板 |
TWI611534B (zh) * | 2015-09-03 | 2018-01-11 | 鈺橋半導體股份有限公司 | 適用於可堆疊式半導體組體之具有凹穴的互連基板、其製作方法及垂直堆疊式半導體組體 |
-
2018
- 2018-06-12 TW TW107120176A patent/TWI706530B/zh active
- 2018-08-23 CN CN201810965215.5A patent/CN110600451B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101136387A (zh) * | 2006-08-29 | 2008-03-05 | 南茂科技股份有限公司 | 应用于封装的卷带结构 |
CN100574555C (zh) * | 2007-07-04 | 2009-12-23 | 富葵精密组件(深圳)有限公司 | 软性电路板基板 |
TW201036498A (en) * | 2009-03-17 | 2010-10-01 | Wintek Corp | Flexible printed circuit board |
JP2013098320A (ja) * | 2011-10-31 | 2013-05-20 | Toshiba Corp | フレキシブル配線モジュール |
Also Published As
Publication number | Publication date |
---|---|
CN110600451B (zh) | 2021-03-30 |
TWI706530B (zh) | 2020-10-01 |
TW202002211A (zh) | 2020-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108012405B (zh) | 柔性电路板及显示装置 | |
WO2006091940A1 (en) | Integrated circuit package with lead stops | |
US5686757A (en) | Film carrier tape for use in tape automated bonding | |
CN109671693A (zh) | 电路引脚结构 | |
KR200291282Y1 (ko) | 반도체패키지용 인쇄회로기판 | |
CN110600451B (zh) | 可挠性线路基板及薄膜覆晶封装结构 | |
KR19990045613A (ko) | 테이프 자동화 접착 필름 및 그 제조방법 | |
WO2016129278A1 (ja) | フレキシブル基板、フレキシブル基板付き部品、及びフレキシブル基板付き部品の製造方法 | |
JP2005353835A (ja) | 配線基板 | |
KR100257912B1 (ko) | 수지 밀봉형 반도체 장치 | |
JP2005252227A (ja) | フィルム基板およびその製造方法と画像表示用基板 | |
JP5513983B2 (ja) | 集合基板 | |
JP6634748B2 (ja) | 回路構成体 | |
CN113972191A (zh) | 多芯片封装结构 | |
US7663208B2 (en) | Punch type substrate strip | |
US6319418B1 (en) | Zig-zagged plating bus lines | |
KR20070082410A (ko) | 휨을 개선하기 위한 리드 프레임 및 그를 이용한 반도체패키지 | |
JP7450576B2 (ja) | 半導体装置 | |
JP2847246B2 (ja) | 可撓性回路基板集合体及びその製造法 | |
CN113851431A (zh) | 半导体封装结构及其形成方法 | |
JP2018120940A (ja) | プリント配線基板 | |
US20240347401A1 (en) | Semiconductor package | |
WO2022249388A1 (ja) | 半導体装置 | |
US9929067B2 (en) | Ceramic package, method of manufacturing the same, electronic component, and module | |
JP6449132B2 (ja) | 信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |