CN110537250A - 电极环 - Google Patents

电极环 Download PDF

Info

Publication number
CN110537250A
CN110537250A CN201880012590.6A CN201880012590A CN110537250A CN 110537250 A CN110537250 A CN 110537250A CN 201880012590 A CN201880012590 A CN 201880012590A CN 110537250 A CN110537250 A CN 110537250A
Authority
CN
China
Prior art keywords
silicon
silicon component
electrode retaining
retaining collar
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880012590.6A
Other languages
English (en)
Other versions
CN110537250B (zh
Inventor
碇敦
藤井智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan New Core Technology Co Ltd
Original Assignee
Japan New Core Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan New Core Technology Co Ltd filed Critical Japan New Core Technology Co Ltd
Publication of CN110537250A publication Critical patent/CN110537250A/zh
Application granted granted Critical
Publication of CN110537250B publication Critical patent/CN110537250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一种将多个硅构件接合而成的电极环。一种设置在对基板进行等离子处理的基板处理装置的收纳所述基板的处理室内的电极环，其特征在于，具备在一个方向上对接的多个第1硅构件(34)、以及在跨越对接的所述多个第1硅构件(34)彼此的位置被嵌入的嵌入式硅构件(64A)，在所述多个第1硅构件(34)与所述嵌入式硅构件(64A)之间设有将所述多个第1硅构件(34)与所述嵌入式硅构件(64A)接合的接合部(68)。

Description

电极环
技术领域
本发明涉及电极环。
背景技术
作为LSI等半导体集成器件制造中的基板处理装置，采用使用等离子体的干式蚀刻装置。干式蚀刻装置中，作为蚀刻对象的晶片配置在平面电极的阴极上，在向装置内导入了蚀刻气体的状态下，通过高频振荡器向对电极(阳极)与阴极之间施加高频电压，由此在电极之间产生蚀刻气体的等离子体。等离子体中的活性气体的正离子入射晶片表面进行蚀刻。
在干式蚀刻装置内部，如果使用金属制构件，会引起金属污染，因此使用硅制构件。作为代表性的硅制构件，例如有包围作为蚀刻对象的晶片的圆环形状的聚焦环(专利文献1)。聚焦环需要具有比作为蚀刻对象的晶片更大的直径。目前主流的300mm晶片用的硅制构件，是由直径为320mm以上的硅晶锭制作的，因此价格高。
在先技术文献
专利文献1：日本特开2002-190466号公报
发明内容
如果不将硅制构件作为一体物制造，而是通过将多个硅构件接合进行制造，则能够由直径更小的硅晶锭进行制造，因此可期待制造成本的削减等各种优点。
本发明的目的是提供一种将多个硅构件接合而成的电极环。
本发明涉及的电极环，是设置在对基板进行等离子处理的基板处理装置的收纳所述基板的处理室内的电极环，其特征在于，具备：在一个方向上对接的多个第1硅构件；以及在跨越对接的所述多个第1硅构件彼此的位置被嵌入的嵌入式硅构件，在所述多个第1硅构件与所述嵌入式硅构件之间设有将所述多个第1硅构件与所述嵌入式硅构件接合的接合部。
本发明涉及的电极环，是设置在对基板进行等离子处理的基板处理装置的收纳所述基板的处理室内的电极环，其特征在于，具备：多个硅构件；将所述多个硅构件彼此接合的接合部；以及将所述多个硅构件彼此之间堵塞的硅粘接部。
根据本发明，能够将从比聚焦环的外径小的晶片切取的多个硅构件组合进行制造。因此，电极环不需要使用比聚焦环的外径大的晶片，能够相应地降低成本。
附图说明
图1是示意性地表示具备由第1实施方式涉及的电极环制作出的聚焦环的干式蚀刻装置的结构的截面图。
图2是表示第1实施方式涉及的电极环的立体图。
图3是表示第1实施方式涉及的对接面的截面图。
图4是示意性地表示制造电极环的装置的截面图。
图5是表示第2实施方式涉及的电极环的立体图。
图6是表示第2实施方式涉及的对接面的截面图，图6A是第1硅构件之间的对接面，图6B是第2硅构件之间的对接面。
图7是表示第3实施方式涉及的电极环的立体图，图7A是上表面侧，图7B是下表面侧。
图8是表示第3实施方式涉及的对接面的截面图。
图9是表示嵌入式硅构件的平面图，图9A是变形例(1)，图9B是变形例(2)。
图10是表示第3实施方式涉及的对接面的变形例的截面图，图10A是变形例(1)，图10B是变形例(2)。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。
1.第1实施方式
(1)整体结构
图1所示的干式蚀刻装置10，具备作为处理室的真空室12、上部电极板14、基台16和聚焦环18。上部电极板14是圆板状的构件，通过支持环20固定在真空室12内的上部。支持环20由作为绝缘构件的硅形成。上部电极板14具有在厚度方向上贯通的多个贯通孔15。上部电极板14与高频电源26电连接。上部电极板14与气体供给管24连接。从气体供给管24供给的蚀刻气体，从上部电极板14的贯通孔15向真空室12内流入，从排出口28向外部排出。
基台16设置在真空室12内的下部，其周围被接地环30包围。接地环30由作为绝缘构件的硅形成，并且接地。在基台16上设有聚焦环18。聚焦环18由作为绝缘构件的硅形成，支持作为基板的晶片22的周缘的凹部19在内侧的整个外周形成。
干式蚀刻装置10中，如果通过上部电极板14供给蚀刻气体，从高频电源26施加高频电压，则会在上部电极板14与晶片22之间产生等离子体。通过该等离子体蚀刻晶片22表面。
本实施方式涉及的电极环，能够应用于上述聚焦环18、支持环20、接地环30。电极环不限定于上述聚焦环18、支持环20、接地环30。电极环能够应用于设置在干式蚀刻装置10的真空室12内、被施加电压、或接地的硅构件。
参照图2，对作为聚焦环18用的构件的本实施方式涉及的电极环进行说明。电极环32具备多个(该图中为3个)第1硅构件34、36、38。以下的说明中，在没有特别区分多个第1硅构件34、36、38的情况下，统称为硅构件。硅构件为圆弧状，在作为长度方向的端面的对接面37上，经由接合部(该图中未图示)在一个方向上接合，由此呈环状一体化。硅构件可以是单晶也可以是多晶，对于其制造方法、纯度、晶体取向等没有限定。对于硅构件的大小不特别限定，例如可以设为厚度1mm以上且50mm以下、宽度10mm以上且100mm以下左右。
如图3所示，在硅构件彼此的对接面37设有接合部39和硅粘接部40。图3示出第1硅构件34、36之间的对接面37。图中箭头方向表示电极环32的半径方向的外侧方向。
接合部39设置于除了从对接面37的外缘起算几mm的范围以外的中央部分，该中央部分与对接面37的外缘的距离优选为1mm以上。接合部39是包含与硅形成共晶合金的金属的与硅的共晶合金。与硅形成共晶合金的金属是Al、Ga、Ge和Sn中的任一者(以下也称为“合金形成金属”)。Al、Ga、Ge和Sn在硅晶体中的扩散系数低，在硅构件内的扩散少，难以形成作为电气问题的深能级，并且没有环境问题，因此优选。Al的价格低，因此最优选。只要能够与硅形成共晶，对合金形成金属的纯度没有特别限定，优选为98％以上。
硅粘接部40设置于对接面37的外缘，将对接面37之间堵塞。硅粘接部40优选设置于不与晶片22和基台16接触、在真空室12内露出、并且在干式蚀刻时被照射等离子的部分，即对接面37的外缘之中电极环32的上表面侧。另外，硅粘接部40更优选在对接面37的外缘之中除了上表面侧以外还设置在外周面侧。硅粘接部40通过将被照射等离子的对接面37之间堵塞，能够防止接合部39的共晶合金露出。
(2)制造方法
下面，对制造电极环32的方法进行说明。首先对硅构件进行表面处理。具体而言，通过研削和研磨等对硅构件的表面进行加工，优选成为镜面。可以通过氢氟酸与硝酸的混合液等对硅构件的表面进行蚀刻。作为混合液，可以使用JIS标准H0609规定的化学研磨液(氢氟酸(49％):硝酸(70％):乙酸(100％)＝3:5:3)等。
接着，将3个第1硅构件34、36、38呈环状排列。在第1硅构件34、36、38彼此的对接面37彼此之间配置合金形成金属箔。关于合金形成金属箔的厚度，在熔解所需的能量少这一点上优选较薄。合金形成金属箔为了得到接合强度，优选为0.1～100μm，更优选为0.5～20μm。合金形成金属箔如果比上述下限值薄，则在将合金形成金属箔载置于接合面时容易破损。合金形成金属箔如果比上述上限值厚，则容易产生与硅的接合不充分的部分。
接着，从硅构件的外侧加热，生成包含硅和合金形成金属的熔解物。对于加热方法没有特别限定，可以通过电阻加热、光加热等进行。在容易使加热部位移动，并且容易根据供给的电力改变加热量这一点上，优选光加热，例如可使用各种灯、激光。
本实施方式中，可以使用图4所示的装置。该图所示的装置，具备至少一个灯42和作为将该灯42射出的光汇集在一起的集光部的椭圆镜44。作为灯42，可以使用红外线晶体生长装置通常使用的氙气灯、卤素灯。作为输出，优选为1～30kW左右。
加热可以从对接面37的外侧进行，不限于与硅构件垂直的方向，也可以倾斜。通过加热，首先使合金形成金属箔熔解，生成金属熔解物。接着，与该金属熔解物接触的硅构件的接合面37被该金属熔解物侵入，生成包含硅的熔解物。如果停止加热使温度降低，则该熔解物一边形成包含共晶的合金相一边凝固，完成接合。例如在使用Al箔作为合金形成金属箔的情况下，能够通过加热至800℃左右，充分地将硅构件彼此接合。
集光区域通常直径为10～30mm左右。通过使灯42的发光位置从椭圆镜44的焦点偏移，集光区域扩大为30～100mm左右。通过集光区域扩大，能够增大加热范围。优选使该集光区域在对接面37的电极环32的上表面整个区域进行扫描加热。
接着，通过使包含硅和合金形成金属的熔解物冷却并固化，生成包含共晶合金的接合部39。在合金形成金属为Al的情况下，如果冷却至大约577℃，则会生成包含Al-硅共晶物(12.2原子％Al)的接合部39。冷却速度根据所使用的合金形成金属而有所不同，在使用Al作为合金形成金属的情况下，优选控制为10～100℃/分钟。如果冷却速度低于所述下限值，则冷却时间变长，效率变差。如果冷却速度大于所述上限值，则在接合部39中有残留应变的倾向。冷却速度可以通过以下方式进行控制：在合金形成金属箔的熔解完成之后，使加热手段的输出缓缓降低，在推测为接合部39的温度低于共晶物的熔解温度时停止加热。这样的加热温度的控制，例如可以将与实际要贴合的硅构件同样形状的热电偶设置在硅构件彼此之间，预先测定加热手段的功率与温度之间的关系，基于该测定结果进行。
为了防止合金形成金属和硅的氧化，上述通过加热实现的熔解物的生成、通过冷却实现的包含共晶合金的接合部39的生成，优选在10～200torr(约1333～26664Pa)的氩气气氛的腔室内进行。也可以不使用氩气，通过减压来防止氧化，但如果进行减压则有时会引起硅的蒸发，对腔室内造成污染，因此不优选。另外，也可以通过氮气防止氧化，但在1200℃以上会引起硅的氮化，因此不优选。
下面，对硅粘接部40进行说明。第1硅构件34、36、38彼此的对接面37之间的硅粘接部40，是将对接面37附近的硅加热熔融而形成的。首先，调整灯位置以使得椭圆镜44的焦点位置与灯42的发光部的位置匹配，将硅构件的上表面的高度调整为椭圆镜44的另一个焦点位置，由此使照射位置的椭圆镜44的扩散约为3mm。在该状态下，使椭圆镜44配合对接面37的位置，提高灯42的功率。当开始加热时，对接面37的表面侧熔解，生成硅熔解物。具体而言，在灯额定的60％时表面开始熔解(表面温度推测为1420℃)，在灯额定的90％时硅熔解物流入对接面37之间从而堵塞对接面37之间的一部分。在该状态下，使椭圆镜44沿着对接面37以一定的速度、例如5mm/分钟的速度扫描，由此能够利用熔融硅将对接面37之间填埋堵塞。优选使椭圆镜44遍及对接面37的外缘之中电极环32的上表面侧和外周面侧扫描而进行加热。
接着，将熔解的对接面37的表面冷却，使硅熔解物跟随硅构件的晶体结晶化。具体而言，在两分钟内将灯42的功率降低至硅熔解物开始凝固的灯额定的55％，在该状态下保持5分钟。
通过上述步骤，能够在全部对接面37中同样地形成接合部39和硅粘接部40，由此将第1硅构件34、36、38彼此接合，形成电极环32。
如上所述得到的电极环32，通过机械加工在内侧的整个外周形成凹部，由此能够成为聚焦环18。
电极环32可以通过将从比聚焦环18的外径小的晶片用硅晶锭切取的3个以上硅构件组合而进行制造。因此，电极环32不需要使用比聚焦环18的外径大的晶片用硅晶锭，从而能够相应地降低成本。
本实施方式涉及的电极环32，在对接面37设有硅粘接部40，因此能够防止接合部39的共晶合金露出。因此，电极环32，即使在真空室12内被照射等离子，也能够防止由于共晶合金污染真空室12内。
2.第2实施方式
下面，对第2实施方式涉及的电极环进行说明。再者，对与上述第1实施方式同样的结构附带相同标记并省略说明。图5所示的电极环46具备第1环体32和第2环体47。第1环体32与上述第1实施方式的电极环相同。第2环体47具备多个(该图中为3个)第2硅构件48、50、52。第2硅构件48、50、52为了便于说明而改变了标号，但与第1硅构件34、36、38相同。第1环体32和第2环体47，在硅构件彼此的对接面37沿圆周方向错开的状态下，在接合面54中在同轴上重叠。
如图6A、6B所示，在第1硅构件34、36、38彼此的对接面37之间设有接合部39和硅粘接部40。图6A中示出第1硅构件34、36之间的对接面37，图6B中示出第2硅构件48、52之间的对接面37。图中箭头的方向表示电极环46的半径方向的外侧方向。接合部39设置于除了从对接面37的外缘起几mm的范围以外的中央部分，该中央部分与对接面37的外缘的距离优选为1mm以上。另外，在第1环体32与第2环体47的接合面54也设有接合部55。再者，也可以在第2硅构件48、50、52彼此的对接面37设置接合部39。
硅粘接部40设置于对接面37的外缘以及第1环体32与第2环体47的接合面54的外缘。硅粘接部40优选设置于不与晶片22和基台16接触、在真空室12内露出的部分，即电极环46的上表面侧和外周面侧。具体而言，硅粘接部40优选设置于第1环体32的对接面37的外缘之中电极环46的上表面侧和外周面侧、第2环体47的对接面37的外缘之中电极环46的外周面侧、接合面54的外缘之中电极环46的外周面侧57。
这样，硅粘接部40将第1硅构件34、36、38彼此和第2硅构件48、50、52彼此的对接面37之间、以及第1环体32与第2环体47的接合面54之间堵塞。
下面，对本实施方式的电极环46的制造方法进行说明。再者，对于与上述第1实施方式同样的工序适当省略说明。首先，将表面处理后的3个第2硅构件48、50、52呈环状排列。然后，在第2硅构件48、50、52的表面配置合金形成金属箔。接着，在合金形成金属箔上放置3个第1硅构件34、36、38。在3个第1硅构件34、36、38彼此之间配置合金形成金属箔。第1硅构件34、36、38相对于之前配置的第2硅构件48、50、52，错开长度方向的长度的一半而配置。如上所述，成为在第2硅构件48、50、52上隔着合金形成金属箔层叠有第1硅构件34、36、38的状态。
然后，从第1硅构件34、36、38侧加热，在第1环体32与第2环体47之间以及第1硅构件34、36、38彼此的对接面37之间生成包含硅和合金形成金属的熔解物，形成接合部39、55。加热条件、冷却条件可以与上述第1实施方式相同。
接着，将第1环体32和第2环体47的对接面37之间以及接合面54之间的硅加热熔融，形成硅粘接部40。
本实施方式的电极环46，在对接面37之间以及接合面54之间设有硅粘接部40，因此能够得到与上述第1实施方式同样的效果。
3.第3实施方式
下面，对第3实施方式涉及的电极环进行说明。图7A、7B所示的电极环56具备多个(该图中为3个)第1硅构件58、60、62以及在跨越第1硅构件58、60、62彼此的位置被嵌入的多个(3个)嵌入式硅构件64A。嵌入式硅构件64A设置于电极环56的被照射等离子的一侧的相反侧，在该图中为背面侧。
嵌入式硅构件64A优选由与硅构件相同的材料形成。嵌入式硅构件64A的四角优选进行R加工(圆弧加工)。嵌入式硅构件64A通过四角进行R加工，能够防止缺损等损伤。R优选为3mm以上。
嵌入式硅构件64A优选形成为下表面与硅构件的背面大致相同高度。嵌入式硅构件64A的厚度优选为硅构件的厚度的20～80％，更优选为40～60％。
嵌入式硅构件64A由矩形的板状构件构成，其大小优选为在俯视下不从电极环56突出。嵌入式硅构件64A的长度方向的长度优选为电极环56的外周长度的2～10％。
更具体的硅构件的尺寸，可以设为将内周直径296mm、外周直径380mm、厚度4mm的环三等分的大小。嵌入式硅构件64A可以设为长度60mm、宽度25mm、对4角实施5mm的R加工后的厚度为2mm。在硅构件的背面形成的孔设为与硅的小片的形状相对应的形状，深度为2mm。该情况下，嵌入式硅构件64A的厚度为硅构件的厚度的50％，嵌入式硅构件64A的长度方向的长度为电极环56的外周长度的5％。
如图8所示，在硅构件的背面，在长度方向的端部形成具有底面的孔。图8示出第1硅构件58、60之间的对接面63A。图中箭头的方向表示电极环56的半径方向的外侧方向。嵌入式硅构件64A嵌入该孔。在嵌入式硅构件64A的上表面与第1硅构件(孔的底面)之间设有接合部68。在第1硅构件58、60、62彼此的对接面63A之间优选设置硅粘接部70。硅粘接部70优选设置于对接面63A的外缘之中电极环56的上表面侧和外周面侧。
本实施方式涉及的电极环56，通过从硅构件的上表面侧加热，生成包含硅和合金形成金属的熔解物，能够形成接合部68。另外，对接面63A上的硅粘接部70可以采用与上述第1实施方式同样的方法形成。
本实施方式的电极环56，通过设置嵌入式硅构件64A，能够增大硅构件彼此之间的接合面积，因此能够使机械强度更大。另外，电极环56通过利用硅粘接部70堵塞对接面63A之间，能够得到与上述第1实施方式同样的效果。
嵌入式硅构件64A不需要为矩形，例如图9A、9B所示，也可以是长圆形的嵌入式硅构件64B(图9A)、圆弧形的嵌入式硅构件64C(图9B)。另外，嵌入式硅构件64B、64C的长度方向端部如该图所示可以为半圆形。
本实施方式中，对于接合部68设置于嵌入式硅构件64A与硅构件(孔的底面)之间的情况进行了说明，但本发明不限于此。如图10A所示，也可以在硅构件彼此的对接面63B之间设置接合部72。
另外，本实施方式中，对于在第1硅构件58、60、62彼此的对接面63A之间设有硅粘接部70的情况进行了说明，但本发明不限于此。如图10B所示，也可以不在对接面63C之间设置硅粘接部。
4.变形例
本发明不限定于上述实施方式，可以在本发明的主旨范围内适当变更。
上述实施方式中，对于接合部包含合金形成金属的情况进行了说明，但本发明不限于此，也可以设为包含氧化硼。以下，以接合面为例，对接合部包含氧化硼的情况下的电极环的制造方法进行说明。
首先，与上述实施方式同样地将进行了表面处理的3个硅构件呈环状排列。然后，将该硅构件加热为第1温度(180～280℃)，向硅构件的接合面的至少一部分供给粒子状的硼酸(B(OH)3)构成的起始原料。硅构件可以通过使用通常的电阻加热器的加热手段进行加热。接合面的温度为180～280℃，因此在该接合面上发生硼酸的脱水反应。水在10～60秒左右从硼酸脱离，生成偏硼酸(HBO2)。偏硼酸溶解于脱离的水中，成为富有流动性的液体状物。
在硅构件的温度过低的情况下，无法使水从硼酸脱离而得到偏硼酸。另一方面，如果硅构件的温度过高，则水会剧烈地从硼酸脱离。由此会导致被供给到硅构件的接合面的硼酸飞散、或立即产生固化的偏硼酸。如果第1温度为180～280℃，则能够更切实地得到偏硼酸。第1温度优选为200～240℃。
作为粒子状的硼酸构成的起始原料，可以直接使用直径为0.1～2mm的颗粒状的市售品。通过将直径为0.1～2mm的硼酸构成的起始原料向被加热为第1温度的硅构件的表面供给，能够形成如后所述的包含偏硼酸的层。硼酸优选少量逐次地向硅构件的表面的一部分供给。
通过用刮刀将水从硼酸脱离而生成的液体状物延展，得到包含偏硼酸的层。如上所述向硅构件的接合面少量逐次地供给作为起始原料的硼酸，并每次将生成的液体状物延展，由此能够在接合面上形成均匀的包含偏硼酸的层。作为刮刀，通过使用将晶片切断而得到的刮刀，能够避免杂质混入包含偏硼酸的层中。
包含偏硼酸的层的厚度优选为1mm以下，更优选为0.1～0.5mm。包含偏硼酸的层的厚度越薄，在之后的工序中加热时，能够抑制由脱水反应导致的泡的产生。包含偏硼酸的层的厚度可以控制所供给的作为起始原料的硼酸的量而进行调整。
将在接合面上形成有包含偏硼酸的层的硅构件加热，升温至第2温度(500～700℃)。其结果，水进一步从偏硼酸中脱离，得到包含氧化硼的(B2O3)的熔融物。在第2温度过高的情况下，在之后的工序中冷却时，由于氧化硼与硅的热膨胀系数不同，有可能导致硅构件发生破裂。如果第2温度为500～700℃，则能够更切实地得到包含氧化硼的熔融物。第2温度优选为550～600℃。
在硅构件的接合区域生成的包含氧化硼的熔融物之上，将进行了表面处理的另一硅构件压接。对于压接时的压力不特别限定，可以适当设定。在硅构件的宽度为30mm左右的情况下，可以隔着绝热材料用手按压，将硅构件与另一硅构件接合。
通过使氧化硼的熔融物固化，硅构件与另一硅构件由氧化硼的层接合。熔融物例如通过在室温下放置而固化。如上所述生成接合部，由此能够制造电极环。
可以将包含偏硼酸的层沿着接合面的外缘呈框状形成，不形成于硅构件的接合面的整个区域。框状的包含偏硼酸的层的宽度可以设为5～10mm。在框状的包含偏硼酸的层的内侧的区域配置合金形成金属箔。在将合金形成金属箔配置于内侧的区域之前，可以将框状的包含偏硼酸的层冷却，研磨表面而减少厚度。在硅构件的接合面形成框状的包含偏硼酸的层，并配置合金形成金属箔之后，配置另一硅构件，加热至共晶温度以上且700℃以下。通过加热，合金形成金属与硅形成共晶，由此能够将硅构件彼此更牢固地接合。在此形成的共晶合金被框状的氧化硼的层包围。另外，在接合面的外缘设置硅粘接部，由此能够得到与上述第1实施方式同样的效果。
对于硅粘接部设置于被照射等离子的电极环的上表面和外周面的情况进行了说明，但本发明不限于此，也可以设置在对接面的外缘的整个一周。另外，在上述第2实施方式中，硅粘接部除了接合面的外周缘以外，还可以设置在内周缘。
附图标记说明
10 干式蚀刻装置(基板处理装置)
12 真空室(处理室)
32、46、56 电极环
34、36、38、58、60、62 第1硅构件
37 对接面
39、55、68、72 接合部
40、70 硅粘接部
48、50、52 第2硅构件
54 接合面
63A、63B、63C 对接面
64A、64B、64C 嵌入式硅构件

Claims (6)

1.一种电极环，是设置在对基板进行等离子处理的基板处理装置的收纳所述基板的处理室内的电极环，其特征在于，具备：
在一个方向上对接的多个第1硅构件；以及
在跨越对接的所述多个第1硅构件彼此的位置被嵌入的嵌入式硅构件，
在所述多个第1硅构件与所述嵌入式硅构件之间设有将所述多个第1硅构件与所述嵌入式硅构件接合的接合部。
2.根据权利要求1所述的电极环，其特征在于，
设有将所述多个第1硅构件彼此之间堵塞的硅粘接部。
3.根据权利要求2所述的电极环，其特征在于，
所述硅粘接部设置于被照射等离子的所述多个第1硅构件彼此之间。
4.根据权利要求1～3的任一项所述的电极环，其特征在于，
所述接合部是含有Al、Ga、Ge和Sn中的任一者、且与硅形成的共晶合金。
5.根据权利要求1～3的任一项所述的电极环，其特征在于，
所述接合部含有氧化硼。
6.根据权利要求5所述的电极环，其特征在于，
所述接合部包含含有Al、Ga、Ge和Sn中的任一者、且与硅形成的共晶合金。
CN201880012590.6A 2017-02-23 2018-02-16 电极环 Active CN110537250B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-032598 2017-02-23
JP2017032598A JP6198168B1 (ja) 2017-02-23 2017-02-23 電極用リング
PCT/JP2018/005499 WO2018155337A1 (ja) 2017-02-23 2018-02-16 電極用リング

Publications (2)

Publication Number Publication Date
CN110537250A true CN110537250A (zh) 2019-12-03
CN110537250B CN110537250B (zh) 2023-11-17

Family

ID=59895655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880012590.6A Active CN110537250B (zh) 2017-02-23 2018-02-16 电极环

Country Status (5)

Country Link
US (1) US11348764B2 (zh)
JP (1) JP6198168B1 (zh)
KR (1) KR102575442B1 (zh)
CN (1) CN110537250B (zh)
WO (1) WO2018155337A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7132584B2 (ja) 2016-12-15 2022-09-07 日本油圧工業株式会社 交流電動機の始動と運転のための装置
JP6270191B1 (ja) * 2017-05-17 2018-01-31 日本新工芯技株式会社 保護材用リング
CN110416149A (zh) * 2019-07-17 2019-11-05 上海华岭集成电路技术股份有限公司 一种减薄晶圆加固装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284997B1 (en) * 2000-11-08 2001-09-04 Integrated Materials, Inc. Crack free welding of silicon
JP2004040015A (ja) * 2002-07-08 2004-02-05 Matsushita Electric Ind Co Ltd ウェハシートのエキスパンド装置
KR100722200B1 (ko) * 2007-01-12 2007-05-29 에이피텍(주) 웨이퍼 받침장치
JP2008300425A (ja) * 2007-05-29 2008-12-11 Union Material Kk シリコン結晶の接合方法、及びシリコン結晶製品
JP3155802U (ja) * 2009-09-17 2009-12-03 日本碍子株式会社 ウエハー載置装置
CN101625958A (zh) * 2008-07-09 2010-01-13 世界先进积体电路股份有限公司 半导体工艺装置及其聚焦环
CN101740297A (zh) * 2008-11-07 2010-06-16 东京毅力科创株式会社 环状部件及其制造方法
CN102194634A (zh) * 2010-03-01 2011-09-21 东京毅力科创株式会社 聚焦环和基板载置系统
US20150137157A1 (en) * 2013-11-20 2015-05-21 Lextar Electronics Corporation Illuminating device
US20150243488A1 (en) * 2014-02-25 2015-08-27 Covalent Materials Corporation Focus ring

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3443561B2 (ja) * 2000-08-25 2003-09-02 日清紡績株式会社 シリコンウェハー搭載用ガラス状カーボン−グラファイト複合リング及びそれを装着したドライエッチング装置
JP3393118B2 (ja) 2000-12-21 2003-04-07 株式会社半導体先端テクノロジーズ プラズマエッチング装置および半導体装置の製造方法
JP2003100713A (ja) * 2001-09-26 2003-04-04 Kawasaki Microelectronics Kk プラズマ電極用カバー
JP2004296553A (ja) * 2003-03-25 2004-10-21 Ngk Insulators Ltd 半導体製造装置用部材
US7074693B2 (en) * 2003-06-24 2006-07-11 Integrated Materials, Inc. Plasma spraying for joining silicon parts
US7787101B2 (en) * 2006-02-16 2010-08-31 International Business Machines Corporation Apparatus and method for reducing contamination in immersion lithography
US20110049100A1 (en) * 2008-01-16 2011-03-03 Charm Engineering Co., Ltd. Substrate holder, substrate supporting apparatus, substrate processing apparatus, and substrate processing method using the same
JP2009290087A (ja) * 2008-05-30 2009-12-10 Tokyo Electron Ltd フォーカスリング及びプラズマ処理装置
JP2011003730A (ja) * 2009-06-18 2011-01-06 Mitsubishi Materials Corp プラズマ処理装置用シリコンリング
JP5618505B2 (ja) * 2009-07-30 2014-11-05 テクノクオーツ株式会社 石英ガラス部材の再生方法
JP5730638B2 (ja) * 2011-03-28 2015-06-10 東京エレクトロン株式会社 基板処理装置の処理室内構成部材及びその温度測定方法
WO2013133983A1 (en) * 2012-03-05 2013-09-12 Applied Materials, Inc. Substrate support with ceramic insulation
JP5978105B2 (ja) * 2012-11-08 2016-08-24 株式会社東芝 炭化ケイ素セラミックス接合体及び炭化ケイ素セラミックス接合体の製造方法
US9916994B2 (en) * 2013-03-06 2018-03-13 Applied Materials, Inc. Substrate support with multi-piece sealing surface
JP2015065024A (ja) * 2013-09-25 2015-04-09 株式会社ニコン プラズマ処理装置、プラズマ処理方法および環状部材
US20170056994A1 (en) * 2015-08-28 2017-03-02 Lam Research Corporation Liquid phase bonding of a silicon or silicon carbide component to another silicon or silicon carbide component
US11486648B2 (en) * 2017-01-30 2022-11-01 Kyocera Corporation Heat exchanger

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284997B1 (en) * 2000-11-08 2001-09-04 Integrated Materials, Inc. Crack free welding of silicon
JP2004040015A (ja) * 2002-07-08 2004-02-05 Matsushita Electric Ind Co Ltd ウェハシートのエキスパンド装置
KR100722200B1 (ko) * 2007-01-12 2007-05-29 에이피텍(주) 웨이퍼 받침장치
JP2008300425A (ja) * 2007-05-29 2008-12-11 Union Material Kk シリコン結晶の接合方法、及びシリコン結晶製品
CN101625958A (zh) * 2008-07-09 2010-01-13 世界先进积体电路股份有限公司 半导体工艺装置及其聚焦环
CN101740297A (zh) * 2008-11-07 2010-06-16 东京毅力科创株式会社 环状部件及其制造方法
JP3155802U (ja) * 2009-09-17 2009-12-03 日本碍子株式会社 ウエハー載置装置
CN102194634A (zh) * 2010-03-01 2011-09-21 东京毅力科创株式会社 聚焦环和基板载置系统
US20150137157A1 (en) * 2013-11-20 2015-05-21 Lextar Electronics Corporation Illuminating device
US20150243488A1 (en) * 2014-02-25 2015-08-27 Covalent Materials Corporation Focus ring

Also Published As

Publication number Publication date
JP6198168B1 (ja) 2017-09-20
JP2018137404A (ja) 2018-08-30
US11348764B2 (en) 2022-05-31
US20200194237A1 (en) 2020-06-18
WO2018155337A1 (ja) 2018-08-30
KR102575442B1 (ko) 2023-09-07
KR20190129878A (ko) 2019-11-20
CN110537250B (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
CN110537250A (zh) 电极环
CN109564869B (zh) 电极用环
KR102336372B1 (ko) 링상 전극
JP6176620B1 (ja) 電極用リング
KR102394257B1 (ko) 전극판
TWI765004B (zh) 環狀構件之製造方法及環狀構件
CN110892510B (zh) 保护件用环

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
GR01 Patent grant
GR01 Patent grant