CN110504249A - 电路装置 - Google Patents

电路装置 Download PDF

Info

Publication number
CN110504249A
CN110504249A CN201811442818.3A CN201811442818A CN110504249A CN 110504249 A CN110504249 A CN 110504249A CN 201811442818 A CN201811442818 A CN 201811442818A CN 110504249 A CN110504249 A CN 110504249A
Authority
CN
China
Prior art keywords
electronic component
circuit device
conductive member
circuit board
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811442818.3A
Other languages
English (en)
Other versions
CN110504249B (zh
Inventor
泷泽稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN110504249A publication Critical patent/CN110504249A/zh
Application granted granted Critical
Publication of CN110504249B publication Critical patent/CN110504249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0421—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with a shorting wall or a shorting pin at one end of the element

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Aerials (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种小型且操作容易的电路装置。电路装置具备：布线基板，具有布线；第1电子部件，设置在布线基板之上；第2电子部件，设置在布线基板之上，高度比第1电子部件的高度高；密封构件，在布线基板之上以覆盖第1电子部件及第2电子部件的方式设置，而且，与第1电子部件之上的密封构件的第1表面与布线基板的第1距离相比，第2电子部件之上的密封构件的第2表面与布线基板的第2距离更长；以及导电构件，以使第2表面露出的方式设置在密封构件之上，而且，设置在第1电子部件之上的导电构件的第3表面与布线基板的第3距离等于第2距离，第3表面处的导电构件的膜厚比设置在第3表面与第2表面之间的第4表面处的导电构件的膜厚更厚。

Description

电路装置
相关申请：本申请享受以日本特许申请2018-95784号(申请日：2018年5月17日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种电路装置。
背景技术
在半导体模块等电路装置中，在由有机材料等和金属布线等形成的布线基板的表面上安装有晶体管、功放器或无源元件等电子部件。电子部件通过陶瓷或树脂等的密封构件而被密封在布线基板上。电路装置经由在布线基板的背面设置的平面状电极焊盘或焊料球而安装于安装基板，与安装基板上的其他电子部件或其他电路装置连接。
这样的电路装置具有保护电子部件免受外部的水分或机械冲击的功能。进而，具有抑制电子部件的电气特性的劣化、相对于来自外部的电荷粒子而保护半导体芯片等的功能。随着电子设备的小型化、薄型化的要求，电路装置也被要求小型化、薄型化。
另外，为了防止从电路装置内的电子部件产生的电磁噪声成为安装基板上的其他电子部件的误动作的原因，或者为了防止从其他电子部件产生的电磁噪声成为电路装置的电子部件的误动作的原因，使用屏蔽件来覆盖电路装置内的电子部件。
并且，在具有用于收发高频信号的电子部件的电路装置中，为了小型化、薄型化，将与电子部件连接的天线设置于电路装置。
发明内容
本发明的实施方式提供一种小型且操作容易的电路装置。
实施方式的半导体装置具有：布线基板，具有布线；第1电子部件，设置在布线基板之上；第2电子部件，设置在布线基板之上，高度比第1电子部件的高度高；密封构件，在布线基板之上以覆盖第1电子部件及第2电子部件的方式设置，而且，与第1电子部件之上的密封构件的第1表面与布线基板的第1距离相比，第2电子部件之上的密封构件的第2表面与布线基板的第2距离更长；以及导电构件，以使第2表面露出的方式设置在密封构件之上，而且，设置在第1电子部件之上的导电构件的第3表面与布线基板的第3距离等于第2距离，第3表面处的导电构件的膜厚比设置在第3表面与第2表面之间的第4表面处的导电构件的膜厚更厚。
附图说明
图1的(a)、(b)是第1实施方式的电路装置的示意图。
图2的(a)、(b)是表示导电构件的膜厚连续地变化的例子和非连续地变化的例子的示意剖视图。
图3的(a)、(b)是第1实施方式的其他方式的电路装置的示意图。
图4的(a)、(b)是比较方式的电路装置的示意剖视图。
图5的(a)、(b)是第2实施方式的电路装置的示意剖视图。
具体实施方式
以下，使用附图说明实施方式。另外，在附图中，对相同或类似的部位标注相同或类似的附图标记。
在本说明书中，对相同或类似的部件标注相同的附图标记，有时省略重复的说明。
在本说明书中，为了表示部件等的位置关系，将附图的上方向记述为“上”，将附图的下方向记述为“下”。在本说明书中，“上”、“下”的概念并不一定是表示与重力方向的关系的用语。
(第1实施方式)
本实施方式的电路装置具备：布线基板，具有布线；第1电子部件，设置在布线基板之上；第2电子部件，设置在布线基板之上，高度比第1电子部件的高度高；密封构件，在布线基板之上以覆盖第1电子部件及第2电子部件的方式设置，而且，与第1电子部件之上的密封构件的第1表面与布线基板的第1距离相比，第2电子部件之上的密封构件的第2表面与布线基板的第2距离更长；以及导电构件，以使第2表面露出的方式设置在密封构件之上，而且，设置在第1电子部件之上的导电构件的第3表面与布线基板的第3距离等于第2距离，第3表面处的导电构件的膜厚比设置在第3表面与第2表面之间的第4表面处的导电构件的膜厚更厚。
图1是本实施方式的电路装置100的示意图。本实施方式的电路装置100是导电构件11、12及13为屏蔽件的电子部件模块。
在此，定义x轴、与x轴垂直的y轴、与x轴及y轴垂直的z轴。图1的(a)是与yz面内平行的面内的电路装置100的示意剖视图。图1的(b)是与xy面内平行的面内的电路装置100的示意俯视图。
布线基板60具有多个板状的绝缘基材62a、62b及62c和布线64。布线64具有布线64a、64b、64c、64d及64e。
绝缘基材62a、62b及62c例如是使用环氧树脂、三聚氰胺衍生物、液晶聚合物、PPE(Polyphenyleneether：聚苯醚)树脂、氟树脂、酚醛树脂、PABM(Polyaminobismaleimide：聚氨基双马来酰亚胺)树脂等形成的板状部件。
布线64a、64b、64c、64d及64e例如是利用药剂等从绝缘基材62a、62b及62c的表面上粘接的铜等金属箔除去不需要的部分而形成的。然后，将形成有布线64a、64b、64c、64d及64e的绝缘基材62a、62b及62c层叠，形成布线基板60。各个布线64a、64b、64c、64d及64e使用在绝缘基材62a、62b及62c内使用铜等金属材料形成的通孔66而电连接。
本实施方式的布线基板60是4层基板，设有布线64a、64b、64c(64e)及64d这4层。但是，层数并不限定于4层。另外，各个绝缘基材62a、62b及62c也可以由不同的材料形成。而且，各个布线64a、64b、64c、64d及64e也可以由不同的材料形成。
外部引出电极80设置在布线基板60的下侧。在电路装置100是BGA(Ball GridArray：球栅阵列)封装的情况下，外部引出电极80是焊料球。另外，在电路装置100是LGA(Land Grid Array：栅格阵列)封装的情况下，外部引出电极80是板状的电极。
第1电子部件2和第2电子部件4设置在布线基板60之上。具体而言，第1电子部件2和第2电子部件4例如通过焊料68而与设置在布线基板60之上的布线64a连接，从而安装在布线基板60之上。另外，第1电子部件2及第2电子部件4的安装方法不限于上述方法。
第1电子部件2及第2电子部件4例如是晶体管、二极管、电容器、电阻等无源元件、BPF(Band Pass Filter：带通滤波器)、平衡-不平衡转换器、功放器等放大器、水晶振子、或者集成了这些电子部件的IC(Integrated Circuit)模块等模块。
第1电子部件2和第2电子部件4的高度例如为1mm程度。电子部件的高度的公差通常为±0.1mm程度。另外，焊料的高度的偏差为±50μm程度。
第2电子部件4的高度h2比第1电子部件2的高度h1高，即，h2>h1。另外，第1电子部件2优选为水晶振子或包含水晶振子的模块等部件，第2电子部件4优选为功放器等放大器或包含放大器的模块。
另外，在本实施方式的电路装置100中，电子部件的数量为2个，但电子部件的数量并不限定于此。
密封构件20以覆盖第1电子部件2和第2电子部件4的方式设置在布线基板60之上。密封构件20例如是热硬化性的环氧树脂或陶瓷。进而，密封构件20也可以是包含由氧化硅或氧化铝等形成的填料的热硬化性的环氧树脂等。另外，密封构件20的结构并不限定于此。
密封构件20在第1电子部件2之上具有第1表面20a。另外，密封构件20在第2电子部件4之上具有与布线基板60的基板面平行的第2表面20b。第2表面20b距布线基板60的距离L2与第2电子部件4的高度h2之差L2-h2例如为几μm至几十μm的程度。
另外，密封构件20的高度在具有第2表面20b的部分最高，随着远离第2表面20b而降低。第1电子部件2之上的密封构件20的第1表面20a与布线基板60的距离L1比第2表面20b与布线基板60的距离L2短。这是因为，由于第2电子部件4的高度h2比第1电子部件2的高度h1高，因此，密封构件20被形成时，第2表面20b的周围的高度会变得更低。
另外，露出的第2表面的面积S1小于第2电子部件4的上表面的面积S2。这里，第2表面的面积S1和第2电子部件4的上表面的面积S2例如能够通过用市售的X射线透射观察装置等分析电路装置100来进行评价。
导电构件10具有导电构件11、12和13。导电构件11及12以第2表面20b露出、一体地包围第2表面20b的方式设置在密封构件20之上。导电构件11的上表面是与第2表面20b成为一体的平坦的面。换言之，设置在第1电子部件2之上的导电构件11的第3表面11a与布线基板60的第3距离L3等于第2距离L2。另外，导电构件12的上表面是与第2表面20b成为一体的平坦的面。换言之，导电构件12的第4表面12a与布线基板60的第4距离L4等于第2距离L2。
第3表面11a处的导电构件11的膜厚t1比设置于第3表面11a与第2表面20b之间的第4表面11b处的导电构件11的膜厚t2厚。
第1电子部件2之上的导电构件11的膜厚t1优选为1μm以上30μm以下。
图2的(a)及(b)是表示导电构件10的膜厚连续地变化的例子和非连续地变化的例子的示意剖视图。图2的(a)表示导电构件10的膜厚连续地变化的本实施方式的电路装置100的示意剖视图的一部分。图2的(b)表示导电构件10的膜厚非连续地变化的比较方式的电路装置500的示意剖视图的一部分。
在电路装置500中，导电构件14的膜厚恒定，为t2，导电构件11的膜厚恒定，为t1。并且，在导电构件14与导电构件11之间，膜厚从t2向t1非连续地变化。另外，导电构件15与导电构件12之间也同样，膜厚从t2向t1非连续地变化。另一方面，在电路装置100中，导电构件11的膜厚从t2向t1连续地变化。
导电构件13跨及图1的右侧的密封构件20的侧面及布线基板60的侧面而设置。导电构件13在图1右上方的部分与导电构件12连接。另外，导电构件13在布线基板60的侧面与布线64e连接，经由通孔66a而与外部引出电极80连接。外部引出电极80在安装于未图示的安装基板时，与未图示的接地极连接。
导电构件11、12和13例如是含银的膜。导电构件11、12及13例如通过溅射法或印刷而形成。
另外，在本实施方式的电路装置100中，电子部件的数量为2个。但是，电子部件的数量不限于2个。
图3的(a)及(b)是本实施方式的其他方式的电路装置110的示意图。除了导电构件14设置在图3的左侧以外，与图1的(a)及(b)所示的电路装置100相同。
图4的(a)及(b)是成为本实施方式的比较方式的电路装置600的示意图。在电路装置600中，第2表面20b不露出，在第2表面20b上也形成有导电构件11。
接着，说明本实施方式的电路装置的作用效果。
安装在布线基板的表面上的多个电子部件的大小未必彼此相同。在具有不同大小的多个电子部件安装于布线基板上的情况下，即使利用密封构件进行密封，也难以使电路装置的上表面的高度均匀。这是因为，多数情况下，在高度高的电子部件上形成的密封构件的上表面(第2表面20b)高，另一方面，在高度低的电子部件上形成的密封构件的上表面(第1表面20a)低。因此，为了电路装置的输送而想要利用吸附夹头等吸附电路装置的上表面而进行输送时，存在吸附夹头的前端与电路装置的上表面之间产生间隙、无法良好地吸附电路装置的问题。
即使使用吸附夹头能够吸附电路装置的上表面，吸附状态也不稳定，因此，在将吸附于吸附夹头的前端的电路装置搭载于安装基板上时，存在电路装置产生错位的问题。
另外，为了再现性良好地制造上表面的高度均匀的电路装置，优选分别考虑各电子部件的高度的公差、在布线基板上使用焊料等进行安装时的焊料的高度的偏差、以及设置在电子部件上的密封构件的膜厚。例如，如果电子部件的高度为1mm，则电子部件的高度的公差通常为±0.1mm程度。另外，焊料的高度的偏差为±50μm程度。此外，设置在电子部件上的密封构件的膜厚通常为几μm以上几十μm以下。在各个电路装置中，由于这些尺寸产生上述那样的偏差，因此难以再现性良好地制造上表面的高度均匀、处理容易的电路装置。
而且，即使在电路装置的密封构件的表面形成屏蔽件，由于密封构件的上表面的形状也会反映到所形成的屏蔽件的形状中，因此难以解决上述问题。
在本实施方式的电路装置中，导电构件10以使第2表面20b露出的方式设置。并且，第3表面11a与布线基板60的第3距离L3等于第2距离L2，第3表面11a处的导电构件11的膜厚t1比设置于第3表面11a与第2表面20b之间的导电构件11的第4表面11b处的导电构件11的膜厚t2厚。
由此，能够使电路装置的上表面的高度更加均匀。并且，由于电路装置自身能够具有屏蔽件，因此能够在包括屏蔽件在内使电路装置小型化的同时，进行电路装置的电磁噪声对策。即，小型且上表面更均匀，利用吸附夹头的处理容易，并且还进行了电磁噪声对策，因此能够提供在安装基板上容易处理的电路装置。
在本实施方式的电路装置中，随着从第2表面20b趋向第1表面20a而密封构件20的高度连续地变化。通过导电构件10的形成，也就是说通过对该连续地变化的密封构件20的高度进行填补，从而使电路装置的上表面的高度更均匀，成为容易处理的电路装置。因此，导电构件10的膜厚具有在第2表面20b与第3表面11a之间连续地变化的部分。
作为导电构件10的银由于化学变化少所以处理也容易，且屏蔽性能也优异，因此优选使用。
水晶振子产生的噪声较大但高度较低。因此，作为第1电子部件2而使用水晶振子，并通过更厚地形成膜厚的导电构件11将所产生的噪声屏蔽，这在噪声对策方面是优选的。
另一方面，放大器是高度比较高的部件，因此优选作为第2电子部件4而使用。
根据本实施方式的电路装置，能够提供小型且操作容易的电路装置。
(第2实施方式)
在本实施方式的电路装置中，导电构件10是经由设置于密封构件20内部的连接构件70而与第1电子部件2或第2电子部件4连接的天线导体，这一点与第1实施方式不同。在此，关于与第1实施方式重复的点，省略记载。
图5的(a)及(b)是本实施方式的电路装置200的示意图。
导电构件10例如被用作贴片天线的贴片(天线导体)。
在此，各个导电构件11及12的大小、形状能够根据作为天线想要进行收发的信号的频率、强度而适当地进行设计变更。而且，例如，设置于布线基板60内的布线64b能够用作贴片天线的接地极。连接构件70例如能够用作贴片天线的供电线。
例如，在第2电子部件4为放大器、连接构件70与第2电子部件4连接的情况下，能够通过贴片天线良好地发送由放大器放大后的信号。由于天线导体设置在电路装置的最外表面，所以能够收发更强的信号。
根据本实施方式的电路装置，能够提供小型且处理容易的电路装置。
对本发明的几个实施方式及实施例进行了说明，但这些实施方式及实施例是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。

Claims (10)

1.一种电路装置，其中，具备：
布线基板，具有布线；
第1电子部件，设置在所述布线基板之上；
第2电子部件，设置在所述布线基板之上，高度比所述第1电子部件的高度高；
密封构件，在所述布线基板之上以覆盖所述第1电子部件及所述第2电子部件的方式设置，而且，与所述第1电子部件之上的所述密封构件的第1表面与所述布线基板的第1距离相比，所述第2电子部件之上的所述密封构件的第2表面与所述布线基板的第2距离更长；以及
导电构件，以使所述第2表面露出的方式设置在所述密封构件之上，而且，设置在所述第1电子部件之上的所述导电构件的第3表面与所述布线基板的第3距离等于所述第2距离，所述第3表面处的所述导电构件的膜厚比设置在所述第3表面与所述第2表面之间的第4表面处的所述导电构件的膜厚更厚。
2.根据权利要求1所述的电路装置，其中，
所述导电构件的膜厚具有在所述第2表面与所述第3表面之间连续地变化的部分。
3.根据权利要求1或2所述的电路装置，其中，
露出的所述第2表面的面积小于所述第2电子部件的上表面的面积。
4.根据权利要求1或2所述的电路装置，其中，
所述导电构件以包围所述第2表面的方式设置。
5.根据权利要求1或2所述的电路装置，其中，
所述导电构件包含银。
6.根据权利要求1或2所述的电路装置，其中，
所述第1电子部件之上的所述导电构件的膜厚为1μm以上30μm以下。
7.根据权利要求1或2所述的电路装置，其中，
所述导电构件是与所述布线连接的屏蔽件。
8.根据权利要求1或2所述的电路装置，其中，
所述导电构件是经由设置在所述密封构件的内部的连接构件而与所述第1电子部件或所述第2电子部件连接的天线导体。
9.根据权利要求1或2所述的电路装置，其中，
所述第1电子部件包括水晶振子。
10.根据权利要求1或2所述的电路装置，其中，
所述第2电子部件包括放大器。
CN201811442818.3A 2018-05-17 2018-11-29 电路装置 Active CN110504249B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-095784 2018-05-17
JP2018095784A JP7013323B2 (ja) 2018-05-17 2018-05-17 回路装置

Publications (2)

Publication Number Publication Date
CN110504249A true CN110504249A (zh) 2019-11-26
CN110504249B CN110504249B (zh) 2023-10-31

Family

ID=68532366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811442818.3A Active CN110504249B (zh) 2018-05-17 2018-11-29 电路装置

Country Status (3)

Country Link
US (1) US10804213B2 (zh)
JP (1) JP7013323B2 (zh)
CN (1) CN110504249B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741757A (zh) * 2022-09-20 2023-09-12 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333562A (zh) * 2000-07-12 2002-01-30 日立马库塞鲁株式会社 半导体模块及其制造方法
JP2014146624A (ja) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd モジュールおよびその製造方法
CN104347540A (zh) * 2013-08-08 2015-02-11 太阳诱电株式会社 电路模块以及电路模块的制造方法
WO2016092693A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
CN105895626A (zh) * 2015-02-18 2016-08-24 日月光半导体制造股份有限公司 半导体装置封装及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004015160A (ja) 2002-06-04 2004-01-15 Tdk Corp アンテナ付モジュール
JP4413174B2 (ja) 2004-09-01 2010-02-10 三洋電機株式会社 アンテナ一体型回路装置
JP4732128B2 (ja) 2005-11-01 2011-07-27 太陽誘電株式会社 高周波無線モジュール
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
JP5552821B2 (ja) * 2010-01-28 2014-07-16 Ｔｄｋ株式会社 回路モジュール
US9420378B1 (en) * 2010-07-12 2016-08-16 Amkor Technology, Inc. Top port MEMS microphone package and method
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
CN103081578B (zh) * 2010-10-26 2016-07-06 株式会社村田制作所 模块基板及模块基板的制造方法
JP5668627B2 (ja) 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
US9239386B2 (en) * 2011-10-05 2016-01-19 Infineon Technologies Ag Sonic sensors and packages
JP5505915B1 (ja) 2013-10-30 2014-05-28 太陽誘電株式会社 通信モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333562A (zh) * 2000-07-12 2002-01-30 日立马库塞鲁株式会社 半导体模块及其制造方法
JP2014146624A (ja) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd モジュールおよびその製造方法
CN104347540A (zh) * 2013-08-08 2015-02-11 太阳诱电株式会社 电路模块以及电路模块的制造方法
WO2016092693A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
CN105895626A (zh) * 2015-02-18 2016-08-24 日月光半导体制造股份有限公司 半导体装置封装及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741757A (zh) * 2022-09-20 2023-09-12 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备
CN116741757B (zh) * 2022-09-20 2024-05-14 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备

Also Published As

Publication number Publication date
US20190355669A1 (en) 2019-11-21
JP2019201150A (ja) 2019-11-21
CN110504249B (zh) 2023-10-31
US10804213B2 (en) 2020-10-13
JP7013323B2 (ja) 2022-01-31

Similar Documents

Publication Publication Date Title
US10529670B2 (en) Shielded package with integrated antenna
US8942004B2 (en) Printed circuit board having electronic components embedded therein
EP1761119A1 (en) Ceramic capacitor
US10109593B2 (en) Self shielded system in package (SiP) modules
TW201344874A (zh) 包括電磁吸收及屏蔽之半導體元件
KR19980079621A (ko) 적층 기판, 볼 그리드 어레이 모듈 및 캐비티 다운 볼 그리드 어레이 패키지의 제조방법
US10643928B2 (en) Electronic device with a plurality of component carrier packages being electrically and mechanically connected
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN110349938A (zh) 电子装置模块
JP2005251889A (ja) 立体的電子回路装置
JP4879276B2 (ja) ３次元電子回路装置
US11195800B2 (en) Electronic device module and method of manufacturing the same
KR101693747B1 (ko) 전자소자 내장 기판 및 그 제조 방법
US20210007250A1 (en) Electronic component module and manufacturing method thereof
CN111564433A (zh) 电子组件模块
US11067554B2 (en) Gas sensor package and sensing apparatus including the same
US10373883B2 (en) Semiconductor package device and method of manufacturing the same
CN110504249A (zh) 电路装置
US11810863B2 (en) Sensor
JP4057968B2 (ja) 電子装置
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
CN111081696A (zh) 半导体封装和制造半导体封装的方法
CN211238248U (zh) 半导体封装
KR20160051424A (ko) 적층 패키지
KR20130048991A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant