CN110492734A - 低vin高效电荷泵 - Google Patents

低vin高效电荷泵 Download PDF

Info

Publication number
CN110492734A
CN110492734A CN201910400170.1A CN201910400170A CN110492734A CN 110492734 A CN110492734 A CN 110492734A CN 201910400170 A CN201910400170 A CN 201910400170A CN 110492734 A CN110492734 A CN 110492734A
Authority
CN
China
Prior art keywords
input
grid
switch
coupled
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910400170.1A
Other languages
English (en)
Other versions
CN110492734B (zh
Inventor
J·B·迪恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Adi Semiconductor Unlimited Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adi Semiconductor Unlimited Co filed Critical Adi Semiconductor Unlimited Co
Publication of CN110492734A publication Critical patent/CN110492734A/zh
Application granted granted Critical
Publication of CN110492734B publication Critical patent/CN110492734B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc

Abstract

本发明涉及低VIN高效电荷泵。一种电荷泵电路，包括：第一电荷转移电路路径，耦合包括耦合到第一时钟输入的第一升压电容器、耦合到电路输入的第一充电开关以及耦合到电路输出的第一放电开关；第二电荷转移电路路径，包括耦合到第二时钟输入的第二升压电容器、耦合到电路输入的第二充电开关以及耦合到电路输出的第二放电开关；第一充电控制电路，包括耦合到第一充电开关的栅极输入的第一栅极开关、以及耦合到第二充电开关的栅极输入的第一栅极驱动电容器；以及第二充电控制电路，包括耦合到第二充电开关的栅极输入的第二栅极开关、以及耦合到第一充电开关的栅极输入的第二栅极驱动电容器。

Description

低VIN高效电荷泵
技术领域
该文献涉及集成电路，尤其涉及从电源电压提供升压电压的电荷泵电路或升压电路。
背景技术
在集成电路设计中，可能需要将电源电压(例如，电池电压)升高到更高的电压。这种升压可以使用电荷泵电路来完成，其中电荷被转移到电容器然后被加到以产生超过电荷泵电路的电压供应的输出电压。低功率应用需要高效电路。然而，由于电路工作期间的泄漏和其他寄生效应，电荷泵电路可是低效的。
发明内容
该文献一般涉及集成电路，尤其涉及从输入电压产生升压电压的电路，例如集成电路的电源电压。在一些方面中，电荷泵电路包括：第一电荷转移电路路径，耦合包括耦合到第一时钟输入的第一升压电容器、耦合到电路输入的第一充电开关以及耦合到电路输出的第一放电开关；第二电荷转移电路路径，包括耦合到第二时钟输入的第二升压电容器、耦合到所述电路输入的第二充电开关以及耦合到所述电路输出的第二放电开关；第一充电控制电路，包括耦合到所述第一充电开关的栅极输入的第一栅极开关、以及耦合到第二充电开关的栅极输入的第一栅极驱动电容器；以及第二充电控制电路，包括耦合到所述第二充电开关的栅极输入的第二栅极开关、以及耦合到第一充电开关的栅极输入的第二栅极驱动电容器。
在一些方面中，电荷泵电路包括：第一电荷转移电路路径，耦合包括耦合到第一时钟输入的第一升压电容器、耦合到电路输入的第一充电开关以及耦合到电路输出的第一放电开关；第二电荷转移电路路径，包括耦合到第二时钟输入的第二升压电容器、耦合到所述电路输入的第二充电开关以及耦合到所述电路输出的第二放电开关；第一充电控制电路，包括耦合到所述第一放电开关的栅极输入的第一栅极开关、以及耦合到第三时钟输入和所述第二放电开关的栅极输入的第一栅极驱动电容器；和第二充电控制电路，包括耦合到所述第二放电开关的栅极输入的第二栅极开关、以及耦合到第四时钟输入和所述第一放电开关的栅极输入的第二栅极驱动电容器。
在一些方面中，电子电路，包括：电荷泵电路，包括栅极输入的通过电路；和低压降LDO电路，耦合到所述电荷泵电路输出，并配置为向所述通过电路的栅极输入提供调节的电压。电荷泵电路包括：第一电荷转移电路路径，耦合包括耦合到第一时钟输入的第一升压电容器、耦合到电路输入的第一充电开关以及耦合到电路输出的第一放电开关；第二电荷转移电路路径，包括耦合到第二时钟输入和所述第一放电开关的栅极输入的第二升压电容器、耦合到电路输入的第二充电开关、以及耦合到电路输出的第二放电开关，并包括耦合到所述第一升压电容器的栅极输入,第一充电控制电路，包括耦合到所述第一充电开关的栅极输入的第一栅极开关、以及耦合到第三时钟输入和所述第二充电开关的栅极输入的第一栅极驱动电容器；和第二充电控制电路，包括耦合到所述第二充电开关的栅极输入的第二栅极开关、以及耦合到第四时钟输入和所述第一充电开关的栅极输入的第二栅极驱动电容器。
该部分旨在提供本专利申请的主题的概述。其目的不是提供对本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。
附图说明
在不一定按比例绘制的附图中，相同的数字可以描述不同视图中的类似组件。具有不同字母后缀的相同数字可表示类似组件的不同实例。附图通过例子而非通过限制的方式示出了本文件中讨论的各种实施方案。
图1在一方面是电荷泵电路的电路图。
图2在一方面是用于驱动电荷泵电路的时钟信号的时序图。
图3在另外方面是电荷泵电路的电路图。
图4在另外方面是电荷泵电路的电路图。
图5在另外方面是用于驱动电荷泵电路的时钟信号的时序图。
图6在一方面是电荷泵电路的操作状态转移的流程图。
图7在另外方面是电荷泵电路的电路图。
图8在另外方面是电荷泵电路的电路图。
图9在另外方面是电荷泵电路的电路图。
图10在另外方面是电荷泵电路的电路图。
图11在另外方面是电荷泵电路的框图。
图12在另外方面是电荷泵电路的框图。
图13在另外方面是电子电路的图。
具体实施方式
该文献涉及产生高于输入电源电压的升压输出电压的电荷泵电路。对于低功率应用，希望以低输入电压(VIN)操作电荷泵电路。然而，传统的电荷泵电路在低电压下效率低。
图1在一方面是电荷泵电路100的电路图。该电路包括两个异步电荷转移电路路径。在充电-放电循环的第一部分中，使用输入电压VIN对一个电荷转移路径的升压电容器102充电，并且在充电-放电循环的第二部分中，升压电容器102上的电压加到时钟信号(CLK1)的电压上，并提供给输出VOUT。升压电容器的这种充电-放电循环与另一电荷转移路径的升压电容器104的充电-放电循环交替，以产生输出电压(VOUT)。如果CLK信号的电压几乎与VIN相同，则产生的VOUT大约是VIN的两倍。
在图1中，第一电荷转移电路路径包括升压电容器102、充电开关106和放电开关108。开关可以是场效应晶体管(FET)。如图1所示，充电开关106可以是n沟道FET(NFET或NMOS晶体管)，放电开关108可以是p沟道FET(PFET或PMOS晶体管)。升压电容器102连接到时钟信号(CLK1)。在时钟信号的第一阶段，充电开关106被激活，以在时钟信号为低时向升压电容器提供输入电压。在时钟信号的第二阶段，放电开关108被激活，并且升压电容器VIN的电压被加到时钟信号并被提供给电路输出(VOUT)。输出端的电容CLOAD表示输出容性负载。电压VBIAS可以是电路接地或其他电压电平。
第二电荷转移电路路径包括升压电容器104、充电开关110和放电开关112。如在第一电荷转移路径中那样，充电开关110可以是NFET，并且放电开关112可以是PFET。升压电容器104连接到第二时钟信号(CLK2)。除了升压电容器104的充电和放电与升压电容器102的充电和放电异相之外，第二电荷转移路径的电荷转移类似于第一电荷转移路径的改变转移起作用。
图2在一方面是用于驱动图1的电荷泵电路的时钟信号的时序图。每个时钟信号具有50％的占空比并且具有相反的极性或相反的相位。作为示例，时钟信号可以各自具有40兆赫兹(40MHz)的频率。因为电荷转移路径以相反的相位工作，所以提供给电路输出的电压大约是VIN加上时钟信号的电压减去通过开关的电压降和电容器的损耗。
返回图1，电荷泵电路100还包括充电控制电路，以控制充电开关的栅极输入。第一充电控制电路包括栅极驱动电容器116，其耦合到第二充电开关110的栅极输入和时钟信号CLK1。第二充电控制电路包括栅极驱动电容器118，其耦合到第一充电开关106的栅极输入和时钟信号CLK2。栅极驱动电容器的电容小于升压电容器的电容。当时钟信号为低电平时，栅极驱动电容器充电，栅极驱动电容器上的电压用于驱动充电开关的栅极。放电开关的栅极输入通过将升压电容器交叉耦合到栅极输入来驱动。第一升压电容器102耦合到第二放电开关112的栅极输入，并且第二升压电容器104耦合到第一放电开关108的栅极输入。
第一充电控制电路还包括耦合到第一充电开关106的栅极输入的栅极开关114，并且第二充电控制电路包括耦合到第二充电开关110的栅极输入的栅极开关120。在图1的示例中，栅极开关114和120是NFET。利用升压电容器控制放电开关的栅极输入并利用单独的栅极驱动电容器控制充电开关的栅极输入可以减小充电和放电开关的栅极输入处的寄生电荷共享的影响。
电荷泵电路100还包括耦合到充电开关的栅极的钳位电路。在图1中，钳位电路包括PFET 122和124，其中源极与栅极电短路。在某些方面，二极管可以代替PFET 122和124。栅极开关和钳位电路用于限制充电开关的栅极处的电压，以防止栅极端子上的电压超过击穿电压。
图3在另外方面是电荷泵电路300的电路图。类似于图1的电路，电荷泵电路包括两个电荷转移路径和两个控制电路。图3的电路与图1的电路的不同之处在于栅极开关的栅极输入由升压电容器控制。栅极开关314的栅极输入耦合到升压电容器302，并且栅极开关320的栅极输入耦合到升压电容器304。
图4在另外方面是电荷泵电路400的电路图。该电路与图2的电荷泵电路200相同，除了单独的时钟输入接收用于升压电容器和栅极驱动电容器的单独时钟信号。时钟信号CLK1和时钟信号CLK2分别连接到升压电容器402和404，如图1的电路中那样。与CLK1分开的第三时钟信号CLK3被提供给栅极驱动电容器416，与时钟信号CLK2分离的第四时钟信号CLK4被提供给栅极驱动电容器418。不同的开关在四个时钟信号的不同相位上计时。这可以防止反向电流从电路输出流向电路输入。4相时钟信号确保在PFET放电开关导通之前NFET充电开关关闭。它还确保升压电容器上的时钟信号为高电平，并且升压电容器准备好在放电开关导通之前转移电荷。对于较高的VIN电压，4相时钟信令操作可能更有效。
图5在另外方面是用于驱动图4的电荷泵电路的时钟信号的时序图。可以使用包括在与电荷泵电路相同的集成电路上的时钟电路来产生时钟信号。在非限制性示例中，时钟信号CLK3和CLK2的占空比(即，时钟信号与时钟信号为低的时间相比为高的时间)可以是44％，并且时钟信号CLK1和CLK4的占空比可以是52％。时钟信号CLK1和CLK4可以是非重叠时钟信号，并且时钟信号CLK2和CLK3可以是非重叠时钟信号。
在一个方面，4相时钟信号通过五个操作状态使电荷泵电路400前进。在时序图中，时间t1对应于状态1，其中到电容器402和416的时钟信号(CLK1、CLK3)为高，并且到电容器404和418的时钟信号(CLK2、CLK4)为低。放电开关408接通以将升压电容器402放电到输出。栅极驱动电容器416接通充电开关410以对升压电容器404充电并使栅极开关414导通以对栅极驱动电容器418充电。充电开关406、放电开关412和栅极开关420断开。
在CLK3转变为低以关闭充电开关410和栅极开关414之后，时间t2对应于状态2。放电开关408保持接通，并且充电开关406、放电开关412和栅极开关420保持断开。
在CLK2转变为HIGH之后，时间t3对应于状态3。CLK1仍然为高电平，CLK3和CLK4为低电平。所有开关都关闭。一些放电电流通过放电开关412的寄生二极管从升压电容器404流到输出端。
在CLK1转换为LOW之后，时间t4对应于状态4。CLK2仍然为高电平，CLK3和CLK4为低电平。放电开关412接通以将升压电容器404放电到输出。一些充电电流通过充电开关406的寄生二极管从输入流向升压电容器402。
在CLK4转变为HIGH之后，时间t5对应于状态5。CLK2仍然为高电平，CLK3和CLK1为低电平。充电开关406接通以对升压电容器406充电，并且栅极开关420接通以对栅极驱动电容器416充电。放电开关412仍然接通以将升压电容器404放电至输出。
然后电荷泵从状态5通过中间状态4-2返回到状态1。在时间t6，电荷泵电路仍处于状态5。电荷泵在时间t7转换到状态4，在时间t8转换到状态3，在时间t9转换到状态2，在时间t10转换到状态1。图6是操作状态转移的流程图。时钟信号重复以使电荷泵电路从状态1转换到中间状态2-4回到状态5。
可以看出，图4的电荷泵电路在状态1中的放电升压电容器402和充电升压电容器404之间循环，并且在状态5中对升压电容器402和放电升压电容器404充电以产生升压电压VOUT。在任何操作状态下都没有反向电流流动。
图7在另外方面是电荷泵电路700的电路图。在该版本中，电荷泵电路700包括如前所述的两个电荷转移电路路径。然而，升压电容器用于控制充电开关的栅极输入，栅极驱动电容器用于控制放电开关的栅极输入。升压电容器702耦合到充电开关710的栅极输入，并且升压电容器704耦合到充电开关706的栅极输入。栅极驱动电容器716耦合到放电开关712的栅极输入，以及栅极驱动电容器718耦合到放电开关708的栅极输入。
另一个不同之处在于栅极开关耦合到放电开关而不是充电开关。栅极开关714耦合到放电开关708的栅极输入，栅极开关720耦合到放电开关712的栅极输入。在图7的示例中，栅极开关714和720是PFET。栅极开关714和720的栅极输入分别示为连接到栅极驱动电容器716和718。
另一个不同之处在于钳位电路被耦合以限制放电开关的栅极输入处的电压而不是充电开关。在图7中，钳位电路包括NFET 722和724，其具有与栅极电短路的源极。在某些方面，二极管可以代替NFET。栅极开关和钳位电路用于限制放电开关的栅极处的电压，以防止栅极端子上的电压超过击穿电压。图7的电荷泵电路由两个时钟信号驱动。升压电容器702和栅极驱动电容器716由时钟信号CLK1驱动，升压电容器704和栅极驱动电容器718由时钟信号CLK2驱动。在另一方面，可以使用四个单独的时钟信号来驱动四个电容器，如图4的示例中那样。四个时钟信号可以提供如图5中的4相时钟信号，以使电荷泵电路700前进通过五个操作状态。
图8在另外方面是电荷泵电路800的电路图。类似于图7的电路，电荷泵电路800包括两个电荷转移路径和两个控制电路。图8的电路与图7的电路的不同之处在于栅极开关814的栅极输入耦合到升压电容器802，栅极开关820的栅极输入耦合到升压电容器804。
图9在另外方面是电荷泵电路900的电路图。电荷泵电路包括两个电荷转移电路路径，如前面的例子中所示。然而，升压电容器不用于控制放电开关(如图1的电路中)或充电开关(如图7的电路中那样)。相反，两个额外的栅极驱动电容器用于控制充电开关和放电开关。类似于图1，栅极驱动电容器916耦合到充电开关910的栅极输入，并且栅极驱动电容器918耦合到充电开关906的栅极输入。类似于图7，栅极驱动电容器926耦合到放电开关912的栅极输入，栅极驱动电容器928耦合到放电开关908的栅极输入。为简单起见，示出了两个单独的VIN连接和两个单独的VOUT连接，但实际上标记为VIN的两个节点是公共输入连接，标记为VOUT的两个节点是公共输出连接。
图9的电路包括四个栅极开关914、920、930、932。栅极开关的栅极输入每个都耦合到栅极驱动电容器。栅极开关914的栅极输入耦合到栅极驱动电容器916，栅极开关920的栅极输入耦合到栅极驱动电容器918，栅极开关930的栅极输入耦合到栅极驱动电容器926，并且栅极开关932的栅极输入耦合到栅极驱动电容器928。在另一方面，栅极开关的栅极输入可以耦合到升压电容器，如图3的示例中那样。栅极开关914和930的栅极输入可以耦合到升压电容器902，并且栅极开关920和932的栅极输入可以耦合到升压电容器904。
图9的电荷泵电路还包括两个钳位电路，以限制充电开关和放电开关的栅极。一个钳位电路包括PFET 922和924，另一个钳位电路包括NFET934和936。
图9的电荷泵电路由两个时钟信号驱动。升压电容器902和栅极驱动电容器916和926由时钟信号CLK1驱动，并且升压电容器904和栅极驱动电容器918和928由时钟信号CLK2驱动。另一方面，通过将CLK1和CLK2中的每一个分成两个时钟信号，可以使用四个单独的时钟信号来驱动六个电容器(类似于图4的示例)。CLK1可以被分成第一时钟信号以驱动升压电容器902和第二时钟信号以驱动栅极驱动电容器916和926。CLK2可以被分成第一时钟信号以驱动升压电容器904和第二时钟信号以驱动栅极驱动电容器918和928。四个时钟信号可以提供如图5中的4相时钟信号，以使电荷泵电路900前进通过五个操作状态。
图10在另外方面是电荷泵电路1000的电路图。该电路类似于图9的电路，除了使用升压电容器而不是栅极驱动电容器激活一些栅极开关。栅极开关1014和1030的栅极输入耦合到升压电容器1002，并且栅极开关1020和1032的栅极输入耦合到升压电容器1004。
对于此前描述的电荷泵电路，产生的输出电压VOUT约为VIN的两倍。为了产生更高的输出电压，电荷泵电路可以与更多的电荷泵电路串联级联，其中一个电荷泵电路的输出作为下一级的输入提供。例如，图1的两个电荷泵电路可以级联为第一电荷泵级和第二电荷泵级。第一电荷泵级包括第一和第二电荷转移路径，以在输出端产生升压电压，该升压电压耦合到第二级输入端的输入端。第二电荷泵级包括第三和第四电荷转移路径以提升其输入端的电压。每个附加级通过VIN提升其输入电压。第一电荷泵级的输出约为VIN的两倍，第二电荷泵级的输出约为VIN的三倍。这种级联可以扩展到更多的电荷泵级。VIN被提升的次数大约是级联级数加1。例如，两个电荷泵级产生大约三倍的VIN，三个电荷泵级产生大约四倍的VIN。
图11在另外方面是电荷泵电路1100的电路图。该电路包括N个级联电荷泵单元，其中N是正整数。每个单元1138将其升压电压提供给下一个单元。电荷泵单元可以是两个时钟信号示例中的任何一个，其中时钟信号CLK1和CLK2连接到升压电容器和栅极驱动电容器。电荷泵电路产生大约N+1倍的输入电压。例如，具有九个电荷泵单元(即N＝9)的电荷泵电路将产生十倍的输入电压。
图12在另外方面是电荷泵电路1200的电路图。该电路包括N个级联电荷泵单元，电荷泵电路产生大约N+1倍的输入电压。电荷泵单元1238使用这里描述的4相时钟方案，其中单独的时钟信号驱动升压电容器和栅极驱动电容器。
图11和12的电荷泵单元并非都必须是电池的类型，并且可以包括本文所述的电荷泵电路的任何组合。然而，使用相同类型简化了电荷泵电路的布局。可以通过将相同的时钟信号分配给电荷泵单元来操作电荷泵单元。电荷泵单元可以包括时钟信号缓冲器，以从集中时钟电路接收时钟信号并减少分布式时钟信号上的负载。
由本文所述的电荷泵电路产生的升压电压可用于IC中以处理大于电源电压的信号。例如，电路设计者可能想要通过开关传递信号，该开关的幅度大于提供给开关控制输入的电源电压。通常，通过开关电路这样的信号通常会导致开关关闭。例如，如果开关电路包括FET，则具有太大幅度的输入信号可能导致栅极-源极电压(VGS)达到击穿点。这可能导致输出信号被削减到或略低于电源电压。将升压电压提供给开关的控制输入解决了该问题。
图13是电子电路1340的电路图，包括电荷泵电路1300、通过电路1342和低压降(LDO)电路1344。电荷泵电路1300可以是任一本文所述的电荷泵电路，包括使用多个级联电荷泵级形成的电荷泵电路。通过电路1342可以是NFET。LDO电路1344向通过电路1344的栅极输入提供经调节的电压。
本文所述的电荷泵电路提供了若干优点，使得它们可用于集成电路(IC)应用。最小输入电压VIN可以接近电路开关的阈值电平。最大VIN由IC过程决定。例如，用于具有六伏(6V)工艺的IC的电荷泵电路可以容纳6.5V的最大VIN。电荷泵电路的升压电容器可以完全集成。级联电池可以提供高增益。因为电荷泵电路在两个电荷转移路径之间循环，所以电荷泵电路在输出电压上表现出低纹波。电荷泵电路是有效的，因为减少了开关栅极输入端的寄生电路效应。对电荷泵电路使用4相时钟通过防止电路中的反向电流进一步提高了效率。
另外描述和方面
方面1可包括主旨(例如电荷泵电路)，包括：第一电荷转移电路路径，耦合包括耦合到第一时钟输入的第一升压电容器、耦合到电路输入的第一充电开关以及耦合到电路输出的第一放电开关；第二电荷转移电路路径，包括耦合到第二时钟输入的第二升压电容器、耦合到所述电路输入的第二充电开关以及耦合到所述电路输出的第二放电开关；第一充电控制电路，包括耦合到所述第一充电开关的栅极输入的第一栅极开关、以及耦合到第三时钟输入和所述第二充电开关的栅极输入的第一栅极驱动电容器；和第二充电控制电路，包括耦合到所述第二充电开关的栅极输入的第二栅极开关、以及耦合到第四时钟输入和所述第一充电开关的栅极输入的第二栅极驱动电容器。
在方面2中，方面1的主旨任选地包括第一升压电容器耦合到第二放电开关的栅极输入且第二升压电容器耦合到第一放电开关的栅极输入。
在方面3中，方面1和2中的一个或两个的主旨任选地包括第一栅极开关的栅极输入耦合到第一栅极驱动电容器，且第二栅极开关的栅极输入耦合到第二栅极驱动电容器。
在方面4中，方面1和2中的一个或两个的主旨任选地包括第一栅极开关的栅极输入耦合到第一升压电容器，并且第二栅极开关的栅极输入耦合到第二升压电容器。
在方面5中，方面1-4中的一个或任意组合的主旨任选地包括耦合以限制第一充电开关的栅极输入端和第二充电开关的栅极输入端的电压的钳位电路。
在方面6中，方面1-5中的一个或任意组合的主旨任选地包括第一时钟输入和第三时钟输入接收第一时钟信号，并且第二时钟输入和第四时钟输入接收第二时钟信号，所述第二时钟信号具有与所述第一时钟信号相反的信号极性。
在方面7中，方面1-5中的一个或任意组合的主旨任选地包括所述第一、第二、第三和第四时钟输入均接收单独的时钟信号，以使所述电荷泵电路通过五个操作状态。
在方面8中，方面1-5和7中的一个或任意组合的主旨任选地包括所述第一、第二、第三和第四时钟输入均接收相应的第一、第二、第三和第四时钟信号，其中所述第一和第二时钟信号具有相反的极性并且不重叠，以及所述第三和第四时钟信号具有相反的极性并且不重叠。
在方面9中，方面1-8中的一个或任意组合的主旨任选地包括所述第一和第二电荷转移路径包括在第一级输入和第一级输出之间的第一电荷泵级中；所述电荷泵电路还包括第二电荷泵级，所述第二电荷泵级包括耦合在第二级输入和第二级输出之间的第三和第四电荷转移路径；和所述第一级输出耦合到所述第二级输入。
在方面10中，方面1-9中的一个或任意组合的主旨任选地包括第三栅极驱动电容器，耦合到第三时钟输入和所述第二放电开关的栅极输入；和第四栅极驱动电容器，耦合到第四时钟输入和所述第一放电开关的栅极输入。
方面11包括主旨(例如电荷泵电路)，或者可以任选地与方面1-10的一个或任何组合进行组合以包括这样的主旨，包括：第一电荷转移电路路径，耦合包括耦合到第一时钟输入的第一升压电容器、耦合到电路输入的第一充电开关以及耦合到电路输出的第一放电开关；第二电荷转移电路路径，包括耦合到第二时钟输入的第二升压电容器、耦合到所述电路输入的第二充电开关以及耦合到所述电路输出的第二放电开关；第一充电控制电路，包括耦合到所述第一放电开关的栅极输入的第一栅极开关、以及耦合到第三时钟输入和所述第二放电开关的栅极输入的第一栅极驱动电容器；和第二充电控制电路，包括耦合到所述第二放电开关的栅极输入的第二栅极开关、以及耦合到第四时钟输入和所述第一放电开关的栅极输入的第二栅极驱动电容器。
在方面12中，方面11的主旨任选地包括第一升压电容器耦合到第二充电开关的栅极输入且第二升压电容器耦合到第一充电开关的栅极输入。
在方面13中，方面11和12中的一个或两个的主旨任选地包括所述第一栅极开关的栅极输入耦合到所述第一栅极驱动电容器，并且所述第二栅极开关的栅极输入耦合到所述第二栅极驱动电容器。
在方面14中，方面11-13中的一个或任意组合的主旨任选地包括所述第一栅极开关的栅极输入耦合到所述第一升压电容器，并且所述第二栅极开关的栅极输入耦合到所述第二升压电容器。
在方面15中，方面11-14中的一个或任意组合的主旨任选地包括耦合以限制第一放电开关的栅极输入端和第二放电开关的栅极输入端的电压的钳位电路。
在方面16中，方面11-15中的一个或任意组合的主旨任选地包括第一时钟输入和第三时钟输入接收第一时钟信号，并且第二时钟输入和第四时钟输入接收第二时钟信号，所述第二时钟信号具有与所述第一时钟信号相反的信号极性。
在方面17中，方面11-15中的一个或任意组合的主旨任选地包括所述第一、第二、第三和第四时钟输入均接收单独的时钟信号，以使所述电荷泵电路通过五个操作状态。
在方面18中，方面11-15和17中的一个或任意组合的主旨任选地包括所述第一、第二、第三和第四时钟输入均接收相应的第一、第二、第三和第四时钟信号，其中所述第一和第二时钟信号具有相反的极性并且不重叠，以及所述第三和第四时钟信号具有相反的极性并且不重叠。
在方面19中，方面11-18中的一个或任意组合的主旨任选地包括第三栅极驱动电容器，耦合到第三时钟输入和所述第二充电开关的栅极输入；和第四栅极驱动电容器，耦合到第四时钟输入和所述第一充电开关的栅极输入。
方面20可包括主旨(例如电子电路)，或者可任选地与例子1-19中的一个或任何组合组合以包括这样的主旨，包括电荷泵电路、通过电路和低压降(LDO)电路。电荷泵电路包括：第一电荷转移电路路径，耦合包括耦合到第一时钟输入的第一升压电容器、耦合到电路输入的第一充电开关以及耦合到电路输出的第一放电开关；第二电荷转移电路路径，包括耦合到第二时钟输入和所述第一放电开关的栅极输入的第二升压电容器、耦合到电路输入的第二充电开关、以及耦合到电路输出的第二放电开关，并包括耦合到所述第一升压电容器的栅极输入；第一充电控制电路，包括耦合到所述第一充电开关的栅极输入的第一栅极开关、以及耦合到第三时钟输入和所述第二充电开关的栅极输入的第一栅极驱动电容器；和第二充电控制电路，包括耦合到所述第二充电开关的栅极输入的第二栅极开关、以及耦合到第四时钟输入和所述第一充电开关的栅极输入的第二栅极驱动电容器。通过电路包括栅极输入，并且LDO电路耦合到所述电荷泵电路输出，并配置为向所述通过电路的栅极输入提供调节的电压。
在方面21中，方面20的主旨任选地包括第一时钟输入和第三时钟输入接收第一时钟信号，并且第二时钟输入和第四时钟输入接收第二时钟信号，所述第二时钟信号具有与所述第一时钟信号相反的信号极性。
在方面22中，方面20的主旨任选地包括所述第一、第二、第三和第四时钟输入均接收单独的时钟信号，以使电荷泵电路通过五个操作状态。
这些非限制性方面可以以任何排列或组合组合。以上详细描述包括对附图的参考，附图形成详细描述的一部分。附图通过图示的方式示出了可以实施本发明的具体实施例。这些实施方案在本文中也称为“实施例”。本文件中提及的所有出版物、专利和专利文献均通过引用整体并入本文，如同通过引用单独并入一样。如果本文件与通过引用并入的那些文件之间的使用不一致，则所引用的参考文献中的用法应被视为对本文件的使用的补充；对于不可调和的不一致性，以本文档中的用法控制。
在该文献中，术语“一”或“一个”在专利文献中是常见的，包括一个或多于一个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中，术语“或”用于表示非排他性的，例如“A或B”包括“A但不是B”、“B但不是A”和“A和B”，除非另有说明表示。在所附权利要求中，术语“包括”和“其中”用作相应术语“包括”和“其中”的等同词。此外，在以下权利要求中，术语“包括”和“包含”是开放式的，即除了在权利要求中的这一术语之后列出的元素之外的系统、设备、物品或过程仍被视为属于该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标记，并不旨在对其对象施加数字要求。这里描述的方法示例可以至少部分地是机器或计算机实现的。
以上描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在阅读以上描述之后，例如本领域普通技术人员可以使用其他实施例。提供摘要以符合37C.F.R.§1.72(b)，允许读者快速确定技术公开的性质。提交时的理解是，它不会用于解释或限制权利要求的范围或含义。而且，在以上详细描述中，可以将各种特征组合在一起以简化本公开。这不应被解释为意图无人认领的公开特征对于任何权利要求是必不可少的。相反，创造性主旨可以少于特定公开实施例的所有特征。因此，以下权利要求在此并入具体实施方式中，每个权利要求自身作为单独的实施例。应参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定本发明的范围。

Claims (22)

1.电荷泵电路，包括：
第一电荷转移电路路径，耦合包括耦合到第一时钟输入的第一升压电容器、耦合到电路输入的第一充电开关以及耦合到电路输出的第一放电开关，其中所述第一充电开关的源极或漏极连接耦合到所述第一放电开关的源极或漏极连接；
第二电荷转移电路路径，包括耦合到第二时钟输入的第二升压电容器、耦合到所述电路输入的第二充电开关以及耦合到所述电路输出的第二放电开关，其中所述第二充电开关的源极或漏极连接耦合到所述第二放电开关的源极或漏极连接；
第一充电控制电路，包括耦合到所述第一充电开关的栅极输入的第一栅极开关、以及耦合到第三时钟输入和所述第二充电开关的栅极输入的第一栅极驱动电容器；和
第二充电控制电路，包括耦合到所述第二充电开关的栅极输入的第二栅极开关、以及耦合到第四时钟输入和所述第一充电开关的栅极输入的第二栅极驱动电容器。
2.权利要求1所述的电荷泵电路，其中所述第一升压电容器耦合到所述第二放电开关的栅极输入，并且所述第二升压电容器耦合到所述第一放电开关的栅极输入。
3.权利要求1所述的电荷泵电路，其中所述第一栅极开关的栅极输入耦合到所述第一栅极驱动电容器，并且所述第二栅极开关的栅极输入耦合到所述第二栅极驱动电容器。
4.权利要求1所述的电荷泵电路，其中所述第一栅极开关的栅极输入耦合到所述第一升压电容器，并且所述第二栅极开关的栅极输入耦合到所述第二升压电容器。
5.权利要求1所述的电荷泵电路，包括耦合以限制所述第一充电开关的栅极输入端和所述第二充电开关的栅极输入端的电压的钳位电路。
6.权利要求1所述的电荷泵电路，其中第一时钟输入和第三时钟输入接收第一时钟信号，并且第二时钟输入和第四时钟输入接收第二时钟信号，所述第二时钟信号具有与所述第一时钟信号相反的信号极性。
7.权利要求1所述的电荷泵电路，其中所述第一、第二、第三和第四时钟输入均接收单独的时钟信号，以使所述电荷泵电路通过五个操作状态。
8.权利要求1所述的电荷泵电路，其中所述第一、第二、第三和第四时钟输入均接收相应的第一、第二、第三和第四时钟信号，其中所述第一和第二时钟信号具有相反的极性并且不重叠，以及所述第三和第四时钟信号具有相反的极性并且不重叠。
9.权利要求1所述的电荷泵电路，其中所述第一和第二电荷转移路径包括在第一级输入和第一级输出之间的第一电荷泵级中；
所述电荷泵电路还包括第二电荷泵级，所述第二电荷泵级包括耦合在第二级输入和第二级输出之间的第三和第四电荷转移路径；和
所述第一级输出耦合到所述第二级输入。
10.权利要求1-9中任一项所述的电荷泵电路，包括：
第三栅极驱动电容器，耦合到第三时钟输入和所述第二放电开关的栅极输入；和
第四栅极驱动电容器，耦合到第四时钟输入和所述第一放电开关的栅极输入。
11.电荷泵电路，包括：
第一电荷转移电路路径，耦合包括耦合到第一时钟输入的第一升压电容器、耦合到电路输入的第一充电开关以及耦合到电路输出的第一放电开关，其中所述第一充电开关的源极或漏极连接耦合到所述第一放电开关的源极或漏极连接；
第二电荷转移电路路径，包括耦合到第二时钟输入的第二升压电容器、耦合到所述电路输入的第二充电开关以及耦合到所述电路输出的第二放电开关，其中所述第二充电开关的源极或漏极连接耦合到所述第二放电开关的源极或漏极连接；
第一充电控制电路，包括耦合到所述第一放电开关的栅极输入的第一栅极开关、以及耦合到第三时钟输入和所述第二放电开关的栅极输入的第一栅极驱动电容器；和
第二充电控制电路，包括耦合到所述第二放电开关的栅极输入的第二栅极开关、以及耦合到第四时钟输入和所述第一放电开关的栅极输入的第二栅极驱动电容器。
12.权利要求11所述的电荷泵电路，其中所述第一升压电容器耦合到所述第二充电开关的栅极输入，并且所述第二升压电容器耦合到所述第一充电开关的栅极输入。
13.权利要求11所述的电荷泵电路，其中所述第一栅极开关的栅极输入耦合到所述第一栅极驱动电容器，并且所述第二栅极开关的栅极输入耦合到所述第二栅极驱动电容器。
14.权利要求11所述的电荷泵电路，其中所述第一栅极开关的栅极输入耦合到所述第一升压电容器，并且所述第二栅极开关的栅极输入耦合到所述第二升压电容器。
15.权利要求11所述的电荷泵电路，包括耦合以限制所述第一放电开关的栅极输入端和所述第二放电开关的栅极输入端的电压的钳位电路。
16.权利要求11所述的电荷泵电路，其中第一时钟输入和第三时钟输入接收第一时钟信号，并且第二时钟输入和第四时钟输入接收第二时钟信号，所述第二时钟信号具有与所述第一时钟信号相反的信号极性。
17.权利要求11所述的电荷泵电路，其中所述第一、第二、第三和第四时钟输入均接收单独的时钟信号，以使所述电荷泵电路通过五个操作状态。
18.权利要求11所述的电荷泵电路，其中所述第一、第二、第三和第四时钟输入均接收相应的第一、第二、第三和第四时钟信号，其中所述第一和第二时钟信号具有相反的极性并且不重叠，以及所述第三和第四时钟信号具有相反的极性并且不重叠。
19.权利要求11-18中任一项所述的电荷泵电路，包括：
第三栅极驱动电容器，耦合到第三时钟输入和所述第二充电开关的栅极输入；和
第四栅极驱动电容器，耦合到第四时钟输入和所述第一充电开关的栅极输入。
20.电子电路，包括：
电荷泵电路，包括：
第一电荷转移电路路径，耦合包括耦合到第一时钟输入的第一升压电容器、耦合到电路输入的第一充电开关以及耦合到电路输出的第一放电开关；
第二电荷转移电路路径，包括耦合到第二时钟输入和所述第一放电开关的栅极输入的第二升压电容器、耦合到电路输入的第二充电开关、以及耦合到电路输出的第二放电开关，并包括耦合到所述第一升压电容器的栅极输入；
第一充电控制电路，包括耦合到所述第一充电开关的栅极输入的第一栅极开关、以及耦合到第三时钟输入和所述第二充电开关的栅极输入的第一栅极驱动电容器；和
第二充电控制电路，包括耦合到所述第二充电开关的栅极输入的第二栅极开关、以及耦合到第四时钟输入和所述第一充电开关的栅极输入的第二栅极驱动电容器；
包括栅极输入的通过电路；和
低压降(LDO)电路，耦合到所述电荷泵电路输出，并配置为向所述通过电路的栅极输入提供调节的电压。
21.权利要求20所述的电荷泵电路，其中第一时钟输入和第三时钟输入接收第一时钟信号，并且第二时钟输入和第四时钟输入接收第二时钟信号，所述第二时钟信号具有与所述第一时钟信号相反的信号极性。
22.权利要求20所述的电荷泵电路，其中所述第一、第二、第三和第四时钟输入均接收单独的时钟信号，以使所述电荷泵电路通过五个操作状态。
CN201910400170.1A 2018-05-15 2019-05-15 低vin高效电荷泵 Active CN110492734B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/980,342 US10461635B1 (en) 2018-05-15 2018-05-15 Low VIN high efficiency chargepump
US15/980,342 2018-05-15

Publications (2)

Publication Number Publication Date
CN110492734A true CN110492734A (zh) 2019-11-22
CN110492734B CN110492734B (zh) 2021-07-06

Family

ID=68314830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910400170.1A Active CN110492734B (zh) 2018-05-15 2019-05-15 低vin高效电荷泵

Country Status (4)

Country Link
US (1) US10461635B1 (zh)
JP (1) JP6827494B2 (zh)
CN (1) CN110492734B (zh)
TW (1) TWI711256B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114157141A (zh) * 2021-12-10 2022-03-08 博大融科(北京)信息技术有限公司 电荷泵和集成电路芯片
CN114157141B (zh) * 2021-12-10 2024-04-19 河南省科学院集成电路研究所 电荷泵和集成电路芯片

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929674B2 (en) * 2021-05-12 2024-03-12 Stmicroelectronics S.R.L. Voltage multiplier circuit
CN114189147A (zh) * 2021-12-13 2022-03-15 成都锐成芯微科技股份有限公司 电荷泵电路及存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003284325A (ja) * 2002-03-20 2003-10-03 Sanyo Electric Co Ltd チャージポンプ回路およびチャージポンプ回路を備えた表示装置
CN1495262A (zh) * 1994-04-18 2004-05-12 ����ҽ�����繫˾ gp350/220的非剪接变异体
CN1674444A (zh) * 2004-03-26 2005-09-28 三洋电机株式会社 电荷泵电路
CN101882870A (zh) * 2009-05-05 2010-11-10 李波 电荷泵电路及方法
CN106941317A (zh) * 2015-01-07 2017-07-11 力旺电子股份有限公司 电荷泵单元及电荷泵电路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301097A (en) 1992-06-10 1994-04-05 Intel Corporation Multi-staged charge-pump with staggered clock phases for providing high current capability
TW271011B (zh) * 1994-04-20 1996-02-21 Nippon Steel Corp
DE69408665T2 (de) 1994-08-12 1998-10-15 Cons Ric Microelettronica Spannungserhöher vom Ladungspumpentype
DE19953882C2 (de) 1999-11-09 2001-10-18 Infineon Technologies Ag Ladungspumpe zum Erzeugen von hohen Spannungen für Halbleiterschaltungen
US6429723B1 (en) 1999-11-18 2002-08-06 Texas Instruments Incorporated Integrated circuit with charge pump and method
JP3450307B2 (ja) * 2001-02-26 2003-09-22 エヌイーシーマイクロシステム株式会社 負電圧昇圧回路
ITMI20012789A1 (it) 2001-12-21 2003-06-21 St Microelectronics Srl Sistema a pompa di carica
ITTO20020158A1 (it) 2002-02-25 2003-08-25 St Microelectronics Srl Pompa di carica per tensioni negative.
TW200505162A (en) 2003-04-14 2005-02-01 Sanyo Electric Co Charge pump circuit
US6922096B2 (en) 2003-08-07 2005-07-26 Sandisk Corporation Area efficient charge pump
FR2864271B1 (fr) 2003-12-19 2006-03-03 Atmel Corp Circuit de pompe a charge a rendement eleve, a faible cout
US7030683B2 (en) 2004-05-10 2006-04-18 Sandisk Corporation Four phase charge pump operable without phase overlap with improved efficiency
US20070126494A1 (en) 2005-12-06 2007-06-07 Sandisk Corporation Charge pump having shunt diode for improved operating efficiency
JP2010268135A (ja) * 2009-05-13 2010-11-25 Sony Corp フィルタ回路及び通信装置
US20120194153A1 (en) 2011-02-01 2012-08-02 Carmine Cozzolino Constant vgs mos switch with charge pump
US8896367B1 (en) * 2013-07-18 2014-11-25 Ememory Technology Inc. Charge pump system
US9531262B2 (en) 2014-01-03 2016-12-27 Analog Devices Global Charge pump
JP2016009938A (ja) * 2014-06-23 2016-01-18 株式会社東芝 正負電位生成回路
DE102015223336A1 (de) * 2015-11-25 2017-06-01 Dialog Semiconductor B.V. Für niedrige Eingangsspannungen geeignete Ladungspumpe
US10236875B2 (en) * 2016-04-15 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating the semiconductor device
US9917509B2 (en) * 2016-05-26 2018-03-13 Himax Technologies Limited Charge pump circuit outputting high voltage without high voltage-endurance electric devices
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
US10168726B2 (en) * 2016-11-16 2019-01-01 Anpec Electronics Corporation Self-adaptive startup compensation device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495262A (zh) * 1994-04-18 2004-05-12 ����ҽ�����繫˾ gp350/220的非剪接变异体
JP2003284325A (ja) * 2002-03-20 2003-10-03 Sanyo Electric Co Ltd チャージポンプ回路およびチャージポンプ回路を備えた表示装置
CN1674444A (zh) * 2004-03-26 2005-09-28 三洋电机株式会社 电荷泵电路
CN101882870A (zh) * 2009-05-05 2010-11-10 李波 电荷泵电路及方法
CN106941317A (zh) * 2015-01-07 2017-07-11 力旺电子股份有限公司 电荷泵单元及电荷泵电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114157141A (zh) * 2021-12-10 2022-03-08 博大融科(北京)信息技术有限公司 电荷泵和集成电路芯片
CN114157141B (zh) * 2021-12-10 2024-04-19 河南省科学院集成电路研究所 电荷泵和集成电路芯片

Also Published As

Publication number Publication date
US10461635B1 (en) 2019-10-29
CN110492734B (zh) 2021-07-06
JP6827494B2 (ja) 2021-02-10
TW202013866A (zh) 2020-04-01
US20190356221A1 (en) 2019-11-21
TWI711256B (zh) 2020-11-21
JP2019201546A (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
US10263512B2 (en) Driving switches in a dual-phase series-parallel switched-capacitor circuit
US7208997B2 (en) Charge pump power supply circuit
US6501325B1 (en) Low voltage supply higher efficiency cross-coupled high voltage charge pumps
EP1899785B1 (en) Efficient charge pump for a wide range of supply voltages
US7602233B2 (en) Voltage multiplier with improved efficiency
US6861894B2 (en) Charge pump with Fibonacci number multiplication
CN203151371U (zh) 负电荷泵电路
US20060145748A1 (en) N-stage exponential charge pumps, charging stages therefor and methods of operation thereof
US6172493B1 (en) Switch-mode power converter circuit
USRE46266E1 (en) Charge pump circuit
CN101159412A (zh) 包含升压电路的电子器件
CN109274263A (zh) 操作用于同时生成正电压和负电压的多级电荷泵电路
US20130257522A1 (en) High input voltage charge pump
CN110492734A (zh) 低vin高效电荷泵
CN107306082B (zh) 电荷泵电路
US7924086B2 (en) Boosting circuit
JP3374830B2 (ja) 昇圧回路
Singh et al. Transient response and dynamic power dissipation comparison of various Dickson charge pump configurations based on charge transfer switches
CN218997936U (zh) 电荷泵电路、芯片及电子设备
EP2860865A1 (en) High efficiency charge pump circuit
US20060152273A1 (en) Single-stage and modular multi-stage clock-booster
CN117811358A (zh) 一种高效电荷泵升压电路
CN115765444A (zh) 电压倍增电路及电压倍增方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220107

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Patentee before: Analog Devices Global Unlimited Co.