CN110491944A - P型mosfet及其制造方法 - Google Patents

P型mosfet及其制造方法 Download PDF

Info

Publication number
CN110491944A
CN110491944A CN201910716589.8A CN201910716589A CN110491944A CN 110491944 A CN110491944 A CN 110491944A CN 201910716589 A CN201910716589 A CN 201910716589A CN 110491944 A CN110491944 A CN 110491944A
Authority
CN
China
Prior art keywords
arsenic
injection region
region
injection
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910716589.8A
Other languages
English (en)
Other versions
CN110491944B (zh
Inventor
李中华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910716589.8A priority Critical patent/CN110491944B/zh
Publication of CN110491944A publication Critical patent/CN110491944A/zh
Priority to US16/704,335 priority patent/US11018219B2/en
Application granted granted Critical
Publication of CN110491944B publication Critical patent/CN110491944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明公开了一种P型MOSFET，包括：由栅介质层和栅极导电材料层叠加而成的栅极结构；栅介质层形成于半导体衬底表面上，被栅极结构所覆盖的半导体衬底中形成有由N阱组成的沟道区；N阱由退火后的磷注入区、第一砷注入区和第二砷注入区叠加而成，第一和第二砷注入区叠加形成沟道区中的阈值电压调整区；第一砷注入区的注入深度大于第二砷注入区的注入深度，第一砷注入区使第一砷注入区的注入深度范围内的半导体衬底形成非晶化层，非晶化层使第二砷注入区的注入均匀性增加以及使第二砷注入区的位于半导体衬底表面处的掺杂浓度峰值降低，以降低闪烁噪声。本发明还公开了一种P型MOSFET的制造方法。本发明能降低器件闪烁噪声。

Description

P型MOSFET及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种P型MOSFET。本发明还涉及一种P型MOSFET的制造方法。
背景技术
如图1A至图1E所示，是现有P型MOSFET的制造方法各步骤中的器件结构图；现有P型MOSFET的制造方法包括如下步骤：
如图1A所示，提供半导体衬底101，所述半导体衬底101包括硅衬底。在所述半导体衬底101上形成场氧化层102，由所述场氧化层102定义出有源区，P型MOSFET形成在有源区中。
在所述半导体衬底101表面上形成垫层氧化层201。
如图1B所示，之后进行N型深阱103离子注入形成所述N型深阱103，所述N型深阱103离子注入穿过所述垫层氧化层201。所述N型深阱103离子注入如图1B中的标记202对应的箭头线所示。
如图1C所示，在N型深阱103离子注入之后通常还包括对所述N型深阱103的离子注入区进行退火。图1C中显示的所述半导体衬底101的区域都形成有N型深阱103，在所述N型深阱103底部还有未形成所述N型深阱103的所述半导体衬底101，但是所述N型深阱103底部的所述半导体衬底101不再显示。
由图1C所示可知，所述垫层氧化层201在经过所述N型深阱103的离子注入之后，其致密性会遭到破坏，故在图1C中单独采用标记201a表示致密性变差的所述垫层氧化层。
之后，如图1D所示，进行N阱104的离子注入203。N阱104的离子注入203会穿过所述垫层氧化层201a。现有方法中，N阱104的离子注入203包括磷注入和一次砷注入，其中砷注入用于形成阈值电压调整区。
之后，如图1E所示，对所述N阱104进行退火推进。
在形成所述N阱104之后，还包括步骤：
形成P型MOSFET的栅极结构，P型MOSFET的栅极结构由栅介质层和栅极导电材料层叠加而成；所述栅介质层形成于半导体衬底101表面上，被所述栅极结构所覆盖的所述N阱1044组成沟道区，被所述栅极结构所覆盖的所述沟道区的表面用于形成反型的沟道。
进行P型重掺杂的源漏注入在所述栅极结构两侧的所述有源区中分别形成由P+区组成的所述源区和所述漏区。
形成接触孔、层间膜和正面金属层。
现有方法形成的P型MOSFET如28LP PMOS输入输出(IO)器件具有较高闪烁噪声，如低频闪烁噪声会长期偏离上限，同时因为器件面积过大，通过改善界面态、IO浅掺杂、轻掺杂漏(LDD)退火温度等来优化闪烁噪声的效果不显著。
发明内容
本发明所要解决的技术问题是提供一种P型MOSFET，能降低器件的闪烁噪声。为此，本发明还提供一种P型MOSFET的制造方法。
为解决上述技术问题，本发明提供的P型MOSFET包括：
由栅介质层和栅极导电材料层叠加而成的栅极结构。
所述栅介质层形成于半导体衬底表面上，被所述栅极结构所覆盖的所述半导体衬底中形成有由N阱组成的沟道区，被所述栅极结构所覆盖的所述沟道区的表面用于形成反型的沟道。
所述N阱包括磷注入区、第一砷注入区和第二砷注入区，由退火后的所述磷注入区、所述第一砷注入区和所述第二砷注入区叠加形成所述N阱，所述第一砷注入区和所述第二砷注入区叠加形成所述沟道区中的阈值电压调整区。
所述第一砷注入区的注入深度大于所述第二砷注入区的注入深度，所述第一砷注入区使所述第一砷注入区的注入深度范围内的所述半导体衬底形成非晶化层，所述非晶化层使所述第二砷注入区的注入均匀性增加以及使所述第二砷注入区的位于所述半导体衬底表面处的掺杂浓度峰值降低，以降低闪烁噪声。
进一步的改进是，所述N阱的所述磷注入区、所述第一砷注入区和所述第二砷注入区的离子注入采用相同的第一牺牲氧化层，所述第一牺牲氧化层形成所述半导体衬底上，所述第一牺牲氧化层具有未受到所述N阱的所述磷注入区、所述第一砷注入区和所述第二砷注入区的离子注入之前的离子注入影响的致密结构，使所述N阱的所述磷注入区、所述第一砷注入区和所述第二砷注入区的离子注入的均匀性提高；所述第一牺牲氧化层在所述N阱形成之后被去除。
进一步的改进是，在所述半导体衬底中还形成有N型深阱，所述N阱形成于所述N型深阱中，所述N型深阱由退火后的N型深阱注入区组成。
所述N型深阱注入区的离子注入穿过垫层氧化层，所述垫层氧化层在所述N阱的所述磷注入区的离子注入之前且在所述第一牺牲氧化层形成之前被去除。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，在所述半导体衬底上形成有场氧化层，由所述场氧化层定义出有源区，P型MOSFET形成在有源区中。
进一步的改进是，所述栅介质层的材料包括氧化硅、氮氧化硅或高介电常数层；高介电常数材料包括二氧化铪。
所述栅极导电材料层为多晶硅栅；或者所述栅极导电材料层为金属栅。
进一步的改进是，在所述栅极结构两侧的所述有源区中形成有由P+区组成的源区和漏区；所述栅极导电材料层、所述源区和所述漏区分别通过接触孔连接到正面金属层。
为解决上述技术问题，本发明提供的P型MOSFET的制造方法中P型MOSFET的栅极结构由栅介质层和栅极导电材料层叠加而成的栅极结构；所述栅介质层形成于半导体衬底表面上，被所述栅极结构所覆盖的所述半导体衬底中形成有由N阱组成的沟道区，被所述栅极结构所覆盖的所述沟道区的表面用于形成反型的沟道；所述N阱的形成步骤包括：
步骤一、进行第一次磷注入形成磷注入区。
步骤二、进行第二次砷注入形成第一砷注入区；所述第二次砷注入的注入深度大于后续所述第三次砷注入的注入深度，所述第一砷注入区使所述第一砷注入区的注入深度范围内的所述半导体衬底形成非晶化层。
步骤三、进行第三次砷注入形成第二砷注入区；所述非晶化层使所述第三次砷注入的均匀性增加以及使所述第二砷注入区的位于所述半导体衬底表面处的掺杂浓度峰值降低，以降低闪烁噪声。
步骤四、进行退火工艺并由退火后的所述磷注入区、所述第一砷注入区和所述第二砷注入区叠加形成所述N阱，所述第一砷注入区和所述第二砷注入区叠加形成所述沟道区中的阈值电压调整区。
进一步的改进是，在进行步骤一的所述第一次磷注入之前，还包括步骤：
去除所述半导体衬底表面上的已有氧化层，之后再在所述半导体衬底表面形成第一牺牲氧化层，以消除所述第一次磷注入之前的离子注入对所述第一牺牲氧化层的影响，使所述第一牺牲氧化层具有致密结构。
形成所述第一牺牲氧化层之后再开始进行步骤一的所述第一次磷注入，后续所述第一次磷注入、所述第二次砷注入和所述第三次砷注入都穿过所述第一牺牲氧化层注入到所述半导体衬底中，利用所述第一牺牲氧化层具有未受到所述第一次磷注入之前的离子注入影响的致密结构的特点，提高所述第一次磷注入、所述第二次砷注入和所述第三次砷注入的均匀性。
在步骤四的退火工艺完成之后去除所述第一牺牲氧化层。
进一步的改进是，所述第一牺牲氧化层采用湿氧氧化工艺生长，所述第一牺牲氧化层的湿氧氧化工艺的温度为1000℃～1300℃；所述第一牺牲氧化层的厚度为
进一步的改进是，在形成所述第一牺牲氧化层之前还包括在所述半导体衬底中形成N型深阱的步骤，包括如下分步骤：
在所述半导体衬底表面上形成垫层氧化层。
之后进行N型深阱离子注入形成所述N型深阱，所述N型深阱离子注入穿过所述垫层氧化层。
所述垫层氧化层在形成所述第一氧化层之前做为所述已有氧化层被去除。
进一步的改进是，所述半导体衬底包括硅衬底。
在步骤一之前还包括在所述半导体衬底上形成场氧化层的步骤，由所述场氧化层定义出有源区，P型MOSFET形成在有源区中。
进一步的改进是，步骤四之后还包括如下步骤：
步骤五、依次在所述半导体衬底表面形成栅介质层和栅极导电材料层。
步骤六、光刻定义出所述栅极结构的形成区域。
步骤七、依次对所述栅极导电材料层和所述栅介质层进行刻蚀且由刻蚀后的所述栅介质层和所述栅极导电材料层叠加形成所述栅极结构。
步骤八、形成第一道栅极侧墙，进行P型轻掺杂漏注入(LDD)在所述栅极结构两侧的所述有源区中分别形成轻掺杂漏区；然后形成第二道栅极侧墙，再进行P型重掺杂的源漏注入在所述栅极结构两侧的所述有源区中分别形成由P+区组成的所述源区和所述漏区。
步骤九、生长金属硅化物如镍硅化物，形成接触孔、层间膜和正面金属层。
进一步的改进是，所述已有氧化层的去除工艺和所述第一牺牲氧化层的去除工艺采用湿法去除或等离子去除工艺。
进一步的改进是，所述第一次磷注入的注入能量为100KeV～300KeV，注入剂量为1*1013cm-2～1*1014cm-2。
所述第二次砷注入的注入能量为100KeV～200KeV，注入剂量为1*1012cm-2～5*1012cm-2。
所述第三次砷注入的注入能量为50KeV～100KeV，注入剂量为1*1012cm-2～5*1012cm-2。
步骤四中的退火工艺的温度为1000℃～1300℃。
本发明对组成沟道区的N阱的掺杂区结构特别做了特别的设置，将组成阈值电压调整区的砷注入区分成了第一砷注入区和第二砷注入区，其中，第一砷注入区的注入深度大于第二砷注入区的注入深度且第一砷注入区使第一砷注入区的注入深度范围内的所述半导体衬底形成非晶化层，由于非晶化层的存在，能使第二砷注入区的注入均匀性增加，同时还能使第二砷注入区的位于半导体衬底表面处的掺杂浓度峰值降低，第二砷注入区的注入均匀性增加和第二砷注入区的表面掺杂浓度峰值降低能合起来一起使器件的闪烁噪声降低，其中，第二砷注入区的注入均匀性增加能使沟道区形成的沟道载流子的分布的均匀性增加，减少载流子数量的波动，从而降低闪烁噪声；而第二砷注入区的表面掺杂浓度峰值降低则能使沟道区反型后形成的载流子会更加远离沟道表面即栅介质层的底部表面，从而能降低栅介质层中的陷阱捕获和释放空穴的概率，减少载流子的表面散射，从而能降低闪烁噪声。
本发明进一步对N阱离子注入所穿过的牺牲氧化层即第一牺牲氧化层的结构做了设置，保证第一牺牲氧化层具有未受到N阱的磷注入区、第一砷注入区和第二砷注入区的离子注入之前的离子注入影响的致密结构，这样能提高N阱的离子注入的均匀性，使组成N阱的磷注入区、第一砷注入区和第二砷注入区的掺杂分布更加均匀，这能进一步降低闪烁噪声。
通常，N阱是形成在N型深阱中，N型深阱的离子注入会穿过垫层氧化层，和现有技术中直接采用N型深阱对应的垫层氧化层作为N阱的离子注入所穿过的牺牲氧化层不同，本发明在形成第一牺牲氧化层之前会去除垫层氧化层，和现有技术采用垫层氧化层作为N阱离子注入的所穿过的氧化层以及采用一次砷注入形成阈值电压调整区相比，本发明采用去除垫层氧化层后采用第一牺牲氧化层以及采用两次砷注入形成阈值电压调整区，本发明对应的器件闪烁噪声要低50％。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1E是现有P型MOSFET的制造方法各步骤中的器件结构图；
图2A-图2J是本发明实施例P型MOSFET的制造方法各步骤中的器件结构图；
图3是本发明实施例P型MOSFET和现有P型MOSFET的沟道区在深度方向上的掺杂浓度分布曲线的仿真图。
具体实施方式
本发明实施例P型MOSFET包括：
由栅介质层和栅极导电材料层叠加而成的栅极结构。
所述栅介质层形成于半导体衬底1表面上，被所述栅极结构所覆盖的所述半导体衬底1中形成有由N阱4组成的沟道区，被所述栅极结构所覆盖的所述沟道区的表面用于形成反型的沟道。N阱4的结构如图2J所示。
如图2A所示，所述半导体衬底1包括硅衬底。在所述半导体衬底1上形成有场氧化层2，由所述场氧化层2定义出有源区，P型MOSFET形成在有源区中。
所述栅介质层的材料包括氧化硅、氮氧化硅或高介电常数层；高介电常数材料包括二氧化铪。所述栅极导电材料层为多晶硅栅；或者所述栅极导电材料层为金属栅。
在所述栅极结构两侧的所述有源区中形成有由P+区组成的源区和漏区；所述栅极导电材料层、所述源区和所述漏区分别通过接触孔连接到正面金属层。在所述源区和所述漏区的表面通常还形成有金属硅化物如镍硅化物，当所述栅极导电材料层采用多晶硅栅时，在所述多晶硅栅的表面也会形成镍硅化物。正面金属层的材料包括铜。正面金属层通常包括多层，多层正面金属层之间通过通孔连接在一起。在接触孔和通孔中通常填充有金属钨。正面金属层之间通常隔离有层间膜。
如图2I所示，所述N阱4包括磷注入区、第一砷注入区和第二砷注入区4b，标记4a对应的掺杂区为所述磷注入区和所述第一砷注入区的叠加结构；由退火后的所述磷注入区、所述第一砷注入区和所述第二砷注入区4b叠加形成所述N阱4，所述第一砷注入区和所述第二砷注入区4b叠加形成所述沟道区中的阈值电压调整区。
所述第一砷注入区的注入深度大于所述第二砷注入区4b的注入深度，所述第一砷注入区使所述第一砷注入区的注入深度范围内的所述半导体衬底1形成非晶化层，所述非晶化层使所述第二砷注入区4b的注入均匀性增加以及使所述第二砷注入区4b的位于所述半导体衬底1表面处的掺杂浓度峰值降低，所述第二砷注入区4b的位于所述半导体衬底1表面处的掺杂浓度峰值的降低使所述沟道的载流子距离所述栅介质层的底部表面更远，最后能降低闪烁噪声。
本发明实施例中，所述N阱4的所述磷注入区、所述第一砷注入区和所述第二砷注入区4b的离子注入采用相同的第一牺牲氧化层303，第一牺牲氧化层303请参考图2E所示，所述第一牺牲氧化层303形成所述半导体衬底1上，所述第一牺牲氧化层303具有未受到所述N阱4的所述磷注入区、所述第一砷注入区和所述第二砷注入区4b的离子注入之前的离子注入影响的致密结构，使所述N阱4的所述磷注入区、所述第一砷注入区和所述第二砷注入区4b的离子注入的均匀性提高；所述第一牺牲氧化层303在所述N阱4形成之后被去除。
在所述半导体衬底1中还形成有N型深阱3，所述N阱4形成于所述N型深阱3中，所述N型深阱3由退火后的N型深阱3注入区组成。
所述N型深阱3注入区的离子注入穿过垫层氧化层301，所述垫层氧化层301的结构请参考图2A所示，所述N型深阱3注入区的离子注入请参考图2B的标记302对应的箭头线所示。
所述垫层氧化层301在所述N阱4的所述磷注入区的离子注入之前且在所述第一牺牲氧化层303形成之前被去除。
本发明实施例对组成沟道区的N阱4的掺杂区结构特别做了特别的设置，将组成阈值电压调整区的砷注入区分成了第一砷注入区和第二砷注入区4b，其中，第一砷注入区的注入深度大于第二砷注入区4b的注入深度且第一砷注入区使第一砷注入区的注入深度范围内的所述半导体衬底1形成非晶化层，由于非晶化层的存在，能使第二砷注入区4b的注入均匀性增加，同时还能使第二砷注入区4b的位于半导体衬底1表面处的掺杂浓度峰值降低，第二砷注入区4b的注入均匀性增加和第二砷注入区4b的表面掺杂浓度峰值降低能合起来一起使器件的闪烁噪声降低，其中，第二砷注入区4b的注入均匀性增加能使沟道区形成的沟道载流子的分布的均匀性增加，减少载流子数量的波动，从而降低闪烁噪声；而第二砷注入区4b的表面掺杂浓度峰值降低则能使沟道区反型后形成的载流子会更加远离沟道表面即栅介质层的底部表面，从而能降低栅介质层中的陷阱捕获和释放空穴的概率，减少载流子的表面散射，从而能降低闪烁噪声。
本发明实施例进一步对N阱4离子注入所穿过的牺牲氧化层即第一牺牲氧化层303的结构做了设置，保证第一牺牲氧化层303具有未受到N阱4的磷注入区、第一砷注入区和第二砷注入区4b的离子注入之前的离子注入影响的致密结构，这样能提高N阱4的离子注入的均匀性，使组成N阱4的磷注入区、第一砷注入区和第二砷注入区4b的掺杂分布更加均匀，这能进一步降低闪烁噪声。
通常，N阱4是形成在N型深阱3中，N型深阱3的离子注入会穿过垫层氧化层301，和现有技术中直接采用N型深阱3对应的垫层氧化层301作为N阱4的离子注入所穿过的牺牲氧化层不同，本发明实施例在形成第一牺牲氧化层303之前会去除垫层氧化层301，和现有技术采用垫层氧化层301作为N阱4离子注入的所穿过的氧化层以及采用一次砷注入形成阈值电压调整区相比，本发明实施例采用去除垫层氧化层301后采用第一牺牲氧化层303以及采用两次砷注入形成阈值电压调整区，本发明对应的器件闪烁噪声要低50％。
如图3所示，是本发明实施例P型MOSFET和现有P型MOSFET的沟道区在深度方向上的掺杂浓度分布曲线的仿真图，横坐标为深度，单位为微米；纵坐标为掺杂浓度，单位为cm-3；曲线401为现有P型MOSFET的沟道区在深度方向上的掺杂浓度分布曲线，曲线402为本发明实施例P型MOSFET的沟道区在深度方向上的掺杂浓度分布曲线；虚线圈403对应于所述沟道区的表面位置附近的区域，可以看出，曲线402在所述沟道区的表面区域的掺杂浓度峰值更低，这能使沟道区反型后形成的载流子会更加远离沟道表面即栅介质层的底部表面，从而能降低栅介质层中的陷阱捕获和释放空穴的概率，减少载流子的表面散射，从而能降低闪烁噪声。
如图2A至图2J所示，是本发明实施例P型MOSFET的制造方法各步骤中的器件结构图；本发明实施例P型MOSFET的制造方法中P型MOSFET的栅极结构由栅介质层和栅极导电材料层叠加而成的栅极结构；所述栅介质层形成于半导体衬底1表面上，被所述栅极结构所覆盖的所述半导体衬底1中形成有由N阱4组成的沟道区，被所述栅极结构所覆盖的所述沟道区的表面用于形成反型的沟道；所述N阱4的形成步骤包括：
本发明实施例方法中，在形成所述N阱4之前还包括在所述半导体衬底1中形成N型深阱3的步骤，包括如下分步骤：
如图2A所示，提供半导体衬底1，所述半导体衬底1包括硅衬底。在所述半导体衬底1上形成场氧化层2，由所述场氧化层2定义出有源区，P型MOSFET形成在有源区中。
在所述半导体衬底1表面上形成垫层氧化层301。
如图2B所示，之后进行N型深阱3离子注入形成所述N型深阱3，所述N型深阱3离子注入穿过所述垫层氧化层301。所述N型深阱3离子注入如图2B中的标记302对应的箭头线所示。
所述垫层氧化层301在形成所述第一氧化层之前做为所述已有氧化层被去除。
如图2C所示，在N型深阱3离子注入之后通常还包括对所述N型深阱3的离子注入区进行退火。图2C中显示的所述半导体衬底1的区域都形成有N型深阱3，在所述N型深阱3底部还有未形成所述N型深阱3的所述半导体衬底1，但是所述N型深阱3底部的所述半导体衬底1不再显示。
由图2C所示可知，所述垫层氧化层301在经过所述N型深阱3的离子注入之后，其致密性会遭到破坏，故在图2C中单独采用标记301a表示致密性变差的所述垫层氧化层。
之后，如图2D所示，去除所述半导体衬底1表面上的已有氧化层即所述垫层氧化层301a。采用湿法去除或等离子去除工艺去除所述垫层氧化层301a。
之后，如图2E所示，在所述半导体衬底1表面形成第一牺牲氧化层303，用第一牺牲氧化层303替换所述垫层氧化层301a，能消除后续的第一次磷注入之前的离子注入对所述第一牺牲氧化层303的影响，使所述第一牺牲氧化层303具有致密结构。较佳选择为，所述第一牺牲氧化层303采用湿氧氧化工艺生长，所述第一牺牲氧化层303的湿氧氧化工艺的温度为1000℃～1300℃；所述第一牺牲氧化层303的厚度为
形成所述第一牺牲氧化层303之后再开始进行后续步骤：
步骤一、如图2F所示，进行第一次磷注入形成磷注入区。
所述第一次磷注入的注入能量为100KeV～300KeV，注入剂量为1*1013cm-2～1*1014cm-2。
步骤二、如图2F所示，进行第二次砷注入形成第一砷注入区；所述第二次砷注入的注入深度大于后续所述第三次砷注入的注入深度，所述第一砷注入区使所述第一砷注入区的注入深度范围内的所述半导体衬底1形成非晶化层。图2F中，所述第一次磷注入和所述第二次砷注入都采用标记304对应的箭头线表示。图2G中，标记4a对应的掺杂区为所述磷注入区和所述第一砷注入区的叠加掺杂区。
所述第二次砷注入的注入能量为100KeV～200KeV，注入剂量为1*1012cm-2～5*1012cm-2。
步骤三、如图2H所示，进行第三次砷注入形成第二砷注入区4b；所述非晶化层使所述第三次砷注入的均匀性增加以及使所述第二砷注入区4b的位于所述半导体衬底1表面处的掺杂浓度峰值降低，所述第二砷注入区4b的位于所述半导体衬底1表面处的掺杂浓度峰值的降低使所述沟道的载流子距离所述栅介质层的底部表面更远，最后能降低闪烁噪声。图2H中，所述第三次砷注入采用标记305对应的箭头线表示。图2I中，标记4b对应的掺杂区为所述第二砷注入区。
所述第三次砷注入的注入能量为50KeV～100KeV，注入剂量为1*1012cm-2～5*1012cm-2。
步骤四、进行退火工艺并由退火后的所述磷注入区、所述第一砷注入区和所述第二砷注入区4b叠加形成所述N阱4，所述第一砷注入区和所述第二砷注入区4b叠加形成所述沟道区中的阈值电压调整区。
较佳选择为，步骤四中的退火工艺的温度为1000℃～1300℃。
本发明实施例方法中，所述第一次磷注入，后续所述第一次磷注入、所述第二次砷注入和所述第三次砷注入都穿过所述第一牺牲氧化层303注入到所述半导体衬底1中，利用所述第一牺牲氧化层303具有未受到所述第一次磷注入之前的离子注入影响的致密结构的特点，提高所述第一次磷注入、所述第二次砷注入和所述第三次砷注入的均匀性；最后使所述N阱4的掺杂的均匀性提升。
在步骤四的退火工艺完成之后去除所述第一牺牲氧化层303。
步骤四之后还包括如下步骤：
步骤五、依次在所述半导体衬底1表面形成栅介质层和栅极导电材料层。
步骤六、光刻定义出所述栅极结构的形成区域。
步骤七、依次对所述栅极导电材料层和所述栅介质层进行刻蚀且由刻蚀后的所述栅介质层和所述栅极导电材料层叠加形成所述栅极结构。
步骤八、形成第一道栅极侧墙，进行P型轻掺杂漏注入在所述栅极结构两侧的所述有源区中分别形成轻掺杂漏区。所述第一道栅极侧墙的材料通常为氧化层。
然后形成第二道栅极侧墙，再进行P型重掺杂的源漏注入在所述栅极结构两侧的所述有源区中分别形成由P+区组成的所述源区和所述漏区。所述第二道栅极侧墙的材料为氧化层或氮化层。
步骤九、生长金属硅化物，形成接触孔、层间膜和正面金属层。在28nm以下的工艺节中，金属硅化物通常会采用镍硅化物。
步骤八、进行P型重掺杂的源漏注入在所述栅极结构两侧的所述有源区中分别形成由P+区组成的所述源区和所述漏区。
步骤九、形成接触孔、层间膜和正面金属层。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种P型MOSFET，其特征在于，包括：
由栅介质层和栅极导电材料层叠加而成的栅极结构；
所述栅介质层形成于半导体衬底表面上，被所述栅极结构所覆盖的所述半导体衬底中形成有由N阱组成的沟道区，被所述栅极结构所覆盖的所述沟道区的表面用于形成反型的沟道；
所述N阱包括磷注入区、第一砷注入区和第二砷注入区，由退火后的所述磷注入区、所述第一砷注入区和所述第二砷注入区叠加形成所述N阱，所述第一砷注入区和所述第二砷注入区叠加形成所述沟道区中的阈值电压调整区；
所述第一砷注入区的注入深度大于所述第二砷注入区的注入深度，所述第一砷注入区使所述第一砷注入区的注入深度范围内的所述半导体衬底形成非晶化层，所述非晶化层使所述第二砷注入区的注入均匀性增加以及使所述第二砷注入区的位于所述半导体衬底表面处的掺杂浓度峰值降低，以降低闪烁噪声。
2.如权利要求1所述的P型MOSFET，其特征在于：所述N阱的所述磷注入区、所述第一砷注入区和所述第二砷注入区的离子注入采用相同的第一牺牲氧化层，所述第一牺牲氧化层形成所述半导体衬底上，所述第一牺牲氧化层具有未受到所述N阱的所述磷注入区、所述第一砷注入区和所述第二砷注入区的离子注入之前的离子注入影响的致密结构，使所述N阱的所述磷注入区、所述第一砷注入区和所述第二砷注入区的离子注入的均匀性提高；所述第一牺牲氧化层在所述N阱形成之后被去除。
3.如权利要求2所述的P型MOSFET，其特征在于：在所述半导体衬底中还形成有N型深阱，所述N阱形成于所述N型深阱中，所述N型深阱由退火后的N型深阱注入区组成；
所述N型深阱注入区的离子注入穿过垫层氧化层，所述垫层氧化层在所述N阱的所述磷注入区的离子注入之前且在所述第一牺牲氧化层形成之前被去除。
4.如权利要求1所述的P型MOSFET，其特征在于：所述半导体衬底包括硅衬底。
5.如权利要求4所述的P型MOSFET，其特征在于：在所述半导体衬底上形成有场氧化层，由所述场氧化层定义出有源区，P型MOSFET形成在有源区中。
6.如权利要求5所述的P型MOSFET，其特征在于：所述栅介质层的材料包括氧化硅、氮氧化硅或高介电常数层；高介电常数材料包括二氧化铪；
所述栅极导电材料层为多晶硅栅；或者所述栅极导电材料层为金属栅。
7.如权利要求5所述的P型MOSFET，其特征在于：在所述栅极结构两侧的所述有源区中形成有由P+区组成的源区和漏区；所述栅极导电材料层、所述源区和所述漏区分别通过接触孔连接到正面金属层。
8.一种P型MOSFET的制造方法，其特征在于，P型MOSFET的栅极结构由栅介质层和栅极导电材料层叠加而成的栅极结构；所述栅介质层形成于半导体衬底表面上，被所述栅极结构所覆盖的所述半导体衬底中形成有由N阱组成的沟道区，被所述栅极结构所覆盖的所述沟道区的表面用于形成反型的沟道；所述N阱的形成步骤包括：
步骤一、进行第一次磷注入形成磷注入区；
步骤二、进行第二次砷注入形成第一砷注入区；所述第二次砷注入的注入深度大于后续所述第三次砷注入的注入深度，所述第一砷注入区使所述第一砷注入区的注入深度范围内的所述半导体衬底形成非晶化层；
步骤三、进行第三次砷注入形成第二砷注入区；所述非晶化层使所述第三次砷注入的均匀性增加以及使所述第二砷注入区的位于所述半导体衬底表面处的掺杂浓度峰值降低，以降低闪烁噪声；
步骤四、进行退火工艺并由退火后的所述磷注入区、所述第一砷注入区和所述第二砷注入区叠加形成所述N阱，所述第一砷注入区和所述第二砷注入区叠加形成所述沟道区中的阈值电压调整区。
9.如权利要求1所述的P型MOSFET的制造方法，其特征在于：在进行步骤一的所述第一次磷注入之前，还包括步骤：
去除所述半导体衬底表面上的已有氧化层，之后再在所述半导体衬底表面形成第一牺牲氧化层，以消除所述第一次磷注入之前的离子注入对所述第一牺牲氧化层的影响，使所述第一牺牲氧化层具有致密结构；
形成所述第一牺牲氧化层之后再开始进行步骤一的所述第一次磷注入，后续所述第一次磷注入、所述第二次砷注入和所述第三次砷注入都穿过所述第一牺牲氧化层注入到所述半导体衬底中，利用所述第一牺牲氧化层具有未受到所述第一次磷注入之前的离子注入影响的致密结构的特点，提高所述第一次磷注入、所述第二次砷注入和所述第三次砷注入的均匀性；
在步骤四的退火工艺完成之后去除所述第一牺牲氧化层。
10.如权利要求9所述的P型MOSFET的制造方法，其特征在于：所述第一牺牲氧化层采用湿氧氧化工艺生长，所述第一牺牲氧化层的湿氧氧化工艺的温度为1000℃～1300℃；所述第一牺牲氧化层的厚度为
11.如权利要求9所述的P型MOSFET的制造方法，其特征在于：在形成所述第一牺牲氧化层之前还包括在所述半导体衬底中形成N型深阱的步骤，包括如下分步骤：
在所述半导体衬底表面上形成垫层氧化层；
之后进行N型深阱离子注入形成所述N型深阱，所述N型深阱离子注入穿过所述垫层氧化层；
所述垫层氧化层在形成所述第一氧化层之前做为所述已有氧化层被去除。
12.如权利要求1所述的P型MOSFET的制造方法，其特征在于：所述半导体衬底包括硅衬底；
在步骤一之前还包括在所述半导体衬底上形成场氧化层的步骤，由所述场氧化层定义出有源区，P型MOSFET形成在有源区中。
13.如权利要求12所述的P型MOSFET的制造方法，其特征在于：步骤四之后还包括如下步骤：
步骤五、依次在所述半导体衬底表面形成栅介质层和栅极导电材料层；
步骤六、光刻定义出所述栅极结构的形成区域；
步骤七、依次对所述栅极导电材料层和所述栅介质层进行刻蚀且由刻蚀后的所述栅介质层和所述栅极导电材料层叠加形成所述栅极结构；
步骤八、形成第一道栅极侧墙，进行P型轻掺杂漏注入在所述栅极结构两侧的所述有源区中分别形成轻掺杂漏区；然后形成第二道栅极侧墙，再进行P型重掺杂的源漏注入在所述栅极结构两侧的所述有源区中分别形成由P+区组成的所述源区和所述漏区；
步骤九、生长金属硅化物，形成接触孔、层间膜和正面金属层。
14.如权利要求9所述的P型MOSFET的制造方法，其特征在于：所述已有氧化层的去除工艺和所述第一牺牲氧化层的去除工艺采用湿法去除或等离子去除工艺。
15.如权利要求8所述的P型MOSFET的制造方法，其特征在于：所述第一次磷注入的注入能量为100KeV～300KeV，注入剂量为1*1013cm-2～1*1014cm-2；
所述第二次砷注入的注入能量为100KeV～200KeV，注入剂量为1*1012cm-2～5*1012cm-2；
所述第三次砷注入的注入能量为50KeV～100KeV，注入剂量为1*1012cm-2～5*1012cm-2；
步骤四中的退火工艺的温度为1000℃～1300℃。
CN201910716589.8A 2019-08-05 2019-08-05 P型mosfet及其制造方法 Active CN110491944B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910716589.8A CN110491944B (zh) 2019-08-05 2019-08-05 P型mosfet及其制造方法
US16/704,335 US11018219B2 (en) 2019-08-05 2019-12-05 P-type MOSFET and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910716589.8A CN110491944B (zh) 2019-08-05 2019-08-05 P型mosfet及其制造方法

Publications (2)

Publication Number Publication Date
CN110491944A true CN110491944A (zh) 2019-11-22
CN110491944B CN110491944B (zh) 2023-08-11

Family

ID=68549441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910716589.8A Active CN110491944B (zh) 2019-08-05 2019-08-05 P型mosfet及其制造方法

Country Status (2)

Country Link
US (1) US11018219B2 (zh)
CN (1) CN110491944B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584636A (zh) * 2020-05-28 2020-08-25 上海华力集成电路制造有限公司 P型mosfet及其制造方法
CN111599864A (zh) * 2020-05-28 2020-08-28 上海华力集成电路制造有限公司 P型mosfet及其制造方法
CN114242656A (zh) * 2021-12-20 2022-03-25 上海功成半导体科技有限公司 P型mosfet器件及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462282B2 (en) * 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264158A (zh) * 1998-12-28 2000-08-23 因芬尼昂技术北美公司 自对准沟道注入
CN1289142A (zh) * 1999-09-21 2001-03-28 国际商业机器公司 用于同时形成硅上金属电容器的最佳透过注入
TW200735377A (en) * 2005-06-15 2007-09-16 Spansion Llc Junction leakage suppression in memory devices
CN102468167A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621006B (zh) * 2008-07-03 2011-01-12 中芯国际集成电路制造(上海)有限公司 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法
US9613805B1 (en) * 2015-12-11 2017-04-04 Infineon Technologies Ag Method for forming a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264158A (zh) * 1998-12-28 2000-08-23 因芬尼昂技术北美公司 自对准沟道注入
CN1289142A (zh) * 1999-09-21 2001-03-28 国际商业机器公司 用于同时形成硅上金属电容器的最佳透过注入
TW200735377A (en) * 2005-06-15 2007-09-16 Spansion Llc Junction leakage suppression in memory devices
CN102468167A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584636A (zh) * 2020-05-28 2020-08-25 上海华力集成电路制造有限公司 P型mosfet及其制造方法
CN111599864A (zh) * 2020-05-28 2020-08-28 上海华力集成电路制造有限公司 P型mosfet及其制造方法
CN111584636B (zh) * 2020-05-28 2023-09-19 上海华力集成电路制造有限公司 P型mosfet及其制造方法
CN111599864B (zh) * 2020-05-28 2023-09-19 上海华力集成电路制造有限公司 P型mosfet及其制造方法
CN114242656A (zh) * 2021-12-20 2022-03-25 上海功成半导体科技有限公司 P型mosfet器件及其制备方法

Also Published As

Publication number Publication date
US20210043725A1 (en) 2021-02-11
CN110491944B (zh) 2023-08-11
US11018219B2 (en) 2021-05-25

Similar Documents

Publication Publication Date Title
CN110491944A (zh) P型mosfet及其制造方法
JP4597531B2 (ja) チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法
US6717211B2 (en) Shallow doped junctions with a variable profile gradation of dopants
US7598143B2 (en) Method for producing an integrated circuit with a trench transistor structure
CN101359685B (zh) 半导体器件及制作方法
US5536959A (en) Self-aligned charge screen (SACS) field effect transistors and methods
TW517312B (en) Method for forming semiconductor device having epitaxial channel layer using laser treatment
JP2005524243A (ja) シリサイドを使用する金属ゲート電極およびこれを形成する方法
KR0161611B1 (ko) 반도체 장치의 제조방법
JPH09181307A (ja) 半導体装置及びその製造方法
CN102184961B (zh) 一种非对称栅mos器件及其制备方法
US4596068A (en) Process for minimizing boron depletion in N-channel FET at the silicon-silicon oxide interface
CN102938375B (zh) 一种场效应晶体管及形成方法
KR100574172B1 (ko) 반도체 소자의 제조방법
CN111584636B (zh) P型mosfet及其制造方法
CN104051506B (zh) 氟掺杂信道硅锗层
KR100650901B1 (ko) 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터
US4877751A (en) Method of forming an N+ poly-to- N+ silicon capacitor structure utilizing a deep phosphorous implant
CN103456629B (zh) 借由倾斜注入在p沟道晶体管的主动区域中形成源极与漏极架构
CN105845720B (zh) Jfet及其制造方法
KR100334965B1 (ko) 모스전계효과트랜지스터 소자의 제조방법
KR100327433B1 (ko) 반도체소자의 접합 형성방법
JPH1041243A (ja) ドープ領域作製方法
KR20090011493A (ko) 반도체 소자 제조 방법
JP3628291B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant