CN110459572A - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN110459572A CN110459572A CN201910766543.7A CN201910766543A CN110459572A CN 110459572 A CN110459572 A CN 110459572A CN 201910766543 A CN201910766543 A CN 201910766543A CN 110459572 A CN110459572 A CN 110459572A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- layer
- capacitance compensation
- area
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000003990 capacitor Substances 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 354
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 235000008429 bread Nutrition 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007323 disproportionation reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开的实施例提供了一种显示面板。该显示面板包括:基板;设置在基板上的显示区和开口区,所述显示区至少部分地包围所述开口区;以及电容补偿区,所述电容补偿区位于所述显示区的朝向所述开口区的一侧,其中,所述电容补偿区包括多个电容补偿单元,所述多个电容补偿单元的至少一些中的每个电容补偿单元包括:第一导电层,所述第一导电层与多条栅极线中的一条电连接;第二导电层,所述第二导电层在基板上的正投影与所述第一导电层在基板上的正投影至少部分地重叠;以及第一绝缘层,设置在第一导电层和第二导电层之间,用于对第一导电层和第二导电层进行电绝缘。
Description
技术领域
本公开涉及显示领域,尤其涉及一种显示面板。
背景技术
随着有机发光二极管(OLED)显示面板的迅速发展,消费者对显示装置外观要求越来越高,许多显示面板由传统的方形变成现在流行的异形结构,比如显示区的圆角化,显示区的异形挖槽等,异形结构对制作商无疑是一种挑战。例如,随着全面屏的发展,具有凹口设计的异型全面屏(例如“刘海”屏)越来越多地被手机制造商所采用。这种异型全面屏有利于获得更高的屏占比,而显示屏中的凹口设计能够为前置摄像头等部件预留设计空间。但这种凹口设计会导致在凹口两侧的像素栅极与正常像素栅极出现差异。这种差异有可能导致亮度不均的问题。
发明内容
本公开的实施例提供了一种显示面板,包括:基板;设置在基板上的显示区和开口区,所述显示区至少部分地包围所述开口区;以及电容补偿区,所述电容补偿区位于所述显示区的朝向所述开口区的一侧,其中,所述电容补偿区包括多个电容补偿单元,所述多个电容补偿单元的至少一些中的每个电容补偿单元包括:第一导电层,所述第一导电层与多条栅极线中的一条电连接;第二导电层,所述第二导电层在基板上的正投影与所述第一导电层在基板上的正投影至少部分地重叠;以及第一绝缘层,设置在第一导电层和第二导电层之间,用于对第一导电层和第二导电层进行电绝缘。
在一些实施例中,所述显示区包括:分别位于所述开口区两侧的第一子显示区和第二子显示区,其中,所述多条栅极线从所述第一子显示区经过所述电容补偿区延伸至所述第二子显示区。
在一些实施例中,第一导电层和第二导电层之间仅由第一绝缘层隔开。
在一些实施例中,所述显示区中设有薄膜晶体管,所述薄膜晶体管包括栅极;所述显示区包括:第三导电层,所述第三导电层用于形成所述薄膜晶体管的栅极;以及第四导电层,所述第四导电层与所述第三导电层至少部分交叠以形成电容器,且其中,所述第一导电层和第二导电层中的一者与所述第三导电层同层设置,所述第一导电层和第二导电层中的另一者与所述第四导电层同层设置。
在一些实施例中,所述第二导电层位于所述第一导电层的背对所述基板的一侧,且所述每个电容补偿单元还包括:第二绝缘层,所述第二绝缘层位于所述第二导电层的背对第一导电层的一侧;以及第五导电层,所述第五导电层位于所述第二绝缘层背对所述第一导电层的一侧。
在一些实施例中,所述第二绝缘层中设置有第一导电塞,所述第五导电层通过所述第一导电塞与所述第二导电层电连接。
在一些实施例中,所述每个电容补偿单元还包括:第三绝缘层,所述第三绝缘层位于所述第五导电层背对所述基板的一侧;以及第一电极层,所述第一电极层位于所述第三绝缘层背对所述基板的一侧,所述第一电极层与直流信号电连接;其中,所述第三绝缘层中设置有第二导电塞,所述第一电极层通过所述第二导电塞与所述第五导电层电连接。
在一些实施例中,在同一电容补偿单元中,第一导电层和第二导电层均具有矩形图案。
在一些实施例中,所述第一导电层位于所述第二导电层的背对所述基板的一侧,且所述每个电容补偿单元还包括:第二绝缘层,所述第二绝缘层位于所述第一导电层的背对第二导电层的一侧;以及第五导电层,所述第五导电层位于所述第二绝缘层背对所述第一导电层的一侧。
在一些实施例中,所述电容补偿区中设置有贯穿所述第一绝缘层和所述第二绝缘层的第三导电塞,所述第五导电层通过所述第三导电塞与所述第二导电层电连接且所述第三导电塞与所述第一导电层电绝缘。
在一些实施例中,所述每个电容补偿单元还包括:第三绝缘层,所述第三绝缘层位于所述第五导电层背对所述基板的一侧;以及第一电极层,所述第一电极层位于所述第三绝缘层背对所述基板的一侧,所述第一电极层与直流信号电连接,其中,所述第三绝缘层中设置有第二导电塞,所述第一电极层通过所述第二导电塞与所述第五导电层电连接。
在一些实施例中,在同一电容补偿单元中,第二导电层具有矩形图案,第一导电层具有矩形图案或者环形图案。
在一些实施例中,在同一电容补偿单元中,所述第一导电层的面积大于所述第二导电层的面积且第一导电层在基板上的正投影完全覆盖所述第二导电层在基板上的正投影。
在一些实施例中,在同一电容补偿单元中,所述第一导电层的面积小于所述第二导电层的面积且第二导电层在基板上的正投影完全覆盖所述第一导电层在基板上的正投影。
在一些实施例中,所述多个电容补偿单元包括:与第一栅极线连接的第一电容补偿单元和第二电容补偿单元;以及与第二栅极线连接的第三电容补偿单元和第四电容补偿单元,其中所述第一栅极线与所述第二栅极线彼此相邻,所述第一栅极线在所述电容补偿区中的至少一部分与所述第二栅极线在所述电容补偿区中的至少一部分分别设置在不同的层中。
在一些实施例中,所述第一栅极线在所述电容补偿区中的至少一部分与所述第一导电层同层设置,所述第二栅极线在所述电容补偿区中的至少一部分与所述第二导电层同层设置。
附图说明
为了更清楚地说明本公开文本的实施例的技术方案,下面将对实施例的附图进行简要说明,应当知道,以下描述的附图仅仅涉及本公开文本的一些实施例,而非对本公开文本的限制,其中:
图1示出根据本公开的实施例的一种显示面板的示意图;
图2示出根据本公开的实施例的显示面板中的电容补偿区的结构示意图;
图3A示出电容补偿区中电容补偿单元的一种示例性的排布的示意图;
图3B示出电容补偿区中电容补偿单元的另一种示例性的排布的示意图;
图4A示出电容补偿区中单个电容补偿单元的一种示例性的结构的俯视示意图;
图4B示出电容补偿区中单个电容补偿单元的另一种示例性的结构的俯视示意图;
图4C示出电容补偿区中单个电容补偿单元的再一种示例性的结构的俯视示意图;
图5A示出电容补偿区中单个电容补偿单元的一种示例性的结构的剖视示意图;
图5B示出电容补偿区中单个电容补偿单元的另一种示例性的结构的剖视示意图;
图5C示出电容补偿区中单个电容补偿单元的再一种示例性的结构的剖视示意图;以及
图6示意性地示出根据本公开的实施例的显示面板的显示区中与电容补偿单元的各个结构层对应的结构的示例。
具体实施方式
为更清楚地阐述本公开的目的、技术方案及优点,以下将结合附图对本公开的实施例进行详细的说明。应当理解,下文对于实施例的描述旨在对本公开的总体构思进行解释和说明,而不应当理解为是对本公开的限制。在说明书和附图中,相同或相似的附图标记指代相同或相似的部件或构件。为了清晰起见,附图不一定按比例绘制,并且附图中可能省略了一些公知部件和结构。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。措词“一”或“一个”不排除多个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”“顶”或“底”等等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。当诸如层、膜、区域或衬底基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”,或者可以存在中间元件。
在实际的显示面板中,对于显示区设有凹口的异形屏(诸如“刘海”屏等),一些栅极线可能需要经过非显示区来进行走线。由于在非显示区中没有像素单元、数据线等电极图案,栅极线在非显示区中的部分与位于不同层的电极图案形成的寄生电容,与栅极线在显示区的部分与位于不同层的电极图案形成的寄生电容差异会比较大。这样,经过非显示区的栅极线与不经过非显示区(完全在显示区中布设)的栅极线的寄生电容将存在明显差异,这种差异可能影响显示效果,例如产生云纹(Mura)等缺陷。为了对这种差异进行补偿,可以在栅极线所经过的非显示区中设置电容补偿单元,即通过其他的金属层结构来与栅极线形成电容结构,通过理论模拟计算设计补偿电容的大小。于是,栅极线所经过的设有电容补偿单元的非显示区亦可称为“电容补偿区”。
图1示意性地示出了根据本公开的实施例的一种显示面板100的俯视图。该显示面板100包括:显示区11、开口区12和电容补偿区13。在图1所示的实施例中,开口区12是一凹口结构,其被显示区11中的第一子显示区111、第二子显示区112和第三子显示区113分别从三面包围。然而,本公开的实施例不限于此,只要开口区12被显示区11至少部分地包围即可。例如,开口区12也可以是被显示区完全包围的封闭形状(如方孔、圆孔等)。开口区12例如可用于为前置摄像头等部件预留设计空间。电容补偿区13可位于所述显示区11的朝向所述开口区12的一侧。在图1所示的实施例中,电容补偿区13位于开口区12的下方。显示区11、开口区12和电容补偿区13均可以设置在显示面板100的基板10上。
图2更清楚地示出了电容补偿区13。对于图1和图2所示出的实施例,显示区11包括分别位于所述开口区12两侧的第一子显示区111和第二子显示区112。为了实现第一子显示区111和第二子显示区112中的像素的显示功能,多条栅极线14可以通过从所述第一子显示区111经过所述电容补偿区13延伸至所述第二子显示区112来布设。每条栅极线14可以用于连接一行像素。为了对于各条栅极线14进行电容补偿,所述电容补偿区13包括多个电容补偿单元20、20’、20”。所述多个电容补偿单元20、20’、20”的至少一些中的每个电容补偿单元包括:第一导电层21、第二导电层22以及设置在第一导电层21和第二导电层22之间的第一绝缘层23。所述第一导电层21与多条栅极线14中的一条电连接,所述第二导电层22在基板10上的正投影与所述第一导电层21在基板10上的正投影至少部分地重叠。第一绝缘层23用于对第一导电层21和第二导电层22进行电绝缘。这样的结构能够在第一导电层21和第二导电层22的相互交叠部之间形成补偿电容。图1和图2中还示出了第三子显示区113,由于第三子显示区113中的像素行并没有受到开口区12的影响,因此,第三子显示区113中的栅极线不需要经过电容补偿区13来进行电容补偿。
图4A、图4B、图4C分别示出了示例性的电容补偿单元20、20’、20”。为了清楚起见,在俯视图中仅仅示出了第一导电层21、第二导电层22和第五导电层24,其他各层结构均在对应的剖视图图5A、图5B、图5C(分别沿图4A、图4B、图4C中的虚线所截得)中示出。从图4A、图4B、图4C给出的电容补偿单元20、20’、20”的示例中可以看出,采用这种由第一导电层21和第二导电层22直接形成补偿电容的方式,在每个电容补偿单元20、20’、20”中,第一导电层21和第二导电层22都可以具有较大的面积。这使得每个电容补偿单元20、20’、20”中的补偿电容受工艺波动影响较小。在一些实施例中,第一导电层21和第二导电层22之间可以仅设置有一个绝缘层(即第一绝缘层23),而使补偿电容仅仅由第一导电层21和第二导电层22之间的交叠面积决定。即,第一导电层21和第二导电层22之间仅由第一绝缘层23隔开。这有利于简化电容补偿单元20、20’、20”的结构,节约空间,而不需要显示面板上的大面积的其他层(如多晶硅层等)来形成补偿电容。
在一些实施例中,在同一电容补偿单元20、20’、20”中,第一导电层21和第二导电层22可以均具有矩形图案。然而,本公开的实施例不限于此,例如,第一导电层21和第二导电层22也可以具有圆形、五边形、六边形等图案。
在电容补偿区13中使用的示例性的电容补偿单元20、20’、20”的结构在图4A、图4B、图4C以及图5A、图5B、图5C中逐一示出。如图4A和5A所示,电容补偿单元20还包括第五导电层24和第二绝缘层25,所述第二导电层22可以位于所述第一导电层21的背对所述基板10的一侧(在图中是上侧),且所述第二绝缘层25位于所述第二导电层22的背对第一导电层21的一侧(在图中是上侧),所述第五导电层24位于所述第二绝缘层25背对所述第一导电层21的一侧(在图中是上侧)。在一些实施例中,所述第二绝缘层25中设置有第一导电塞28,所述第五导电层24通过所述第一导电塞28与所述第二导电层22电连接。在一些实施例中,电容补偿单元20还包括:第三绝缘层26和第一电极层27。所述第三绝缘层26位于所述第五导电层24背对所述基板10的一侧(在图中是上侧),所述第一电极层27位于所述第三绝缘层26背对所述基板10的一侧(在图中是上侧),所述第一电极层27与直流信号(例如直流电源信号或公共连接端信号VSS等)电连接,且所述第三绝缘层26中设置有第二导电塞(或称为过孔)29,所述第一电极层27通过所述第二导电塞29与所述第五导电层24电连接。通过这样的结构,第二导电层22可以电连接至直流信号,例如直流电源信号、公共连接端信号或某电路输出的电平信号。这样第二导电层22可以一直处于固定的电位,这对于提高栅极线的电位的稳定性和一致性是有帮助的。
图4B和图5B所示出的电容补偿单元20’与如图4A和图5A所示出的电容补偿单元20的结构很类似,但第一导电层21和第二导电层22的面积不同。在图4A和图5A所示出的电容补偿单元20中,第一导电层21的面积大于第二导电层22的面积,而在图4B和图5B所示出的电容补偿单元20’中,第一导电层21的面积小于第二导电层22的面积。
图4C和图5C示出了另一种电容补偿单元20”。在该实施例中,所述第一导电层21位于所述第二导电层22的背对所述基板10的一侧(在图中是上侧),且每个电容补偿单元20”也包括:第五导电层24和第二绝缘层25。所述第二绝缘层25位于所述第一导电层21的背对第二导电层22的一侧(在图中是上侧),所述第五导电层24位于所述第二绝缘层25背对所述第一导电层21的一侧(在图中是上侧)。
在一些实施例中,所述电容补偿区13中设置有贯穿所述第一绝缘层23和所述第二绝缘层25的第三导电塞28’,所述第五导电层24通过所述第三导电塞28’与所述第二导电层22电连接且所述第三导电塞28’与所述第一导电层21电绝缘。与如图4B和图5B示出的电容补偿单元20’对比可知,图4C和图5C所示出的电容补偿单元20”中与栅极线电连接的第一导电层21比第二导电层22更远离基板。因此,第五导电层24必须穿过第一导电层21且与第一导电层21电绝缘才能实现与第二导电层22的电连接。为了更好地实现该功能,作为示例,第一导电层21可以设置成环形图案(例如矩形环图案),如图5C所示。然而,这仅仅是示意性的,本公开的实施例不限于此。
在一些实施例中,每个电容补偿单元20”也可以包括:第三绝缘层26和第一电极层27。所述第三绝缘层26位于所述第五导电层24背对所述基板10的一侧(在图中为上侧),所述第一电极层27位于所述第三绝缘层26背对所述基板10的一侧(在图中为上侧),所述第一电极层27与直流信号电连接,所述第三绝缘层26中设置有第二导电塞29,所述第一电极层27通过所述第二导电塞29与所述第五导电层24电连接。与前述相似,通过这样的结构,第二导电层22可以电连接至直流信号,例如直流电源信号或某电路输出的电平信号。这样第二导电层22可以一直处于固定的电位,这有利于提高栅极线的电位的稳定性和一致性。
在一些实施例中,第一电极层27例如可以为阳极层,第三绝缘层26例如可以为平坦化层。
在一些实施例中,在电容补偿单元20、20’和20”中,第一导电层21和第二导电层22中更靠近基板10的一者与基板10之间还可以设置有第五绝缘层30。
在一些实施例中,在同一电容补偿单元中,第二导电层22可以具有矩形图案,第一导电层21具有矩形图案或者环形图案。然而,这仅仅是示例性的,本公开的实施例不限于此。
在一些实施例中,在同一电容补偿单元中(例如在如图4A和图5A所示的电容补偿单元20中),第一导电层21的面积大于所述第二导电层22的面积且第一导电层21在基板10上的正投影完全覆盖所述第二导电层22在基板10上的正投影。在这种情况下,电容补偿单元的补偿电容主要由第二导电层22的面积决定,因此,在实际中可以通过控制电容补偿单元中的第二导电层22的面积大小来调整补偿电容的大小。
而在另一些实施例中,在同一电容补偿单元中(例如在如图4B和图5B所示的电容补偿单元20’中以及在如图4C和图5C所示的电容补偿单元20”中),第一导电层21的面积小于所述第二导电层22的面积且第二导电层22在基板10上的正投影完全覆盖所述第一导电层21在基板10上的正投影。在这种情况下,电容补偿单元的补偿电容主要由第一导电层21的面积决定,因此,在实际中可以通过控制电容补偿单元中的第一导电层21的面积大小来调整补偿电容的大小。当然,在本公开的实施例中,在同一电容补偿单元中,第一导电层21的面积也可以等于所述第二导电层22的面积。
在一些实施例中,在电容补偿单元20、20’、20”中的第一导电层21和第二导电层22可以与显示区11中的某些结构同层设置。这可以尽可能地简化工艺。例如,在显示区11中可以设有薄膜晶体管(例如像素单元的驱动电路中的薄膜晶体管),所述薄膜晶体管可以包括栅极(例如还可以包括源极、漏极等)。显示区11可包括:第三导电层41和第四导电层42。例如,第三导电层41可以用于形成所述薄膜晶体管的栅极,所述第四导电层42可以与所述第三导电层41至少部分交叠以用于形成电容器。电容补偿区13中的所述第一导电层21和第二导电层22中的一者与显示区11中的所述第三导电层41同层设置,所述第一导电层21和第二导电层22中的另一者与显示区11中的所述第四导电层42同层设置。相应地,电容补偿区13中的第一绝缘层23可以与显示区11中位于第三导电层41和第四导电层42之间的第四绝缘层43同层设置。上述仅仅是示例性的,本公开的实施例不限于此,例如,显示区11中的第三导电层41也可以是用于形成除去栅极之外的结构的导电层。
在本公开中所涉及的“同层设置”是指所涉及的层在同一工艺步骤中同时形成,而并不意味着这些层在横截面视图中必然具有同样的厚度或高度。利用“同层设置”这样的设计,可以尽可能地简化显示面板的制作工艺。
假定在显示区11中第三导电层41比第四导电层42更靠近基板10,如图6所示,则对于图4A和图5A所示的电容补偿单元20,第一导电层21可以与显示区11中的第三导电层41同层设置,而第二导电层22可以与显示区11中的第四导电层42同层设置。如前所述,在第一导电层21的面积大于所述第二导电层22的面积且第一导电层21在基板10上的正投影完全覆盖所述第二导电层22在基板10上的正投影的情况下,可以通过调整第二导电层22的面积来调节电容补偿单元20中的补偿电容的大小。在实际中,第二导电层22的面积可以通过调节该层的蚀刻率来改变。
类似地,假定在显示区11中第三导电层41比第四导电层42更靠近基板10,则对于图4B和图5B所示的电容补偿单元20’,第一导电层21也可以与显示区11中的第三导电层41同层设置,而第二导电层22可以与显示区11中的第四导电层42同层设置。如前所述,在第一导电层21的面积小于所述第二导电层22的面积且第二导电层22在基板10上的正投影完全覆盖所述第一导电层21在基板10上的正投影的情况下,可以通过调整第一导电层21的面积来调节电容补偿单元20’中的补偿电容的大小。在实际中,第一导电层21的面积同样可以通过调节该层的蚀刻率来改变。例如,对于不同的栅极线,可以施加以不同的补偿电容。然而,本公开的实施例不限于此,例如,对于不同的栅极线,也可以施加以不同的补偿电容。
然而,考虑第一导电层21与显示区11中的第三导电层41同层设置,因此,在制作工艺中,一旦改变了第一导电层21的蚀刻率,则显示区11中的第三导电层41的蚀刻率也会相应地改变。例如,在第三导电层41用于形成像素单元的驱动电路中的薄膜晶体管时,第三导电层41的蚀刻率可能是个比较敏感的参数,或者说工艺的容差较小。如果第三导电层41的蚀刻率变化幅度较大,则可能影响显示区11中的驱动电路的性能。因此,通常不宜对第三导电层41的蚀刻率进行调整。而相比之下,第四导电层42的蚀刻率的工艺容差要大于第三导电层41的蚀刻率。因此,在这种情况下,对于图4A和图5A所示的电容补偿单元20,其补偿电容的调节范围与图4B和图5B所示的电容补偿单元20’相比较,要更大些。
对于图4C和图5C所示的电容补偿单元20”,假定在显示区11中第三导电层41比第四导电层42更靠近基板10,则第一导电层21可以与显示区11中的第四导电层42同层设置,而第二导电层22可以与显示区11中的第三导电层41同层设置。如前所述,在第一导电层21的面积小于所述第二导电层22的面积且第二导电层22在基板10上的正投影完全覆盖所述第一导电层21在基板10上的正投影的情况下,可以通过调整第一导电层21的面积来调节电容补偿单元20”中的补偿电容的大小。在实际中,第一导电层21的面积同样可以通过调节该层的蚀刻率来改变。然而在图4C和图5C所示的电容补偿单元20”中,第一导电层21具有矩形环状的图案。因此与具有矩形图案的第一导电层21(例如在图4A和图5A所示的电容补偿单元20中)相比,第一导电层21的图案边界更多(不仅有外周边界还有内周边界),这会使得通过调整第一导电层21的蚀刻率来控制第一导电层21的面积大小更为困难。所以,从调整电容补偿单元20中的补偿电容的大小的难易的角度,图4A和图5A所示的电容补偿单元20比图4B和图5B所示的电容补偿单元20’以及图4C和图5C所示的电容补偿单元20”的效果更好。
图6中还示意性地示出了显示区11中可能存在的除第三导电层41和第四导电层42之外的多个其他的层,包括:第一栅极绝缘层48、源漏极层44、层间介质层45、平坦化层46、阳极层47、第二栅极绝缘层43以及有源层49。在一些实施例中,电容补偿区13中的第一绝缘层23可以与显示区11中的第二栅极绝缘层43同层设置;电容补偿区13中的第二绝缘层25可以与显示区11中的层间介质层45同层设置;电容补偿区13中的第五导电层24可以与显示区11中的源漏极层44同层设置;电容补偿区13中的第三绝缘层26可以与显示区11中的平坦化层46同层设置;电容补偿区13中的第一电极层27可以与显示区11中的阳极层47同层设置。这可以尽可能地简化显示面板的制作工艺。
在一些实施例中,如图3A和图3B所示,所述多个电容补偿单元可以包括:与第一栅极线141连接的第一电容补偿单元201和第二电容补偿单元202;以及与第二栅极线142连接的第三电容补偿单元203和第四电容补偿单元204。所述第一栅极线141与所述第二栅极线142彼此相邻,所述第一栅极线141在所述电容补偿区13中的至少一部分与所述第二栅极线142在所述电容补偿区13中的至少一部分分别设置在不同的层中。也就是说,相邻的栅极线在电容补偿区13中的部分不都设置在同一层中。这使得第一栅极线141和第二栅极线142在电容补偿区13中的部分可以布置得更为紧凑,从而减小电容补偿区13在显示面板上所占据的面积。
在一些实施例中,所述第一栅极线141在所述电容补偿区13中的至少一部分(例如连线1411)与所述第一导电层21同层设置,所述第二栅极线142在所述电容补偿区13中的至少一部分(例如连线1421)与所述第二导电层22同层设置。这可以充分利用现有的导电层来进行布线以对电容补偿区13进行空间优化。
在一些实施例中,例如如图3B所示,还可以在栅极线14(例如第一栅极线141、第二栅极线142或其它栅极线)中设置过渡连接部1431,该过渡连接部1431用于将栅极线14中处于不同层中的部分(或与电容补偿单元中的第一导电层或第二导电层)更好地相互连接。作为示例,当某一栅极线14在电容补偿区13中的第一部分与第一导电层21同层设置且该栅极线14在电容补偿区13中的第二部分与第二导电层22同层设置时,过渡连接部1431可与除第一导电层21和第二导电层22之外的另一导电层(例如第五导电层24)同层设置。过渡连接部1431与栅极线14在电容补偿区13中的上述第一部分和第二部分之间可以通过导电塞或导电孔电连接。然而,上述仅仅是示例性的,本公开的实施例不限于此。
另外,在图3A所示的示例中,当栅极线14的连线1411与电容补偿单元的第一导电层21不处于同一层中时,它们之间也可以通过导电塞或导电孔电连接。具体内容不再赘述。
在本公开的实施例中的各个导电层可以由导电金属制成,也可以由非金属导电材料制成。
本公开的实施例中的显示面板例如可以是有机发光二极管(OLED)显示面板,也可以是本领域已知的任何其他显示面板。
虽然结合附图对本公开进行了说明,但是附图中公开的实施例旨在对本公开的实施例进行示例性说明,而不能理解为对本公开的一种限制。附图中的尺寸比例仅仅是示意性的,并不能理解为对本公开的限制。
上述实施例仅例示性的说明了本公开的原理及构造,而非用于限制本公开,本领域的技术人员应明白,在不偏离本公开的总体构思的情况下,对本公开所作的任何改变和改进都在本公开的范围内。本公开的保护范围,应如本申请的权利要求书所界定的范围为准。
Claims (16)
1.一种显示面板,包括:
基板;
设置在基板上的显示区和开口区,所述显示区至少部分地包围所述开口区;以及
电容补偿区,所述电容补偿区位于所述显示区的朝向所述开口区的一侧,
其中,所述电容补偿区包括多个电容补偿单元,所述多个电容补偿单元的至少一些中的每个电容补偿单元包括:
第一导电层,所述第一导电层与多条栅极线中的一条电连接;
第二导电层,所述第二导电层在基板上的正投影与所述第一导电层在基板上的正投影至少部分地重叠;以及
第一绝缘层,设置在第一导电层和第二导电层之间,用于对第一导电层和第二导电层进行电绝缘。
2.根据权利要求1所述的显示面板,其中,所述显示区包括:
分别位于所述开口区两侧的第一子显示区和第二子显示区,
其中,所述多条栅极线从所述第一子显示区经过所述电容补偿区延伸至所述第二子显示区。
3.根据权利要求1所述的显示面板,其中,第一导电层和第二导电层之间仅由第一绝缘层隔开。
4.根据权利要求1所述的显示面板,其中,所述显示区中设有薄膜晶体管,所述薄膜晶体管包括栅极;
所述显示区包括:
第三导电层,所述第三导电层用于形成所述薄膜晶体管的栅极;以及
第四导电层,所述第四导电层与所述第三导电层至少部分交叠以形成电容器,且
其中,所述第一导电层和第二导电层中的一者与所述第三导电层同层设置,所述第一导电层和第二导电层中的另一者与所述第四导电层同层设置。
5.根据权利要求1所述的显示面板,其中,所述第二导电层位于所述第一导电层的背对所述基板的一侧,且所述每个电容补偿单元还包括:
第二绝缘层,所述第二绝缘层位于所述第二导电层的背对第一导电层的一侧;以及
第五导电层,所述第五导电层位于所述第二绝缘层背对所述第一导电层的一侧。
6.根据权利要求5所述的显示面板,其中,所述第二绝缘层中设置有第一导电塞,所述第五导电层通过所述第一导电塞与所述第二导电层电连接。
7.根据权利要求6所述的显示面板,其中,所述每个电容补偿单元还包括:
第三绝缘层,所述第三绝缘层位于所述第五导电层背对所述基板的一侧;以及
第一电极层,所述第一电极层位于所述第三绝缘层背对所述基板的一侧,所述第一电极层与直流信号电连接;
其中,所述第三绝缘层中设置有第二导电塞,所述第一电极层通过所述第二导电塞与所述第五导电层电连接。
8.根据权利要求5所述的显示面板,其中,在同一电容补偿单元中,第一导电层和第二导电层均具有矩形图案。
9.根据权利要求1所述的显示面板,其中,所述第一导电层位于所述第二导电层的背对所述基板的一侧,且所述每个电容补偿单元还包括:
第二绝缘层,所述第二绝缘层位于所述第一导电层的背对第二导电层的一侧;以及
第五导电层,所述第五导电层位于所述第二绝缘层背对所述第一导电层的一侧。
10.根据权利要求9所述的显示面板,其中,所述电容补偿区中设置有贯穿所述第一绝缘层和所述第二绝缘层的第三导电塞,所述第五导电层通过所述第三导电塞与所述第二导电层电连接且所述第三导电塞与所述第一导电层电绝缘。
11.根据权利要求10所述的显示面板,其中,所述每个电容补偿单元还包括:
第三绝缘层,所述第三绝缘层位于所述第五导电层背对所述基板的一侧;以及
第一电极层,所述第一电极层位于所述第三绝缘层背对所述基板的一侧,所述第一电极层与直流信号电连接,
其中,所述第三绝缘层中设置有第二导电塞,所述第一电极层通过所述第二导电塞与所述第五导电层电连接。
12.根据权利要求9所述的显示面板,其中,在同一电容补偿单元中,第二导电层具有矩形图案,第一导电层具有矩形图案或者环形图案。
13.根据权利要求1至12中任一项所述的显示面板,其中,在同一电容补偿单元中,所述第一导电层的面积大于所述第二导电层的面积且第一导电层在基板上的正投影完全覆盖所述第二导电层在基板上的正投影。
14.根据权利要求1至12中任一项所述的显示面板,其中,在同一电容补偿单元中,所述第一导电层的面积小于所述第二导电层的面积且第二导电层在基板上的正投影完全覆盖所述第一导电层在基板上的正投影。
15.根据权利要求1至12中任一项所述的显示面板,其中,所述多个电容补偿单元包括:
与第一栅极线连接的第一电容补偿单元和第二电容补偿单元;以及
与第二栅极线连接的第三电容补偿单元和第四电容补偿单元,
其中所述第一栅极线与所述第二栅极线彼此相邻,所述第一栅极线在所述电容补偿区中的至少一部分与所述第二栅极线在所述电容补偿区中的至少一部分分别设置在不同的层中。
16.根据权利要求15所述的显示面板,其中,所述第一栅极线在所述电容补偿区中的至少一部分与所述第一导电层同层设置,所述第二栅极线在所述电容补偿区中的至少一部分与所述第二导电层同层设置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910766543.7A CN110459572B (zh) | 2019-08-19 | 2019-08-19 | 显示面板 |
US17/280,656 US11950464B2 (en) | 2019-08-19 | 2020-07-31 | Display panel and electronic device |
PCT/CN2020/106305 WO2021031829A1 (zh) | 2019-08-19 | 2020-07-31 | 显示面板和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910766543.7A CN110459572B (zh) | 2019-08-19 | 2019-08-19 | 显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110459572A true CN110459572A (zh) | 2019-11-15 |
CN110459572B CN110459572B (zh) | 2023-01-06 |
Family
ID=68487569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910766543.7A Active CN110459572B (zh) | 2019-08-19 | 2019-08-19 | 显示面板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11950464B2 (zh) |
CN (1) | CN110459572B (zh) |
WO (1) | WO2021031829A1 (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111540313A (zh) * | 2020-05-11 | 2020-08-14 | 京东方科技集团股份有限公司 | 移位寄存器及驱动方法、驱动电路、显示基板和装置 |
WO2021031829A1 (zh) * | 2019-08-19 | 2021-02-25 | 京东方科技集团股份有限公司 | 显示面板和电子设备 |
CN113451358A (zh) * | 2020-03-24 | 2021-09-28 | 昆山国显光电有限公司 | 显示面板及显示装置 |
WO2022088980A1 (zh) * | 2020-10-29 | 2022-05-05 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
CN116841092A (zh) * | 2023-08-30 | 2023-10-03 | 惠科股份有限公司 | 阵列基板及其显示面板 |
WO2023245610A1 (zh) * | 2022-06-24 | 2023-12-28 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
US12004391B2 (en) | 2020-08-03 | 2024-06-04 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003255856A (ja) * | 2002-02-26 | 2003-09-10 | Internatl Business Mach Corp <Ibm> | ディスプレイ装置、駆動回路、アモルファスシリコン薄膜トランジスタ、およびoledの駆動方法 |
KR20080088083A (ko) * | 2007-03-28 | 2008-10-02 | 삼성에스디아이 주식회사 | 평판 표시장치 및 그 제조방법 |
CN103915431A (zh) * | 2013-06-17 | 2014-07-09 | 上海天马微电子有限公司 | 一种tft阵列基板、显示装置及阵列基板制作方法 |
CN104576708A (zh) * | 2015-01-28 | 2015-04-29 | 深圳市华星光电技术有限公司 | Oled像素结构 |
CN107785399A (zh) * | 2017-10-26 | 2018-03-09 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN109116644A (zh) * | 2018-08-29 | 2019-01-01 | 上海天马微电子有限公司 | 显示面板和显示装置 |
US20190051718A1 (en) * | 2018-06-26 | 2019-02-14 | Wuhan Tianma Micro-Electronics Co., Ltd. | Display panel and display device |
CN109449167A (zh) * | 2018-11-13 | 2019-03-08 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN109727997A (zh) * | 2017-10-30 | 2019-05-07 | 乐金显示有限公司 | 显示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107481669A (zh) * | 2017-09-08 | 2017-12-15 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN108010951A (zh) | 2017-11-30 | 2018-05-08 | 武汉天马微电子有限公司 | 一种有机发光显示面板及显示装置 |
KR102509413B1 (ko) | 2017-12-12 | 2023-03-10 | 엘지디스플레이 주식회사 | 표시 장치 |
CN108538907B (zh) | 2018-06-28 | 2021-01-05 | 武汉天马微电子有限公司 | 有机发光显示面板和有机发光显示装置 |
CN108598143B (zh) * | 2018-06-28 | 2021-03-09 | 武汉天马微电子有限公司 | 有机发光显示面板和有机发光显示装置 |
KR102578624B1 (ko) * | 2018-12-17 | 2023-09-13 | 엘지디스플레이 주식회사 | 표시장치 |
CN110459572B (zh) * | 2019-08-19 | 2023-01-06 | 京东方科技集团股份有限公司 | 显示面板 |
-
2019
- 2019-08-19 CN CN201910766543.7A patent/CN110459572B/zh active Active
-
2020
- 2020-07-31 US US17/280,656 patent/US11950464B2/en active Active
- 2020-07-31 WO PCT/CN2020/106305 patent/WO2021031829A1/zh active Application Filing
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003255856A (ja) * | 2002-02-26 | 2003-09-10 | Internatl Business Mach Corp <Ibm> | ディスプレイ装置、駆動回路、アモルファスシリコン薄膜トランジスタ、およびoledの駆動方法 |
KR20080088083A (ko) * | 2007-03-28 | 2008-10-02 | 삼성에스디아이 주식회사 | 평판 표시장치 및 그 제조방법 |
CN103915431A (zh) * | 2013-06-17 | 2014-07-09 | 上海天马微电子有限公司 | 一种tft阵列基板、显示装置及阵列基板制作方法 |
CN104576708A (zh) * | 2015-01-28 | 2015-04-29 | 深圳市华星光电技术有限公司 | Oled像素结构 |
CN107785399A (zh) * | 2017-10-26 | 2018-03-09 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN109727997A (zh) * | 2017-10-30 | 2019-05-07 | 乐金显示有限公司 | 显示装置 |
US20190051718A1 (en) * | 2018-06-26 | 2019-02-14 | Wuhan Tianma Micro-Electronics Co., Ltd. | Display panel and display device |
CN109116644A (zh) * | 2018-08-29 | 2019-01-01 | 上海天马微电子有限公司 | 显示面板和显示装置 |
CN109449167A (zh) * | 2018-11-13 | 2019-03-08 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021031829A1 (zh) * | 2019-08-19 | 2021-02-25 | 京东方科技集团股份有限公司 | 显示面板和电子设备 |
US11950464B2 (en) | 2019-08-19 | 2024-04-02 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display panel and electronic device |
CN113451358A (zh) * | 2020-03-24 | 2021-09-28 | 昆山国显光电有限公司 | 显示面板及显示装置 |
CN111540313A (zh) * | 2020-05-11 | 2020-08-14 | 京东方科技集团股份有限公司 | 移位寄存器及驱动方法、驱动电路、显示基板和装置 |
US11817161B2 (en) | 2020-05-11 | 2023-11-14 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Shift register, drive method, drive circuit, display substrate, and device |
US12004391B2 (en) | 2020-08-03 | 2024-06-04 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display device |
WO2022088980A1 (zh) * | 2020-10-29 | 2022-05-05 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
WO2023245610A1 (zh) * | 2022-06-24 | 2023-12-28 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
CN116841092A (zh) * | 2023-08-30 | 2023-10-03 | 惠科股份有限公司 | 阵列基板及其显示面板 |
CN116841092B (zh) * | 2023-08-30 | 2024-01-30 | 惠科股份有限公司 | 阵列基板及其显示面板 |
Also Published As
Publication number | Publication date |
---|---|
US11950464B2 (en) | 2024-04-02 |
CN110459572B (zh) | 2023-01-06 |
WO2021031829A1 (zh) | 2021-02-25 |
US20210384279A1 (en) | 2021-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110459572A (zh) | 显示面板 | |
US10367052B2 (en) | Display panel and display device | |
US10338724B2 (en) | Array substrate and method for fabricating the same, and display device and method for driving the same | |
CN203941365U (zh) | 阵列基板、显示面板及显示装置 | |
US9224762B1 (en) | Array substrate and display device | |
CN109585514A (zh) | 显示面板及具有该显示面板的显示装置 | |
KR20170124065A (ko) | 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 | |
US10613657B2 (en) | Array substrate, display panel and display device | |
WO2016119344A1 (zh) | 阵列基板及其制造方法和显示面板 | |
CN109697958A (zh) | 一种有机发光显示面板及有机发光显示装置 | |
WO2017049842A1 (zh) | 阵列基板及其制作方法、显示装置 | |
CN110265450A (zh) | 可拉伸显示基板及其制作方法、显示装置及工作方法 | |
WO2021218625A1 (zh) | 显示基板及其制作方法和显示装置 | |
CN108878453A (zh) | 一种阵列基板、显示面板及显示装置 | |
CN110047816A (zh) | 一种阵列基板、显示面板和显示装置 | |
US11049915B2 (en) | Display panel and intelligent terminal | |
CN105655378A (zh) | 一种阵列基板和oled显示面板、制备方法及显示装置 | |
CN103094069A (zh) | 像素结构及其制造方法 | |
TWI567462B (zh) | 畫素結構及畫素陣列 | |
CN108735762B (zh) | 画素结构 | |
CN105446030A (zh) | 液晶显示面板 | |
TWI715072B (zh) | 陣列基板及顯示裝置 | |
CN109270754A (zh) | 阵列基板和显示装置 | |
CN106597771A (zh) | 阵列基板、液晶显示面板和显示装置 | |
CN208271545U (zh) | 驱动基板和显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |