CN110431660A - 表面改性以改进非晶硅间隙填充 - Google Patents

表面改性以改进非晶硅间隙填充 Download PDF

Info

Publication number
CN110431660A
CN110431660A CN201880016713.3A CN201880016713A CN110431660A CN 110431660 A CN110431660 A CN 110431660A CN 201880016713 A CN201880016713 A CN 201880016713A CN 110431660 A CN110431660 A CN 110431660A
Authority
CN
China
Prior art keywords
substrate
feature
silicon
exposed
sealing end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880016713.3A
Other languages
English (en)
Other versions
CN110431660B (zh
Inventor
P·曼纳
江施施
A·B·玛里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN110431660A publication Critical patent/CN110431660A/zh
Application granted granted Critical
Publication of CN110431660B publication Critical patent/CN110431660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Element Separation (AREA)

Abstract

提供了用于用非晶硅(a‑Si)膜对半导体器件特征(诸如高深宽比沟槽)进行间隙填充的方法，所述方法涉及预处理基板的表面以将下面的羟基封端的硅(Si‑OH)或氢封端的硅(Si‑H)表面改性为氧氮化物封端的硅(Si‑ON)或氮化物封端的硅(Si‑N)并增强后续的a‑Si沉积。首先，提供基板，所述基板具有形成在所述基板的第一表面中的特征。然后，预处理所述基板的所述表面来增强所述基板的所述表面，以供进行随后的非晶硅的可流动沉积。然后，执行可流动沉积工艺以在所述基板的所述表面之上沉积可流动硅层。本文所述的方法一般通过共形硅沉积和可流动硅沉积工艺改进整体蚀刻选择性，以用高品质非晶硅膜来实现对特征之间的无缝间隙填充。

Description

表面改性以改进非晶硅间隙填充
背景技术
技术领域
本公开的示例总体涉及半导体制造工艺，更具体地，涉及用非晶硅膜对半导体器件的高深宽比沟槽进行间隙填充的方法，以及通过所述方法形成的器件。
相关技术的描述
对于许多半导体器件制造工艺，需要填充具有大于例如10∶1的高深宽比的窄沟槽，而不留下空隙。这种工艺的一个示例是浅沟槽隔离(STI)，其中膜需要具有高品质并在整个沟槽中具有很少的泄漏。随着半导体器件结构的尺寸继续减小并且深宽比增大，后固化工艺变得越来越困难并导致在整个被填充的沟槽中具有不同组成的膜。
常规地，非晶硅(a-Si)已经用于半导体制造工艺中，因为a-Si一般相对于其它膜(诸如氧化硅(SiO)和非晶碳(a-C))提供良好的蚀刻选择性。然而，常规的a-Si沉积方法，诸如等离子体增强化学气相沉积(PECVD)和保形沉积，不能用于对高深宽比沟槽进行间隙填充，因为高深宽比沟槽中形成了接缝。接缝可能导致在侧壁之间的沟槽中形成一个或多个间隙，这些间隙可能在后固化工艺期间进一步打开。这种接缝和间隙最终导致产量降低或甚至是半导体器件失效。另外，a-Si的PECVD也可能会导致在沟槽的底部处的空隙，这也可能导致半导体器件失效。
另外地，用a-Si填充高深宽比沟槽的成功取决于下面的表面的性质。例如，当下面的表面是羟基封端的硅(Si-OH)或氢封端的硅(Si-H)时，已观察到微小孔隙和微小空隙。
因此，需要一种用于对半导体器件的高深宽比沟槽进行间隙填充的方法，所述方法可提供无缝且无空隙的膜生长。
发明内容
提供了用于用非晶硅(a-Si)膜对半导体器件特征(诸如高深宽比沟槽)进行间隙填充的方法，所述方法涉及预处理基板的表面。所述预处理将下面的羟基封端的硅(Si-OH)或氢封端的硅(Si-H)表面改性为氮氧化物封端的硅(Si-ON)或氮化物封端的硅(Si-N)并增强后续的a-Si沉积。首先，将基板定位在处理腔室中，所述基板具有形成在所述基板的第一表面中的特征。然后，预处理所述基板的所述表面来增强所述基板的所述表面，以供进行随后的非晶硅的可流动沉积。然后，执行可流动沉积工艺以在所述基板的所述表面之上沉积可流动硅层。本文所述的方法一般通过共形硅沉积和可流动硅沉积工艺改进整体蚀刻选择性，以用高品质非晶硅膜实现对特征之间的无缝间隙填充。
在一个示例中，公开了一种用于制造半导体器件的方法。所述方法包括：将基板定位在处理腔室中，所述基板具有形成在所述基板的表面中的至少一个特征，所述至少一个特征具有侧壁和底表面；将形成在所述基板的所述表面中的所述至少一个特征暴露于预处理工艺；以及用可流动硅膜填充所述至少一个特征。所述预处理工艺包括将所述基板的所述表面暴露于惰性气体并将所述基板的所述表面暴露于反应性等离子体。
在另一个示例中，公开了一种用于制造半导体器件的方法。所述方法包括：将基板定位在处理腔室中，所述基板具有形成在所述基板的所述表面中的至少一个特征，所述至少一个特征具有侧壁和底表面；将形成在所述基板的所述表面中的所述至少一个特征暴露于预处理工艺；以及用可流动硅膜填充所述至少一个特征。所述预处理工艺包括将所述基板的所述表面暴露于一种或多种反应性自由基。
在又一个示例中，公开了一种半导体器件。所述半导体器件包括：基板，所述基板具有形成在所述基板的表面中的至少一个特征，所述至少一个特征具有侧壁和底表面；氮氧化物封端的硅层，所述氮氧化物封端的硅层设置在所述基板的所述表面以及所述至少一个特征的所述侧壁和所述底表面之上；以及可流动硅膜，所述可流动硅膜设置在所述氮氧化物封端的硅层之上。
附图说明
为了能够详细地理解本公开的上述特征的方式，可以参考示例获得上面简要地概述的本公开的更具体的描述，其中一些示例在附图中示出。然而，应当注意，附图仅示出了本公开的典型示例，并且因此不应视为限制范围，因为本公开可以允许其它同等有效示例。
图1是概述了根据本文所述的一个示例的方法的流程图。
图2A至图2C描绘了根据图1的方法的半导体器件的制造的阶段。
图3是根据一实施方式的处理腔室的示意性剖视图。
为了便于理解，尽可能地使用相同的附图标记标示各图共有的相同元件。另外，一个示例的元件可以有利地适于在本文所述的其它示例中利用。
具体实施方式
提供了用于用非晶硅(a-Si)膜对半导体器件特征(诸如高深宽比沟槽)进行间隙填充的方法，所述方法涉及预处理基板的表面以将下面的羟基封端的硅(Si-OH)或氢封端的硅(Si-H)表面改性为氧氮化物封端的硅(Si-ON)或氮化物封端的硅(Si-N)并增强后续的a-Si沉积。首先，将基板定位在处理腔室中，所述基板具有形成在所述基板的第一表面中的特征。然后，预处理所述基板的所述表面来增强所述基板的所述表面，以用于随后的非晶硅的可流动沉积。然后，执行可流动沉积工艺以在所述基板的所述表面之上沉积可流动硅层。本文所述的方法一般通过共形硅沉积和可流动硅沉积工艺提高整体蚀刻选择性，以用高品质非晶硅膜实现对特征之间的无缝间隙填充。
图1是概述用于用非晶硅膜对半导体器件的高深宽比沟槽进行间隙填充的方法100的流程图。图2A至图2C描绘了根据图1的方法100的半导体器件200的制造的阶段。下面根据如图2A至图2C所示的用非晶硅膜对半导体器件200的高深宽比沟槽进行间隙填充的阶段来描述方法100。下面的描述将涉及在基板（诸如硅基板)上形成的高深宽比沟槽；然而，本文描述的方法也适用于其它半导体器件特征之间的间隙填充。特征通常具有任何合适的形状，包括但不限于沟槽和圆柱形通孔。一般，“特征”表示任何有意的表面不规则。合适的特征示例包括但不限于：具有一个顶部、两个侧壁和一个底部的沟槽；具有一个顶部和两个侧壁的尖峰。特征可以具有任何合适的深宽比，或者说是特征的深度与特征的宽度的比率。在一些示例中，深宽比大于或等于约5∶1、10∶1、15∶1、20∶1、25∶1、30∶1、35∶1或40∶1。
方法100开始于操作102，其中将具有形成在基板208的含硅层210中的多个特征212(示为沟槽)的基板208(如图2A所示)定位在处理腔室内。基板208可以是任何合适的尺寸和材料，例如，300mm基板。特征212一般从基板213的表面延伸了深度(D)到达底表面214。特征212一般包括限定特征212的宽度(W)的第一侧壁216和第二侧壁218。如图2A所示，基板208具有多个特征212；然而，设想的是，基板208可以具有一个或多于一个特征212。如上所述，基板208的表面的含硅层210一般是羟基或氢封端的，这通常导致了微小孔隙和微小空隙问题。
在操作104处，在可流动硅膜沉积在基板208上之前但在具有特征212的基板208已经定位在处理腔室中之后，可以执行预处理工艺以预处理基板213的表面，从而在基板213、侧壁216和底部214的表面上形成预处理表面层220，如图2B所示。操作104一般将基板的下面的羟基封端的硅(Si-OH)或氢封端的硅(Si-H)表面改性为氮氧化物封端的硅(Si-ON)或氮化物封端的硅(Si-N)以增强后续的a-Si沉积。如下所述，可以使用各种预处理工艺。
在一个示例中，操作104的预处理工艺一般包括用预处理气体混合物处理基板213的表面和在其中形成的特征212。预处理气体混合物一般包括至少一种反应性气体，包括但不限于氢(H2)、氨(NH3)、氧气(O2)和一氧化二氮(N2O)中的至少一种。一般还将惰性气体(包括但不限于氦(He)、氩(Ar)等中的至少一种)供应到预处理气体混合物中。通过将基板213的表面暴露于惰性气体并将基板表面暴露于反应性等离子体，基板213的表面被改性为包含氧氮化物或氮封端的硅预处理表面层220，这使后续可流动非晶硅沉积增强，并且因此实现增强且无缝的间隙填充。预处理气体混合物一般由远程等离子体源(RPS)提供，诸如电容耦合等离子体(CCP)源或任何其它合适的源。
在另一个示例中，操作104的预处理工艺一般包括用反应性自由基处理基板213的表面和在其中形成的特征212。反应性自由基可以是来自已被滤出的离子的等离子体的自由基物质。反应性自由基一般包括但不限于NH3、H2、O2、N2O和N2中的一种或多种。反应性自由基一般由RPS(诸如CCP源)或任何其它合适的源提供。通过将基板213的表面暴露于反应性自由基，基板213的表面被改性为包含氮氧化物或氮封端的硅预处理表面层220，这导致随后可流动非晶硅沉积增强，且因此增强无缝间隙填充。
在操作104的预处理工艺期间，通常调节若干处理参数以控制预处理工艺。例如，当使用CCP源时，频率为13.6兆赫兹(MHz)或2MHz。处理腔室中的预处理工艺压力一般在约1托(T)与约50T之间，诸如约5托至约40托，例如约10托至约30托。在约10瓦特(W)与约1000W之间的RF功率一般被施加以维持预处理气体混合物中的等离子体。预处理工艺的温度通常在约0摄氏度(℃)与约400℃之间。
在又一个示例中，操作104的预处理工艺一般包括使用氨基硅烷和氯硅烷中的至少一种用Si-OH或Si-H键的化学钝化来处理基板213的表面和在其中形成的特征212。氨基硅烷的示例包括但不限于硅烷胺(H5NSi)和(3-氨基丙基)三乙氧基硅烷(APTES)。氯硅烷的示例包括但不限于CIH3Si。通过使用氨基硅烷和氯硅烷中的至少一种对基板213的表面执行化学钝化，基板213的表面被改性为包含氮氧化物或氮封端的硅预处理表面层220，这使后续可流动非晶硅沉积增强，并且由此实现增强且无缝的间隙填充。
在更进一步示例中，操作104的预处理工艺通常包括前述预处理工艺的任何组合。
在操作106处，特征212被填充有可流动硅膜222，如图2C所示。在一个示例中，可流动硅膜222沉积在硅衬垫层220上并与硅衬垫层220接触。可流动硅膜222通常包括氢(H)浓度大于约30％的非晶硅。可流动硅膜222填充特征212中的剩余空间，使得在特征212中基本上不形成接缝。可流动硅膜222可以通过任何合适的工艺沉积，所述工艺诸如美国专利申请序列第62/354,743号中描述的工艺，所述文件的全部内容以引用的方式并入本文并在下文中进行讨论。
在一个示例中，通过PECVD工艺沉积可流动硅膜222。PECVD工艺一般通过将基板213的表面暴露于反应性气体开始，反应性气体一般包括一种或多种物质。例如，反应性气体一般包括第二前驱物和等离子体气体，其用作第一前驱物的稀释剂或载气。第二前驱物一般包括甲硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)和丁硅烷(Si4H10)中的一种或多种。等离子体气体一般包括氦(He)、氩(Ar)、氢(H2)、氪(Kr)、氮气(N2)、氧气(O2)、臭氧(O3)或氨(NH3)中的一种或多种。
等离子体可以在处理腔室内产生或点燃(例如，直接等离子体)，或可以在处理腔室外产生并流入处理腔室(例如，远程等离子体)。用于点燃等离子体的射频(RF)功率一般在约10瓦特(W)与约200瓦特之间。在用于沉积可流动硅膜的PECVD工艺期间，处理环境中的温度一般在约-100℃与约50℃之间，并且压力一般在约1托与约10托之间。
可流动硅膜222一般具有合适的厚度以填充特征212中的剩余空间。在上面讨论的其中特征212具有约20nm的宽度(W)的示例中，可流动硅膜222一般具有约4nm的厚度，从而在特征212中提供无缝间隙填充。
在操作106之后，可以执行进一步的处理操作，诸如固化操作和/或退火操作，以增大可流动硅膜222的密度。另外地，设想的是，可以在操作102、104和106之前或之间执行操作(诸如预清洁)。
图3是根据一个实施方式的处理腔室300的示意性剖视图。示例性处理腔室可从位于加利福尼亚州圣克拉拉市的应用材料公司获得。应当理解，下面描述的腔室是示例性腔室，并且其它腔室(包括来自其它制造商的腔室)可以一起使用或进行修改以实现本公开的各方面。
等离子体处理腔室300包括腔室主体302、基板支撑组件305、以及与基板支撑组件305相对地定位的气体分配组件304，并且它们之间限定工艺容积306。气体分配组件被配置成将气体均匀地分配到等离子体处理腔室300的工艺容积306中，以促进膜沉积到定位在基板支撑件305上的基板310上。气体分配组件304包括气体入口通道317，气体入口通道317将气体从气流控制器320输送到悬挂在吊板319上的气体分配歧管318中。气体分配歧管318包括多个孔或喷嘴（未示出)，在处理期间气体混合物通过所述多个孔或喷嘴注入到工艺容积306中。气体分配组件304可连接到RF回路322，以允许施加到基板支撑件308的RF能量在工艺容积306内产生电场，所述电场用于产生用于处理基板310的等离子体。电源320可以提供DC能量源，同时电源321可以提供RF能量源，以促进等离子体产生和/或对基板310的吸紧。
基板支撑组件305包括基板支撑件308、基部315、将基部315连接到基板支撑件108的杆314、以及驱动系统303。基板支撑组件305设置在等离子体处理腔室300的内部容积内。基板支撑件308具有支撑基板310的上表面309和用于将杆314安装到基板支撑件308的下表面311。基板支撑件308通过耦接到位于腔室主体302外部的驱动系统303的杆314可移动地设置在工艺容积306中。杆314和基部315连接到驱动系统303和波纹管(未示出)，以允许基板支撑件308升高、降低和/或旋转。
在处理期间，根据上述方面，将工艺气体提供给处理腔室300以沉积膜。
可以在单个腔室中执行上述方法，诸如预处理工艺和可流动硅沉积，所述单个腔室诸如可从加利福尼亚州圣克拉拉市应用材料公司获得的腔室，或上述工艺可在包括执行各种功能的多个腔室的群集工具的各个腔室中执行，所述群集工具诸如可从加利福尼亚州圣克拉拉市应用材料公司获得的
本公开的示例提供了用于用a-Si膜对半导体器件特征(诸如高深宽比沟槽)进行间隙填充的方法，所述方法涉及预处理基板的表面以将下面的Si-OH或Si-H表面改性为Si-ON或Si-N。基板的下面的表面的改性产生改进的间隙填充，并且更具体地是不出现微小孔隙问题的具有无缝和无隙a-Si间隙填充的半导体器件。更一般地，本文所述的示例致使半导体器件具有增大的硅密度和提高的均匀性，这最终提高了器件功能。
虽然前述内容针对本公开的示例，但是可以在不脱离本公开的基本范围的情况下设计本公开的其它和进一步示例，并且本公开的范围由所附权利要求确定。
权利要求书(按照条约第19条的修改)
1.一种用于制造半导体器件的方法，包括：
定位基板，所述基板具有至少一个特征，所述至少一个特征形成在所述基板的表面中，所述至少一个特征具有侧壁和底表面；
将形成在所述基板的所述表面中的所述至少一个特征暴露于预处理工艺，所述预处理工艺包括：
将所述基板的所述表面暴露于惰性气体；以及
将所述基板的所述表面暴露于反应性等离子体；以及
用可流动硅膜填充所述至少一个特征。
2.如权利要求1所述的方法，其中所述惰性气体包括氦和氩中的一种或多种。
3.如权利要求1所述的方法，其中所述反应性等离子体包括氢气和氨中的一种或多种。
4.如权利要求1所述的方法，其中在将形成在所述基板的所述表面中的所述至少一个特征暴露于所述预处理工艺之前的所述基板的所述表面是羟基或氢封端的硅。
5.如权利要求4所述的方法，其中在将形成在所述基板的所述表面中的所述至少一个特征暴露于所述预处理工艺之后的所述基板的所述表面是氮氧化物封端的硅或氮封端的硅。
6.如权利要求1所述的方法，其中将形成在所述基板的所述表面中的所述至少一个特征暴露于预处理工艺发生在约0摄氏度与约400摄氏度之间的温度下。
7.如权利要求1所述的方法，其中将形成在所述基板的所述表面中的所述至少一个特征暴露于预处理工艺发生在约1托与约50托之间的压力下。
8.如权利要求1所述的方法，其中将形成在所述基板的所述表面中的所述至少一个特征暴露于预处理工艺发生在约10瓦特与约1000瓦特之间的功率下。
9.如权利要求1所述的方法，其中将形成在所述基板的所述表面中的所述至少一个特征暴露于预处理工艺发生在约13.6兆赫兹或约2兆赫兹的频率下。
10.一种用于制造半导体器件的方法，包括：
提供基板，所述基板具有至少一个特征，所述至少一个特征形成在所述基板的表面中，所述至少一个特征具有侧壁和底表面；
将形成在所述基板的所述表面中的所述至少一个特征暴露于预处理工艺，所述预处理工艺包括：
将所述基板的所述表面暴露于一种或多种反应性自由基；以及
用可流动硅膜填充所述至少一个特征。
11.如权利要求10所述的方法，其中所述一种或多种反应性自由基选自由以下项组成的组：氨、氢、氧、一氧化二氮和氮。
12.如权利要求10所述的方法，其中在将形成在所述基板的所述表面中的所述至少一个特征暴露于所述预处理工艺之前的所述基板的所述表面是羟基或氢封端的硅。
13.如权利要求12所述的方法，其中在将形成在所述基板的所述表面中的所述至少一个特征暴露于所述预处理工艺之后的所述基板的所述表面是氮氧化物封端的硅或氮封端的硅。
14.一种半导体器件，包括：
基板，所述基板具有至少一个特征，所述至少一个特征形成在所述基板的表面中，所述至少一个特征具有侧壁和底表面；
氮氧化物封端的硅层，所述氮氧化物封端的硅层设置在所述基板的所述表面以及所述至少一个特征的所述侧壁和所述底表面之上；以及
可流动硅膜，所述可流动硅膜设置在所述氮氧化物封端的硅层之上。
15.如权利要求14所述的半导体器件，其中所述氮氧化物封端的硅层设置在所述基板的所述表面以及所述至少一个特征的所述侧壁和所述底表面上并与所述基板的所述表面以及所述至少一个特征的所述侧壁和所述底表面接触。

Claims (15)

1.一种用于制造半导体器件的方法，包括：
定位基板，所述基板具有至少一个特征，所述至少一个特征形成在所述基板的表面中，所述至少一个特征具有侧壁和底表面；
将形成在所述基板的所述表面中的所述至少一个特征暴露于预处理工艺，所述预处理工艺包括：
将所述基板的所述表面暴露于惰性气体；以及
将所述基板的所述表面暴露于反应性等离子体；以及
用可流动硅膜填充所述至少一个特征。
2.如权利要求1所述的方法，其中所述惰性气体包括氦和氩中的一种或多种。
3.如权利要求1所述的方法，其中所述反应性等离子体包括氢气和氨中的一种或多种。
4.如权利要求1所述的方法，其中在将形成在所述基板的所述表面中的所述至少一个特征暴露于所述预处理工艺之前的所述基板的所述表面是羟基或氢封端的硅。
5.如权利要求4所述的方法，其中在将形成在所述基板的所述表面中的所述至少一个特征暴露于所述预处理工艺之后的所述基板的所述表面是氮氧化物封端的硅或氮封端的硅。
6.如权利要求1所述的方法，其中将形成在所述基板的所述表面中的所述至少一个特征暴露于预处理工艺发生在约0摄氏度与约400摄氏度之间的温度下。
7.如权利要求1所述的方法，其中将形成在所述基板的所述表面中的所述至少一个特征暴露于预处理工艺发生在约1托与约50托之间的压力下。
8.如权利要求1所述的方法，其中将形成在所述基板的所述表面中的所述至少一个特征暴露于预处理工艺发生在约10瓦特与约1000瓦特之间的功率下。
9.如权利要求1所述的方法，其中将形成在所述基板的所述表面中的所述至少一个特征暴露于预处理工艺发生在约13.6兆赫兹或约2兆赫兹的频率下。
10.一种用于制造半导体器件的方法，包括：
提供基板，所述基板具有至少一个特征，所述至少一个特征形成在所述基板的表面中，所述至少一个特征具有侧壁和底表面；
将形成在所述基板的所述表面中的所述至少一个特征暴露于预处理工艺，所述预处理工艺包括：
将所述基板的所述表面暴露于一种或多种反应性自由基；以及
用可流动硅膜填充所述至少一个特征。
11.如权利要求10所述的方法，其中所述一种或多种反应性自由基选自由以下项组成的组：氨、氢、氧、一氧化二氮和氮。
12.如权利要求10所述的方法，其中在将形成在所述基板的所述表面中的所述至少一个特征暴露于所述预处理工艺之前的所述基板的所述表面是羟基或氢封端的硅。
13.如权利要求12所述的方法，其中在将形成在所述基板的所述表面中的所述至少一个特征暴露于所述预处理工艺之后的所述基板的所述表面是氮氧化物封端的硅或氮封端的硅。
14.一种半导体器件，包括：
基板，所述基板具有至少一个特征，所述至少一个特征形成在所述基板的表面中，所述至少一个特征具有侧壁和底表面；
氮氧化物封端的硅层，所述氮氧化物封端的硅层设置在所述基板的所述表面以及所述至少一个特征的所述侧壁和所述底表面之上；以及
可流动硅膜，所述可流动硅膜设置在所述氮氧化物封端的硅层之上。
15.如权利要求14所述的半导体器件，其中所述氮氧化物封端的硅设置在所述基板的所述表面以及所述至少一个特征的所述侧壁和所述底表面上并与所述基板的所述表面以及所述至少一个特征的所述侧壁和所述底表面接触。
CN201880016713.3A 2017-04-07 2018-03-27 表面改性以改进非晶硅间隙填充 Active CN110431660B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762482736P 2017-04-07 2017-04-07
US62/482,736 2017-04-07
PCT/US2018/024502 WO2018187083A1 (en) 2017-04-07 2018-03-27 Surface modification to improve amorphous silicon gapfill

Publications (2)

Publication Number Publication Date
CN110431660A true CN110431660A (zh) 2019-11-08
CN110431660B CN110431660B (zh) 2023-09-29

Family

ID=63711855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880016713.3A Active CN110431660B (zh) 2017-04-07 2018-03-27 表面改性以改进非晶硅间隙填充

Country Status (5)

Country Link
US (2) US10483102B2 (zh)
JP (1) JP7101191B2 (zh)
KR (2) KR102616070B1 (zh)
CN (1) CN110431660B (zh)
WO (1) WO2018187083A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230162158A (ko) * 2017-03-31 2023-11-28 어플라이드 머티어리얼스, 인코포레이티드 고종횡비 트렌치들을 비정질 실리콘 막으로 갭충전하기 위한 2-단계 프로세스
JP2022111764A (ja) 2021-01-20 2022-08-01 東京エレクトロン株式会社 シリコン含有膜の形成方法及び処理装置
WO2023026329A1 (ja) * 2021-08-23 2023-03-02 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020177270A1 (en) * 2001-05-23 2002-11-28 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation
US20060045988A1 (en) * 2004-08-27 2006-03-02 National Cheng Kung University Pretreatment process of a substrate in micro/nano imprinting technology
JP2008500742A (ja) * 2004-05-21 2008-01-10 アプライド　マテリアルズ　インコーポレイテッド 高誘電率誘電材料への酸窒化シリコン層の形成
KR20100069603A (ko) * 2008-12-15 2010-06-24 노벨러스 시스템즈, 인코포레이티드 Ｐｅｃｖｄ 유동성 유전체 갭 충전
US7947551B1 (en) * 2010-09-28 2011-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench isolation structure
WO2011072143A2 (en) * 2009-12-09 2011-06-16 Novellus Systems, Inc. Novel gap fill integration
US20120149213A1 (en) * 2010-12-09 2012-06-14 Lakshminarayana Nittala Bottom up fill in high aspect ratio trenches

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3872071B2 (ja) 2004-05-19 2007-01-24 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7601652B2 (en) * 2005-06-21 2009-10-13 Applied Materials, Inc. Method for treating substrates and films with photoexcitation
JP4534041B2 (ja) * 2005-08-02 2010-09-01 株式会社デンソー 半導体装置の製造方法
JP4249765B2 (ja) 2006-07-05 2009-04-08 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7999355B2 (en) * 2008-07-11 2011-08-16 Air Products And Chemicals, Inc. Aminosilanes for shallow trench isolation films
US7825040B1 (en) * 2009-06-22 2010-11-02 Asm Japan K.K. Method for depositing flowable material using alkoxysilane or aminosilane precursor
US8728956B2 (en) * 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition
US8664127B2 (en) * 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US8685867B1 (en) * 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
JP2012216632A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ処理方法、及び素子分離方法
US8592328B2 (en) * 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
US9330939B2 (en) 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US9177780B2 (en) 2012-10-02 2015-11-03 Applied Materials, Inc. Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
GB201218697D0 (en) * 2012-10-18 2012-11-28 Spts Technologies Ltd A method of depositing an amorphous silicon film
US9362133B2 (en) * 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US9396986B2 (en) * 2013-10-04 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming a trench structure
US9570287B2 (en) * 2014-10-29 2017-02-14 Applied Materials, Inc. Flowable film curing penetration depth improvement and stress tuning
WO2016104292A1 (ja) * 2014-12-25 2016-06-30 株式会社日立国際電気 半導体装置の製造方法、記録媒体及び基板処理装置
JP6501576B2 (ja) * 2015-03-24 2019-04-17 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
US9754779B1 (en) * 2016-02-19 2017-09-05 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020177270A1 (en) * 2001-05-23 2002-11-28 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation
JP2008500742A (ja) * 2004-05-21 2008-01-10 アプライド　マテリアルズ　インコーポレイテッド 高誘電率誘電材料への酸窒化シリコン層の形成
US20060045988A1 (en) * 2004-08-27 2006-03-02 National Cheng Kung University Pretreatment process of a substrate in micro/nano imprinting technology
KR20100069603A (ko) * 2008-12-15 2010-06-24 노벨러스 시스템즈, 인코포레이티드 Ｐｅｃｖｄ 유동성 유전체 갭 충전
WO2011072143A2 (en) * 2009-12-09 2011-06-16 Novellus Systems, Inc. Novel gap fill integration
US7947551B1 (en) * 2010-09-28 2011-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench isolation structure
US20120149213A1 (en) * 2010-12-09 2012-06-14 Lakshminarayana Nittala Bottom up fill in high aspect ratio trenches

Also Published As

Publication number Publication date
US20180294154A1 (en) 2018-10-11
JP7101191B2 (ja) 2022-07-14
US10643841B2 (en) 2020-05-05
KR20190128678A (ko) 2019-11-18
JP2020517097A (ja) 2020-06-11
CN110431660B (zh) 2023-09-29
KR20230132639A (ko) 2023-09-15
WO2018187083A1 (en) 2018-10-11
KR102616070B1 (ko) 2023-12-19
KR102579245B1 (ko) 2023-09-14
US10483102B2 (en) 2019-11-19
US20200075329A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
US10699903B2 (en) Two-step process for gapfilling high aspect ratio trenches with amorphous silicon film
US11821078B2 (en) Method for forming precoat film and method for forming silicon-containing film
KR101853802B1 (ko) 라디칼­성분 ｃｖｄ에 의한 컨포멀 층들
KR102384484B1 (ko) 펄싱된 플라즈마 노출을 사용하여 플라즈마 강화된 원자층 증착
KR102209817B1 (ko) 유기금속 공-반응물들과의 교차-복분해 반응들을 통해 ｓｉｃ 및 ｓｉｃｎ 막들을 증착시키기 위한 장치들 및 방법들
US7939422B2 (en) Methods of thin film process
US7097886B2 (en) Deposition process for high aspect ratio trenches
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
US20090280652A1 (en) Production method for semiconductor device and substrate processing apparatus
KR20130130035A (ko) Hdp-cvd에 의한 폴리실리콘 필름
SG181858A1 (en) Wet oxidation process performed on a dielectric material formed from a flowable cvd process
WO2011049800A2 (en) Stress management for tensile films
KR20230025035A (ko) 가스 분배 및 개별적인 펌핑을 갖는 배치 경화 챔버
US10643841B2 (en) Surface modification to improve amorphous silicon gapfill
KR20210063434A (ko) 갭 충진 (gapfill) 을 위한 도핑되거나 도핑되지 않은 실리콘 카바이드 증착 및 원격 수소 플라즈마 노출
JP2022549243A (ja) 誘電体材料を堆積する方法及び装置
US20150140833A1 (en) Method of depositing a low-temperature, no-damage hdp sic-like film with high wet etch resistance
KR20220025057A (ko) 유전체 재료를 경화시키기 위한 방법들 및 장치
CN108447774B (zh) 同时去除热氧化膜和去除沉积氧化膜的方法及设备
TW202302906A (zh) 可流動ｃｖｄ膜缺陷減少
KR20210024348A (ko) 박막 증착 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant