CN110416301A - 横向双扩散晶体管及其形成方法 - Google Patents

横向双扩散晶体管及其形成方法 Download PDF

Info

Publication number
CN110416301A
CN110416301A CN201810400969.6A CN201810400969A CN110416301A CN 110416301 A CN110416301 A CN 110416301A CN 201810400969 A CN201810400969 A CN 201810400969A CN 110416301 A CN110416301 A CN 110416301A
Authority
CN
China
Prior art keywords
gate structure
additional gate
layer
region
additional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810400969.6A
Other languages
English (en)
Inventor
杨震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810400969.6A priority Critical patent/CN110416301A/zh
Publication of CN110416301A publication Critical patent/CN110416301A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种横向双扩散晶体管及其形成方法，横向双扩散晶体管包括：基底；位于基底中的漂移区；位于基底中的源端阱区，源端阱区和漂移区邻接且位于漂移区的侧部；位于所述漂移区中的场氧化层；位于部分源端阱区上的栅极结构，且源端阱区上的栅极结构还延伸至部分漂移区和部分场氧化层上；位于所述栅极结构和场氧化层一侧的漂移区中的漏区；附加栅极结构，附加栅极结构和栅极结构分立，所述附加栅极结构位于栅极结构和漏区之间的部分场氧化层上；位于所述附加栅极结构顶部表面的电容，所述电容的一端与附加栅极结构连接，所述电容的另一端和地线电学连接。所述横向双扩散晶体管的性能得到提高。

Description

横向双扩散晶体管及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种横向双扩散晶体管及其形成方法。
背景技术
功率场效应晶体管是一种重要的晶体管。所述功率场效应晶体管主要包括垂直扩散MOS(Vertical Diffused Metal Oxide semiconductor，VDMOS)晶体管和横向扩散MOS(Lateral Double-Diffused MOSFET，LDMOS)晶体管。相对于VDMOS晶体管，LDMOS晶体管具有许多优点，如更好的热稳定性和频率稳定性、更高的增益、更低的反馈电容和热阻、以及恒定的输入阻抗。其中，LDMOS晶体管常应用于耐高压领域。
然而，现有技术中形成的LDMOS晶体管的性能较差。
发明内容
本发明解决的问题是提供一种横向双扩散晶体管及其形成方法，以提高横向双扩散晶体管的性能。
为解决上述问题，本发明提供一种横向双扩散晶体管，包括：基底；位于所述基底中的漂移区；位于所述基底中的源端阱区，所述源端阱区和所述漂移区邻接且位于所述漂移区的侧部；位于所述漂移区中的场氧化层；位于部分源端阱区上的栅极结构，且源端阱区上的栅极结构还延伸至部分漂移区和部分场氧化层上；位于所述栅极结构和场氧化层一侧的漂移区中的漏区；附加栅极结构，所述附加栅极结构和所述栅极结构分立，所述附加栅极结构位于所述栅极结构和漏区之间的部分场氧化层上；位于所述附加栅极结构顶部表面的电容，所述电容的一端与附加栅极结构连接，所述电容的另一端和地线电学连接。
可选的，所述电容包括：位于所述附加栅极结构顶部表面的第一金属层；位于所述第一金属层上的第二金属层，所述第二金属层和地线电学连接；位于所述第一金属层和所述第二金属层之间的电容介质层。
可选的，所述第一金属层和第二金属层均为垂直于基底表面的插塞结构。
可选的，还包括：电容连接层，所述电容连接层具有相对的第一端和第二端，所述第二金属层与所述第一端连接，所述第二端接地线。
可选的，所述附加栅极结构包括附加栅介质层和位于附加栅介质层上的附加栅电极，所述附加栅介质层位于所述栅极结构和漏区之间的部分场氧化层上。
可选的，所述附加栅介质层的材料为氧化硅或高K介质材料；所述附加栅电极的材料为多晶硅。
可选的，还包括：位于所述栅极结构和场氧化层另一侧的源端阱区中的源区。
本发明还提供一种横向双扩散晶体管的形成方法，包括：提供基底；在所述基底中形成漂移区和源端阱区，所述源端阱区和所述漂移区邻接且位于所述漂移区的侧部；在所述漂移区中形成场氧化层；在部分源端阱区上形成栅极结构，且源端阱区上的栅极结构还延伸至部分漂移区和部分场氧化层上；在部分场氧化层上形成附加栅极结构，所述附加栅极结构和所述栅极结构分立；在所述栅极结构和场氧化层一侧的漂移区中形成漏区，所述附加栅极结构位于所述栅极结构和所述漏区之间的部分场氧化层上；形成所述栅极结构、附加栅极结构和漏区后，在所述附加栅极结构的顶部表面形成电容，所述电容的一端与附加栅极结构连接，所述电容的另一端和地线电学连接。
可选的，在形成所述栅极结构的过程中形成所述附加栅极结构；形成所述栅极结构和所述附加栅极结构的方法包括：在基底和场氧化层上形成栅介质材料层；在所述栅介质材料层表面栅电极材料层；图形化所述栅电极材料层和所述栅介质材料层，形成所述栅极结构和所述附加栅极结构。
可选的，所述附加栅极结构包括附加栅介质层和位于附加栅介质层上的附加栅电极，所述附加栅介质层位于所述栅极结构和漏区之间的部分场氧化层上；所述附加栅介质层的材料为氧化硅或高K介质材料；所述附加栅电极的材料为多晶硅。
可选的，形成所述电容的方法包括：在所述附加栅极结构的顶部表面形成第一金属层；在所述第一金属层上形成第二金属层；形成电容介质层，所述电容介质层位于第一金属层和第二金属层之间，所述第二金属层和地线电学连接。
可选的，所述第一金属层和第二金属层均为垂直于基底表面的插塞结构。
可选的，还包括：形成电容连接层，所述电容连接层具有相对的第一端和第二端，所述第二金属层与所述第一端连接，所述第二端接地线。
可选的，还包括：在形成所述漏区的过程中，在所述栅极结构和场氧化层的另一侧的源端阱区中形成源区。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的横向双扩散晶体管中，栅极结构和漏区之间的部分场氧化层上具有附加栅极结构，附加栅极结构底部的漂移区能被耗尽，这样使得栅极结构底部漂移区中的耗尽层延展至附加栅极结构底部的漂移区中，漂移区中的耗尽层较长，因此利于降压。由于所述附加栅极结构和所述栅极结构分立，因此能够在所述附加栅极结构上和所述栅极结构上分别施加不同的电势，所述附加栅极结构上施加的电势不受栅极结构上施加的电势的限制。所述附加栅极结构、附加栅极结构下方的场氧化层以及附加栅极结构下方的漂移区构成场板电容，且附加栅极结构底部的漂移区中具有耗尽电容。所述横向双扩散晶体管在附加栅极结构的顶部表面设置额外的电容，该电容的一端接地，使得附加栅极结构上的电压大于零，该电容用于调制减小所述场板电容和耗尽电容上施加的总电压，从而使得附加栅极结构底部的漂移区中的电场较小，使得耗尽层不容易被击穿，利于提高击穿电压。综上，提高了横向双扩散晶体管的性能。
本发明技术方案提供的横向双扩散晶体管的形成方法中，形成了附加栅极结构，这样使得栅极结构底部漂移区中的耗尽层延展至附加栅极结构底部的漂移区中，漂移区中的耗尽层较长，因此利于降压。由于附加栅极结构和栅极结构分立，因此能够在所述附加栅极结构上和所述栅极结构上分别施加不同的电势，所述附加栅极结构上施加的电势不受栅极结构上施加的电势的限制。所述横向双扩散晶体管还在附加栅极结构的顶部表面形成了额外的电容，该电容的一端接地，使得附加栅极结构上的电压大于零，该电容能够调制减小附加栅极结构底部的漂移区中的电场，使得耗尽层不容易被击穿。综上，提高了横向双扩散晶体管的性能。
附图说明
图1是一种横向双扩散晶体管的结构示意图；
图2至图7是本发明一实施例中横向双扩散晶体管形成过程的结构示意图；
图8为本发明实施例中横向双扩散晶体管的工作原理示意图。
具体实施方式
正如背景技术所述，现有技术形成的横向双扩散晶体管的性能较差。
一种横向双扩散晶体管，请参考图1，包括：基底100；位于基底100中的漂移区110；位于基底100中的源端阱区120，所述源端阱区120和漂移区110邻接且位于漂移区110的侧部；位于漂移区110中的场氧化层130；位于部分源端阱区120上的栅极结构140，且源端阱区120上的栅极结构140还延伸至部分漂移区110和部分场氧化层130上；位于栅极结构140和场氧化层130的一侧漂移区110中的漏区150；位于栅极结构140和场氧化层130的另一侧的源端阱区120中的源区160。
所述栅极结构140还延伸至部分漂移区110和部分场氧化层130上的作用包括：有效降低栅极结构140下方漂移区110表面峰值电场，利于提高击穿电压；栅极结构140底部且位于场氧化层130底部的漂移区中产生耗尽层，利于压降。
为了尽可能在水平方向延展栅极结构140底部的耗尽层，一种方法是：将场氧化层130上的栅极结构延伸至靠近漏区150。但是这样栅极结构的边缘和漏区150之间的距离太近，二者之间的电势差很大，因此在栅极结构和漏区之间产生强电场，导致漂移区中的耗尽层容易被击穿，导致横向双扩散晶体管的击穿电压显著下降。
在此基础上，本发明提供一种横向双扩散晶体管，包括：基底；位于所述基底中的漂移区；位于所述基底中的源端阱区，所述源端阱区和所述漂移区邻接且位于所述漂移区的侧部；位于所述漂移区中的场氧化层；位于部分源端阱区上的栅极结构，且源端阱区上的栅极结构还延伸至部分漂移区和部分场氧化层上；位于所述栅极结构和场氧化层一侧的漂移区中的漏区；附加栅极结构，所述附加栅极结构和所述栅极结构分立，所述附加栅极结构位于所述栅极结构和漏区之间的部分场氧化层上；位于所述附加栅极结构顶部表面的电容，所述电容的一端与附加栅极结构连接，所述电容的另一端和地线电学连接。所述横向双扩散晶体管的性能得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图7是本发明一实施例中横向双扩散晶体管形成过程的结构示意图。
参考图2，提供基底200。
所述基底200的导电类型为P型。所述基底200的材料为半导体材料，如硅、锗或锗硅等。
参考图3，在所述基底200中形成漂移区210和源端阱区220，所述源端阱区220和漂移区210邻接且位于漂移区210的侧部。
所述漂移区210中具有漂移离子，所述漂移离子的导电类型为N型。
所述漂移区210通过离子注入工艺形成。
所述漂移区210的作用包括：漂移区210是高阻区，漂移区210能够承担源漏之间的电压，所述可以提高击穿电压并有效的减小源漏之间的寄生电容；所述漂移区210在沟道和漏区之间的缓冲作用可以消弱横向双扩散晶体管的短沟道效应。
所述源端阱区220中具有源端阱离子，所述源端阱离子的导电类型为P型。
本实施例中，所述基底200的导电类型为P型，在基底200中形成漂移区210后，漂移区210侧部的基底200构成源端阱区220。
参考图4，在所述漂移区210中形成场氧化层230。
所述场氧化层230的材料为氧化硅。形成所述场氧化层230的工艺为区域氧化法(Local Oxidation，LOCOS)。本实施例中，之所以采用区域氧化法形成场氧化层230，是因为区域氧化法形成场氧化层230的工艺成本较低，且场氧化层230的隔离性能较好。
所述场氧化层230的作用包括：提供绝缘以及通过降低电场密度以改善击穿电压，将击穿点由体内击穿转移至场氧化层230击穿。
参考图5，在部分源端阱区220上形成栅极结构240，且源端阱区220上的栅极结构240还延伸至部分漂移区210和部分场氧化层230上；在部分场氧化层230上形成附加栅极结构250，所述附加栅极结构250和所述栅极结构240分立。
所述源端阱区上的栅极结构240还延伸至部分漂移区210和部分场氧化层230上，好处包括：栅极结构240充当场极板，会弱化漂移区表面电场，有利于提高击穿电压；栅极结构240底部且位于场氧化层230底部的漂移区210中产生耗尽层，利于压降。
所述栅极结构240包括栅介质层和位于栅介质层上的栅电极层。所述栅介质层位于部分源端阱区220上，且源端阱区220上的栅介质层还延伸至部分漂移区210和部分场氧化层230上。所述栅介质层的材料为氧化硅，所述栅电极层的材料为多晶硅。
所述附加栅极结构250位于所述栅极结构240和后续漏区之间的部分场氧化层230上。
所述附加栅极结构250包括附加栅介质层和位于附加栅介质层上的附加栅电极，所述附加栅介质层位于所述栅极结构240和后续漏区之间的部分场氧化层230上。所述附加栅介质层的材料为氧化硅或高K介质材料；所述附加栅电极的材料为多晶硅。
本实施例中，在形成所述栅极结构240的过程中形成所述附加栅极结构250，简化了工艺。
本实施例中，形成附加栅极结构250和栅极结构240的方法包括：形成所述漂移区210和源端阱区220后，在所述基底200和所述场氧化层230上形成栅介质材料层(未图示)；在所述栅介质材料层上形成栅电极材料层(未图示)；图形化所述栅电极材料层和所述栅介质材料层，形成所述附加栅极结构250和栅极结构240。
在其它实施例中，所述栅极结构和所述附加栅极结构先后在不同的步骤中形成。
由于所述附加栅极结构250和所述栅极结构240分立，因此能够在所述附加栅极结构250上和所述栅极结构240上分别施加不同的电势，所述附加栅极结构250上施加的电势不受栅极结构240上施加的电势的限制。
参考图6，在所述栅极结构240和场氧化层230一侧的漂移区210中形成漏区260，所述附加栅极结构250位于所述栅极结构240和所述漏区260之间的部分场氧化层230上。
所述漏区260中具有漏离子，所述漏离子的导电类型为N型，且漏离子在漏区260中浓度大于所述漂移离子在漂移区210中的浓度。
本实施例中，还包括：在所述栅极结构240和场氧化层230的另一侧的源端阱区220中形成源区270和接地连接层280，且所述源区270位于接地连接层280和所述栅极结构240之间。
所述源区270中具有源离子，所述源离子的导电类型为N型。
本实施例中，在形成所述漏区260的过程中形成源区270。
所述接地连接层280的导电类型与所述源区270的导电类型相反且与所述源端阱区220的导电类型相同。
所述接地连接层280的导电类型为P型，所述接地连接层280中P型离子的浓度大于源端阱区220中源端阱离子的浓度。
所述接地连接层280的作用包括：将源端阱区220通过接地连接层280与地线连接。
本实施例中，形成栅极结构240、源区270和漏区260后，形成所述接地连接层280。
参考图7，形成所述栅极结构240、附加栅极结构250和漏区后，在所述附加栅极结构250的顶部表面形成电容，所述电容的一端与附加栅极结构250连接，所述电容的另一端和地线电学连接。
形成所述电容的方法包括：在所述附加栅极结构250的顶部表面形成第一金属层290；在所述第一金属层290上形成第二金属层293；形成电容介质层291，所述电容介质层291位于第一金属层290和第二金属层293之间，所述第二金属层293和地线电学连接。
所述第一金属层290和第二金属层293均为垂直于基底表面的插塞结构，这样使得形成电容的工艺与后段工艺的兼容性好。
本实施例，还包括：形成电容连接层，所述电容连接层具有相对的第一端和第二端，所述第二金属层293与所述第一端连接，所述第二端接地线。
本实施例中，所述电容连接层包括第一连接层300和第二连接层310，第一连接层300的一端与第二金属层293连接，第一连接层300的另一端与第二连接层310连接，所述第二连接层310的一端与第一连接层300连接，所述第二连接层310的另一端接地线。本实施例中，所述第二连接层310为垂直于基底表面的插塞结构。
所述横向双扩散晶体管的形成方法还包括：在所述漏区260上形成漏插塞；在所述源区270上形成源插塞(未图示)。
本实施例中，附加栅极结构250底部的漂移区210能被耗尽，这样使得栅极结构240底部漂移区210中的耗尽层延展至附加栅极结构250底部的漂移区210中，漂移区210中的耗尽层较长，因此利于降压。所述附加栅极结构250、附加栅极结构250下方的场氧化层230以及附加栅极结构250下方的漂移区构成场板电容C2(参考图8)，且附加栅极结构底部的漂移区210中具有耗尽电容C3(参考图8)。所述横向双扩散晶体管在附加栅极结构250的顶部表面设置额外的电容C1(参考图8)，该电容C1的一端接地，使得附加栅极结构250上的电压大于零，该电容C1用于调制减小所述场板电容C2和耗尽电容C3上施加的总电压，从而使得附加栅极结构250底部的漂移区210中的电场较小，使得耗尽层不容易被击穿，利于提高击穿电压。综上，提高了横向双扩散晶体管的性能。
在横向双扩散晶体管关闭时，栅极结构240上施加的电压为0伏，一般漏区260上施加的电压可达40伏左右，所述附加栅极结构250上施加的电压大于0伏，如3伏～4伏，由于附加栅极结构250上的电压与漏区上电压的差值大于栅极结构240上电压与漏区上电压之间的差值，这样使得附加栅极结构250底部的漂移区210中的电场较小，使得耗尽层不容易被击穿，利于提高击穿电压。
当横向双扩散晶体管工作时，栅极结构240上施加一定的电压，约为5伏，栅极结构240底部的源端阱区220中沟道导通，此时，附加栅极结构250上的电压略小于栅极结构240上施加的电压，如附加栅极结构250上的电压为3伏～4伏，这样能够减少漂移区中的热电子。
相应的，本实施例还提供一种采用上述方法形成的横向双扩散晶体管，请参考图7，包括：基底200；位于所述基底200中的漂移区210；位于所述基底200中的源端阱区220，所述源端阱区220和所述漂移区210邻接且位于所述漂移区210的侧部；位于所述漂移区210中的场氧化层230；位于部分源端阱区220上的栅极结构240，且源端阱区220上的栅极结构240还延伸至部分漂移区210和部分场氧化层230上；位于所述栅极结构240和场氧化层230一侧的漂移区210中的漏区260；附加栅极结构250，所述附加栅极结构250和所述栅极结构240分立，所述附加栅极结构250位于所述栅极结构240和漏区260之间的部分场氧化层230上；位于所述附加栅极结构250顶部表面的电容，所述电容的一端与附加栅极结构250连接，所述电容的另一端和地线电学连接。
所述电容包括：位于所述附加栅极结构250顶部表面的第一金属层290；位于所述第一金属层290上的第二金属层293，所述第二金属层293和地线电学连接；位于所述第一金属层290和所述第二金属层293之间的电容介质层291。
本实施例中，所述第一金属层290和第二金属层293均为垂直于基底表面的插塞结构。
所述附加栅极结构250包括附加栅介质层和位于附加栅介质层上的附加栅电极，所述附加栅介质层位于所述栅极结构240和漏区260之间的部分场氧化层230上；所述第一金属层290位于所述附加栅电极的顶部表面。
所述附加栅介质层的材料为氧化硅或高K介质材料；所述附加栅电极的材料为多晶硅。
所述横向双扩散晶体管还包括：电容连接层，所述电容连接层具有相对的第一端和第二端，所述第二金属层293与所述第一端连接，所述第二端接地线。
所述电容连接层包括第一连接层300和第二连接层310，第一连接层300的一端与第二金属层293连接，第一连接层300的另一端与第二连接层310连接，所述第二连接层310的一端与第一连接层300连接，所述第二连接层310的另一端接地线。本实施例中，所述第二连接层310为垂直于基底表面的插塞结构。
所述横向双扩散晶体管还包括：位于所述栅极结构240和场氧化层230的另一侧源端阱区220中的源区270。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种横向双扩散晶体管，其特征在于，包括：
基底；
位于所述基底中的漂移区；
位于所述基底中的源端阱区，所述源端阱区和所述漂移区邻接且位于所述漂移区的侧部；
位于所述漂移区中的场氧化层；
位于部分源端阱区上的栅极结构，且源端阱区上的栅极结构还延伸至部分漂移区和部分场氧化层上；
位于所述栅极结构和场氧化层一侧的漂移区中的漏区；
附加栅极结构，所述附加栅极结构和所述栅极结构分立，所述附加栅极结构位于所述栅极结构和漏区之间的部分场氧化层上；
位于所述附加栅极结构顶部表面的电容，所述电容的一端与附加栅极结构连接，所述电容的另一端和地线电学连接。
2.根据权利要求1所述的横向双扩散晶体管，其特征在于，所述电容包括：位于所述附加栅极结构顶部表面的第一金属层；位于所述第一金属层上的第二金属层，所述第二金属层和地线电学连接；位于所述第一金属层和所述第二金属层之间的电容介质层。
3.根据权利要求2所述的横向双扩散晶体管，其特征在于，所述第一金属层和第二金属层均为垂直于基底表面的插塞结构。
4.根据权利要求2所述的横向双扩散晶体管，其特征在于，还包括：电容连接层，所述电容连接层具有相对的第一端和第二端，所述第二金属层与所述第一端连接，所述第二端接地线。
5.根据权利要求1所述的横向双扩散晶体管，其特征在于，所述附加栅极结构包括附加栅介质层和位于附加栅介质层上的附加栅电极，所述附加栅介质层位于所述栅极结构和漏区之间的部分场氧化层上。
6.根据权利要求5所述的横向双扩散晶体管，其特征在于，所述附加栅介质层的材料为氧化硅或高K介质材料；所述附加栅电极的材料为多晶硅。
7.根据权利要求1所述的横向双扩散晶体管，其特征在于，还包括：位于所述栅极结构和场氧化层另一侧的源端阱区中的源区。
8.一种横向双扩散晶体管的形成方法，其特征在于，包括：
提供基底；
在所述基底中形成漂移区和源端阱区，所述源端阱区和所述漂移区邻接且位于所述漂移区的侧部；
在所述漂移区中形成场氧化层；
在部分源端阱区上形成栅极结构，且源端阱区上的栅极结构还延伸至部分漂移区和部分场氧化层上；
在部分场氧化层上形成附加栅极结构，所述附加栅极结构和所述栅极结构分立；
在所述栅极结构和场氧化层一侧的漂移区中形成漏区，所述附加栅极结构位于所述栅极结构和所述漏区之间的部分场氧化层上；
形成所述栅极结构、附加栅极结构和漏区后，在所述附加栅极结构的顶部表面形成电容，所述电容的一端与附加栅极结构连接，所述电容的另一端和地线电学连接。
9.根据权利要求8所述的横向双扩散晶体管的形成方法，其特征在于，在形成所述栅极结构的过程中形成所述附加栅极结构；形成所述栅极结构和所述附加栅极结构的方法包括：在基底和场氧化层上形成栅介质材料层；在所述栅介质材料层表面栅电极材料层；图形化所述栅电极材料层和所述栅介质材料层，形成所述栅极结构和所述附加栅极结构。
10.根据权利要求8所述的横向双扩散晶体管的形成方法，其特征在于，所述附加栅极结构包括附加栅介质层和位于附加栅介质层上的附加栅电极，所述附加栅介质层位于所述栅极结构和漏区之间的部分场氧化层上；所述附加栅介质层的材料为氧化硅或高K介质材料；所述附加栅电极的材料为多晶硅。
11.根据权利要求8所述的横向双扩散晶体管的形成方法，其特征在于，形成所述电容的方法包括：在所述附加栅极结构的顶部表面形成第一金属层；在所述第一金属层上形成第二金属层；形成电容介质层，所述电容介质层位于第一金属层和第二金属层之间，所述第二金属层和地线电学连接。
12.根据权利要求11所述的横向双扩散晶体管的形成方法，其特征在于，所述第一金属层和第二金属层均为垂直于基底表面的插塞结构。
13.根据权利要求11所述的横向双扩散晶体管的形成方法，其特征在于，还包括：形成电容连接层，所述电容连接层具有相对的第一端和第二端，所述第二金属层与所述第一端连接，所述第二端接地线。
14.根据权利要求8所述的横向双扩散晶体管的形成方法，其特征在于，还包括：在形成所述漏区的过程中，在所述栅极结构和场氧化层的另一侧的源端阱区中形成源区。
CN201810400969.6A 2018-04-28 2018-04-28 横向双扩散晶体管及其形成方法 Pending CN110416301A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810400969.6A CN110416301A (zh) 2018-04-28 2018-04-28 横向双扩散晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810400969.6A CN110416301A (zh) 2018-04-28 2018-04-28 横向双扩散晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN110416301A true CN110416301A (zh) 2019-11-05

Family

ID=68357020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810400969.6A Pending CN110416301A (zh) 2018-04-28 2018-04-28 横向双扩散晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN110416301A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150145A (zh) * 2006-09-19 2008-03-26 电子科技大学 利用场板达到最佳表面横向通量的横向高压器件
CN102376715A (zh) * 2010-08-11 2012-03-14 中国科学院微电子研究所 一种无电容型动态随机访问存储器结构及其制备方法
CN102971856A (zh) * 2010-03-31 2013-03-13 沃特拉半导体公司 具有使电容降低的p-本体的LDMOS器件
CN103187443A (zh) * 2011-12-30 2013-07-03 无锡华润上华半导体有限公司 横向双扩散金属氧化物半导体场效应晶体管
CN103296081A (zh) * 2012-02-24 2013-09-11 无锡华润上华半导体有限公司 一种横向双扩散金属氧化物半导体场效应晶体管
CN103579313A (zh) * 2012-08-10 2014-02-12 上海华虹Nec电子有限公司 提高高压ldmos器件击穿电压的结构
CN203760483U (zh) * 2014-04-04 2014-08-06 厦门元顺微电子技术有限公司 一种可集成的高压ldmos器件
CN105070759A (zh) * 2015-08-31 2015-11-18 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
CN105590963A (zh) * 2014-11-06 2016-05-18 三星电子株式会社 半导体器件及其制造方法
US20170346477A1 (en) * 2016-05-24 2017-11-30 Maxim Integrated Products, Inc. LDMOS Transistors And Associated Systems And Methods
CN107680997A (zh) * 2017-10-30 2018-02-09 济南大学 带有可调型场板的横向双扩散金属氧化物半导体场效应管
CN107871778A (zh) * 2017-10-30 2018-04-03 济南大学 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150145A (zh) * 2006-09-19 2008-03-26 电子科技大学 利用场板达到最佳表面横向通量的横向高压器件
CN102971856A (zh) * 2010-03-31 2013-03-13 沃特拉半导体公司 具有使电容降低的p-本体的LDMOS器件
CN102376715A (zh) * 2010-08-11 2012-03-14 中国科学院微电子研究所 一种无电容型动态随机访问存储器结构及其制备方法
CN103187443A (zh) * 2011-12-30 2013-07-03 无锡华润上华半导体有限公司 横向双扩散金属氧化物半导体场效应晶体管
CN103296081A (zh) * 2012-02-24 2013-09-11 无锡华润上华半导体有限公司 一种横向双扩散金属氧化物半导体场效应晶体管
CN103579313A (zh) * 2012-08-10 2014-02-12 上海华虹Nec电子有限公司 提高高压ldmos器件击穿电压的结构
CN203760483U (zh) * 2014-04-04 2014-08-06 厦门元顺微电子技术有限公司 一种可集成的高压ldmos器件
CN105590963A (zh) * 2014-11-06 2016-05-18 三星电子株式会社 半导体器件及其制造方法
CN105070759A (zh) * 2015-08-31 2015-11-18 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
US20170346477A1 (en) * 2016-05-24 2017-11-30 Maxim Integrated Products, Inc. LDMOS Transistors And Associated Systems And Methods
CN107680997A (zh) * 2017-10-30 2018-02-09 济南大学 带有可调型场板的横向双扩散金属氧化物半导体场效应管
CN107871778A (zh) * 2017-10-30 2018-04-03 济南大学 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管

Similar Documents

Publication Publication Date Title
CN103022134B (zh) 一种超低比导通电阻的soi横向高压功率器件
CN106024905A (zh) 一种低导通电阻横向双扩散金属氧化物半导体器件
CN108091685A (zh) 一种提高耐压的半超结mosfet结构及其制备方法
CN110473908B (zh) 一种具有梯形氧化槽的绝缘层上硅ldmos晶体管
KR20070032995A (ko) 고전압 디바이스 및 그 형성 방법
CN105118861B (zh) 一种横向finfet器件
CN111725321B (zh) 一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN105789270A (zh) 一种具有变k介质侧边的vdmos器件
CN108511527A (zh) 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法
CN108565286A (zh) 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法
CN105304693A (zh) 一种ldmos器件的制造方法
CN107342325A (zh) 一种横向双扩散金属氧化物半导体器件
CN101447432A (zh) 双扩散场效应晶体管制造方法
CN106711186A (zh) 一种低比导的高压功率器件
CN104269436B (zh) 采用两种性质的本征应变膜的应变ldmos器件
CN104617139B (zh) Ldmos器件及制造方法
CN110416301A (zh) 横向双扩散晶体管及其形成方法
CN106449759B (zh) 隔离型ldmos结构及其制造方法
CN104157692B (zh) 克服短沟道效应提升频率的局部soi ldmos器件
CN106298923A (zh) 高压金属氧化物半导体晶体管元件以及其制造方法
CN110504321B (zh) 一种具有pn柱的绝缘层上硅ldmos晶体管
CN106876450A (zh) 低栅漏电容的纵向场效应晶体管及其制造方法
KR100638992B1 (ko) 높은 브레이크다운 전압 및 향상된 온저항 특성을 갖는수평형 디모스 트랜지스터
CN206259355U (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191105

RJ01 Rejection of invention patent application after publication