CN110391287B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110391287B
CN110391287B CN201910062673.2A CN201910062673A CN110391287B CN 110391287 B CN110391287 B CN 110391287B CN 201910062673 A CN201910062673 A CN 201910062673A CN 110391287 B CN110391287 B CN 110391287B
Authority
CN
China
Prior art keywords
insulating film
fin pattern
gate structure
field insulating
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910062673.2A
Other languages
English (en)
Other versions
CN110391287A (zh
Inventor
尹彰燮
郑炳旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110391287A publication Critical patent/CN110391287A/zh
Application granted granted Critical
Publication of CN110391287B publication Critical patent/CN110391287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供了一种半导体装置。所述半导体装置包括：第一场绝缘膜，围绕第一鳍型图案的至少一部分以及第二鳍型图案的至少一部分；第二场绝缘膜，位于第一鳍型图案和第二鳍型图案之间并从第一场绝缘膜突出；以及第一栅极结构，沿与第一方向交叉的第二方向在第一场绝缘膜和第二场绝缘膜上方延伸，并且包括位于第一场绝缘膜上的第一部分以及位于第二场绝缘膜上的第二部分，其中，第一栅极结构的第一部分的第一宽度比第一栅极结构的第二部分的第二宽度大。

Description

半导体装置
本申请要求于2018年4月20日在韩国知识产权局提交的第10-2018-0045839号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本发明构思涉及一种半导体装置。
背景技术
作为用于增加半导体装置密度的缩放(scaling)技术之一，提出了在基底上形成具有鳍形或纳米线形状的硅主体并且在硅主体的表面上形成栅极的多栅极晶体管。
由于这种多栅极晶体管利用三维沟道，因此容易执行缩放。此外，可以在不增加多栅极晶体管的栅极长度的情况下改善电流控制能力。此外，可以有效地抑制沟道区域的电位受漏极电压影响的短沟道效应(SCE)。
发明内容
本发明构思的一方面提供一种半导体装置，所述半导体装置在利用单个扩散中断时，能够确保半导体装置的制造工艺的余量并且/或者改善半导体装置的良率。
本发明构思的方面不限于上述的方面，本领域技术人员可以从下面的描述中清楚地理解未提及的其他方面。
根据发明构思的一些实施例，提供了一种半导体装置，所述半导体装置包括：第一鳍型图案和第二鳍型图案，在第一方向延伸并且在第一方向上彼此分隔开；第一场绝缘膜，围绕第一鳍型图案的至少一部分以及第二鳍型图案的至少一部分；第二场绝缘膜，设置在第一鳍型图案与第二鳍型图案之间并且从第一场绝缘膜突出；以及第一栅极结构，沿与第一方向交叉的第二方向在第一场绝缘膜和第二场绝缘膜上方延伸，并且包括位于第一场绝缘膜上的第一部分和位于第二场绝缘膜上的第二部分，其中，第一栅极结构的第一部分的第一宽度比第一栅极结构的第二部分的第二宽度大。
根据发明构思的一些实施例，提供了一种半导体装置，所述半导体装置包括：第一鳍型图案和第二鳍型图案，在第一方向上延伸并且在第一方向上彼此分隔开；第一场绝缘膜，围绕第一鳍型图案的至少一部分以及第二鳍型图案的至少一部分；第二场绝缘膜，设置在第一鳍型图案与第二鳍型图案之间并从第一场绝缘膜突出；第一栅极结构，沿与第一方向交叉的第二方向在第一场绝缘膜和第二场绝缘膜上方延伸，并且包括位于第一场绝缘膜上的第一部分以及位于第二场绝缘膜上的第二部分；以及第一栅极间隔件，包括沿第一栅极结构的第一部分的两个侧壁设置在第一场绝缘膜上的第一间隔件部分，以及沿第一栅极结构的第二部分的两个侧壁设置在第二场绝缘膜上的第二间隔件部分，其中，第一栅极结构的第一部分的第一宽度与第一间隔件部分的宽度的总和比第一栅极结构的第二部分的第二宽度与第二间隔件部分的宽度的总和大。
根据发明构思的一些实施例，提供了一种半导体装置，所述半导体装置包括：第一鳍型图案和第二鳍型图案，在第一方向上延伸并且在第一方向上彼此分隔开；第一场绝缘膜，围绕第一鳍型图案的至少一部分以及第二鳍型图案的至少一部分；第一栅极结构，设置在第一场绝缘膜上并且在第一鳍型图案与第二鳍型图案之间沿与第一方向交叉的第二方向延伸，其中，第一栅极结构包括未设置在第一鳍型图案与第二鳍型图案之间的第一部分以及设置在第一鳍型图案与第二鳍型图案之间的第二部分，并且第一栅极结构的第一部分的第一宽度比第一栅极结构的第二部分的第二宽度大。
附图说明
通过参照附图对本发明构思的示例实施例的详细描述，本发明构思的以上和其他方面和特征将变得更加明显，在附图中：
图1是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图；
图2和图3是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的透视图；
图4A是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图；
图4B是图4A的区域R的放大图；
图5是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的透视图；
图6是沿图4A的线A-A'截取的剖视图；
图7是沿图4A的线B-B'截取的剖视图；
图8是沿图4A的线C-C'截取的剖视图；
图9、图10和图11是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图；
图12和图13是沿图11的线D-D'截取的剖视图；
图14是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图；
图15是沿图14的线E-E'截取的剖视图；
图16、图17、图18、图19、图20、图21和图22是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图；
图23是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的透视图；
图24是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图；
图25是沿图24的线D-D'和线G-G'截取的剖视图；
图26和图27是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图；
图28是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的透视图；
图29是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图；
图30是沿图29的线D-D'和线J-J'截取的剖视图；以及
图31至图36是用于解释制造根据本发明构思的技术理念的一些实施例的半导体装置的方法的中间步骤图。
具体实施方式
在根据本发明构思的一些实施例的半导体装置的附图中，示出了包括鳍型图案形状的沟道区的鳍型晶体管(FinFET)，但是本发明构思不限于此。当然，根据本发明构思的一些实施例的半导体装置可以包括隧穿晶体管FET或三维3D晶体管。另外，根据本发明构思的一些实施例的半导体装置可以包括双极结型晶体管、横向双扩散晶体管(LDMOS)等。
尽管根据本发明构思的一些实施例的半导体装置描述为利用鳍型图案的多沟道晶体管，但是半导体装置可以是平面晶体管或其他晶体管。
在下文中，将参照图1至图8描述根据本发明构思的技术理念的一些实施例的半导体装置。
图1是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图。图2和图3是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的透视图。更具体地，图2是用于解释第一场绝缘膜111的视图，图3是用于解释第二场绝缘膜112的视图。
参照图1至图3，第一鳍型图案F1、第二鳍型图案F2、第三鳍型图案F3和第四鳍型图案F4中的每个可以在第一方向X1上延伸。
基底100可以是，例如，体硅或绝缘体上硅(SOI)。可选择地，基底100可以是硅基底或者包括其它材料，例如，硅锗、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓。或者，基底100可以具有形成在基体基底上的外延层。
第一鳍型图案F1、第二鳍型图案F2、第三鳍型图案F3和第四鳍型图案F4中的每个可以从基底100突出。例如，第一鳍型图案F1、第二鳍型图案F2、第三鳍型图案F3和第四鳍型图案F4中的每个可以在第三方向X3上从基底100的上表面延伸。
第一鳍型图案F1和第二鳍型图案F2可以在第一方向X1上彼此分隔开。第三鳍型图案F3和第四鳍型图案F4可以在第一方向X1上彼此分隔开。第一鳍型图案F1和第三鳍型图案F3可以在第二方向X2上彼此分隔开。第二鳍型图案F2和第四鳍型图案F4可以在第二方向X2上彼此分隔开。
第二方向X2可以是与第一方向X1交叉的方向。此外，第三方向X3可以是与第一方向X1和第二方向X2中的每个交叉的方向。
在附图中，第一鳍型图案F1和第二鳍型图案F2的各自的侧壁示出为具有垂直于基底100的上表面的倾角，但是本发明构思的技术理念不限于此。例如，第一鳍型图案F1和第二鳍型图案F2的各自的侧壁可以具有相对于基底100的任意倾角。
可选择地，或另外地，例如，第一鳍型图案F1、第二鳍型图案F2、第三鳍型图案F3和第四鳍型图案F4也可以具有锥形形状。可选择地，或另外地，例如，第一鳍型图案F1、第二鳍型图案F2、第三鳍型图案F3和第四鳍型图案F4可以具有倒角形状。
第一鳍型图案F1、第二鳍型图案F2、第三鳍型图案F3和第四鳍型图案F4可以包括，例如，作为元素半导体材料的硅或锗。另外，第一鳍型图案F1、
第二鳍型图案F2、第三鳍型图案F3和第四鳍型图案F4可以包括化合物半导体，并且可以包括，例如，IV族-IV族化合物半导体或III族-V族化合物半导体。例如，以IV族-IV族化合物半导体为例，第一鳍型图案F1、第二鳍型图案F2、第三鳍型图案F3和第四鳍型图案F4可以是包含碳(C)、硅(Si)、锗(Ge)和锡(Sn)中的两种或更多种的二元化合物或三元化合物，或者是用这些元素掺杂IV族元素获得的化合物。例如，以III族-V族化合物半导体为例，第一鳍型图案F1、第二鳍型图案F2、第三鳍型图案F3和第四鳍型图案F4可以是通过作为III族元素的铝(Al)、镓(Ga)和铟(In)中的至少一种与作为V族元素的磷(P)、砷(As)或锑(Sb)中的一种组合形成的二元化合物、三元化合物或四元化合物中的一种。
第一场绝缘膜111可以包围第一鳍型图案F1、第二鳍型图案F2、第三鳍型图案F3和第四鳍型图案F4中的每个的位于基底100上的至少一部分。当第一场绝缘膜111围绕第一鳍型图案F1、第二鳍型图案F2、第三鳍型图案F3和第四鳍型图案F4中的每个的一些部分时，第一鳍型图案F1、第二鳍型图案F2、第三鳍型图案F3和第四鳍型图案F4中的每个可以从第一场绝缘膜111的上表面突出。
第二场绝缘膜112可以设置在第一鳍型图案F1与第二鳍型图案F2之间，以及第三鳍型图案F3与第四鳍型图案F4之间。第二场绝缘膜112可以设置在第一场绝缘膜111上。第二场绝缘膜112可以从第一场绝缘膜111突出。例如，第二场绝缘膜112可以在第三方向X3上从第一场绝缘膜111的上表面突出。第二场绝缘膜112可以在第二方向X2上延伸，位于第一鳍型图案F1与第二鳍型图案F2之间，并且位于第三鳍型图案F3与第四鳍型图案F4之间。第二场绝缘膜112可以使第一鳍型图案F1与第二鳍型图案F2彼此绝缘。此外，第二场绝缘膜112可以使第三鳍型图案F3与第四鳍型图案F4彼此绝缘。
第二场绝缘膜112可以包括与第一鳍型图案F1和第三鳍型图案F3中的每个的一个侧壁接触的第一侧壁112S1，以及与第二鳍型图案F2和第四鳍型图案F4中的每个的一个侧壁接触的第二侧壁112S2。第二场绝缘膜112的第一侧壁112S1和第二侧壁112S2可以彼此面对并且分别在第二方向X2上延伸。第二场绝缘膜112的第三侧壁112S3可以在第一方向X1上延伸，并且可以连接第二场绝缘膜112的第一侧壁112S1和第二侧壁112S2。
第一场绝缘膜111和第二场绝缘膜112可以由包括例如氧化硅膜、氮化硅膜和氮氧化硅膜中的至少一种的材料形成。
在一些实施例中，第二场绝缘膜112的上表面、第一鳍型图案F1的上表面和第二鳍型图案F2的上表面可以形成在同一平面上。然而，本发明构思的技术理念不限于此。例如，第二场绝缘膜112的上表面可以定位为比第一鳍型图案F1的上表面和第二鳍型图案F2的上表面低或高。
图4A是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图。图4A是示出第一栅极结构120、第二栅极结构220和第三栅极结构320设置在图1的布局图中的构造的图。在图4A中，为了说明的清楚而未示出第一栅电极层MG1和第二栅电极层MG2以及栅极绝缘膜。
图4B是图4A的区域R的放大图。图5是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的透视图。在图4A和图5中，为了说明的清楚，没有示出栅极间隔件。为了说明的清楚，图5是仅示出图4A的布局图的局部部分的局部透视图。
图6是沿图4A线A-A'截取的剖视图。图7是沿图4A的线B-B'截取的剖视图。图8是沿图4A的线C-C'截取的剖视图。
参照图4A至图8，根据本发明构思的技术理念的一些实施例的半导体装置包括第一栅极结构120，第一栅极结构120包括第一部分120a和第二部分120b。
第一栅极结构120可以设置在第一场绝缘膜111和第二场绝缘膜112上。第一栅极结构120可以沿第二方向X2在第一场绝缘膜111和第二场绝缘膜112上方延伸。第一栅极结构120可以沿第二方向X2在第一鳍型图案F1与第二鳍型图案F2之间以及第三鳍型图案F3与第四鳍型图案F4之间延伸。
第一栅极结构120的第一部分120a可以是位于第一场绝缘膜111上的部分。第一栅极结构120的第一部分120a可以是在第三方向X3上不与第二场绝缘膜112叠置的部分。在一些实施例中，第一栅极结构120的第一部分120a可以是不设置在第一鳍型图案F1与第二鳍型图案F2之间以及第三鳍型图案F3与第四鳍型图案F4之间的部分。第一栅极结构120的第一部分120a可以与第二栅极绝缘膜112的第三侧壁112S3接触。第一栅极结构120的第一部分120a可以是具有第一宽度W1的部分。
第一栅极结构120的第二部分120b可以是位于第二场绝缘膜112上的部分。第一栅极结构120的第二部分120b可以是在第三方向X3上与第二场绝缘膜112叠置的部分。在一些实施例中，第一栅极结构120的第二部分120b可以是设置在第一鳍型图案F1与第二鳍型图案F2之间以及第三鳍型图案F3与第四鳍型图案F4之间的部分。第一栅极结构120的第二部分120b可以是具有第二宽度W2的部分。
第一栅极结构120和第二场绝缘膜112可以构成单个扩散中断(diffusionbreak)。
第一栅极结构120的第一部分120a的第一宽度W1可以比第一栅极结构120的第二部分120b的第二宽度W2大。
第二场绝缘膜112的宽度WS可以比第一栅极结构120的第二部分120b的第二宽度W2大。然而，本发明构思的技术理念不限于此。例如，第二场绝缘膜112的宽度WS可以与第一栅极结构120的第二部分120b的第二宽度W2相同。
在附图中，第一栅极结构120的第一部分120a的第一宽度W1与第二场绝缘膜112的宽度WS示出为基本相同，但是本发明构思的技术理念不限于此。例如，第一栅极结构120的第一部分120a的第一宽度W1可以与第二场绝缘膜112的宽度WS不同。
第一宽度W1、第二宽度W2和第二场绝缘膜112的宽度WS中的每个可以是沿第一方向X1测量的。
在根据本发明构思的技术理念的半导体装置中，通过使第一栅极结构120的第一部分120a的第一宽度W1大于第二部分120b的第二宽度W2，可以确保半导体装置的制造工艺中的工艺余量，并且/或者可以提高半导体装置的产量。
在一些实施例中，第二场绝缘膜112的长度L1可以与第一栅极结构120的第二部分120b的长度L2相同。第二场绝缘膜112的长度与第一栅极结构120的第二部分120b的长度L2中的每个可以是在第二方向X2上测量的值。
第一栅极结构120的第一部分120a的第一厚度THK1可以比第一栅极结构120的第二部分120b的第二厚度THK2大。例如，第一栅极结构120的第一部分120a的第一厚度THK1可以与第一栅极结构120的第二部分120b的第二厚度THK2和第二场绝缘膜112的厚度THKS的总和相同。
第一厚度THK1、第二厚度THK2与第二场绝缘膜112的厚度THKS中的每个可以是在第三方向X3上测量的值。
第二栅极结构220和第三栅极结构320中的每个可以设置为在第一方向X1上与第一栅极结构120分隔开。第二栅极结构220和第三栅极结构320中的每个可以在第二方向X2上延伸。
第二栅极结构220可以设置在第一栅极绝缘膜111、第一鳍型图案F1和第三鳍型图案F3上。在一些实施例中，第二栅极结构220的设置在第一鳍型图案F1和第三鳍型图案F3上的部分的宽度Wb可以，例如，与第二栅极结构220的未设置在第一鳍型图案F1和第三鳍型图案F3上的部分的宽度Wa相同。
第三栅极结构320可以设置在第一栅极绝缘膜111、第二鳍型图案F2和第四鳍型图案F4上。在一些实施例中，第三栅极结构320的设置在第二鳍型图案F2和第四鳍型图案F4上的部分的宽度Wd可以，例如，与第三栅极结构320的未设置在第二鳍型图案F2和第四鳍型图案F4上的部分的宽度Wc相同。
第一栅极结构120可以包括第一栅极绝缘膜121、第一栅电极层MG1和第二栅电极层MG2。
第一栅极绝缘膜121可以设置在第一场绝缘膜111和第二场绝缘膜112上。第一栅极绝缘膜121可以设置在第一栅电极层MG1和第一场绝缘膜111之间，以及第一栅电极层MG1和第二场绝缘膜112之间。第一栅极绝缘膜121可以沿第一场绝缘膜111和第二场绝缘膜112的轮廓设置。
第一栅极绝缘膜121可以形成第一栅极结构120的一个侧壁与另一个侧壁。换言之，第一栅极绝缘膜121可以包括沿第三方向X3从第一场绝缘膜111和第二场绝缘膜112中的每个的上表面延伸的部分。
在一些实施例中，第一栅极结构120还可以包括界面膜。界面膜可以置于第一场绝缘膜111和第二场绝缘膜112与第一栅极绝缘膜121之间。
在附图中，第一栅极绝缘膜121示出为具有单个膜结构，但是本发明构思的技术理念不限于此。例如，第一栅极绝缘膜121可以具有诸如包括一层或更多层高介电常数绝缘膜的多层结构。
例如，第一栅极绝缘膜121可以包括但不限于：氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽，氧化钛、氧化锶钡、氧化钡钛、氧化锶钛、氧化钇、氧化铝、铅钪钽氧化物和铌酸铅锌中的一种或更多种。
第一栅电极层MG1可以沿第一栅极绝缘膜121的轮廓设置在第一栅极绝缘膜121上。第二栅电极层MG2可以设置在第一栅电极层MG1上。第一栅电极层MG1和第二栅电极层MG2可以包括，例如，逸出功调整金属层以及用于填充由逸出功调整金属层形成的空间的金属层。
在附图中，第一栅电极层MG1和第二栅电极层MG2中的每个设置为单个膜结构，但是本发明构思的技术理念不限于此。例如，第一栅电极层MG1和第二栅电极层MG2中的每个可以具有其中堆叠有两层或更多层金属层的结构。
第一栅电极层MG1和第二栅电极层MG2中的至少一个可以包括，例如，导电材料。这些导电材料的示例可以包括掺杂多晶硅、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、钛(Ti)、钽(Ta)和钨(W)中的至少一种，但是本发明构思的技术理念不限于此。
第二栅极结构220可以包括第二栅极绝缘膜221、第一栅电极层MG1和第二栅电极层MG2。
第二栅极绝缘膜221可以设置在第一场绝缘膜111的上表面上。另外，第二栅极绝缘膜221可以沿第一鳍型图案F1和第三鳍型图案F3的从第一场绝缘膜111突出的部分的上表面和侧壁设置。第二栅极绝缘膜221可以包括沿第三方向X3从第一场绝缘膜111的上表面延伸的部分。另外，第二栅极绝缘膜221可以包括在第三方向X3上从第一鳍型图案F1和第三鳍型图案F3中的每个的上表面延伸的部分。
第二栅极绝缘膜221可以包括与第一栅极绝缘膜121的材料相同的材料。
第一半导体图案SP1和第三半导体图案SP3中的每个可以设置在第一沟槽T1和第三沟槽T3中，第一沟槽T1和第三沟槽T3形成在第一鳍型图案F1和第三鳍型图案F3中的每个中。
在附图中，第一半导体图案SP1和第三半导体图案SP3中的每个示出为具有特定形状，但是本发明构思的技术理念不限于此。
第一半导体图案SP1和第三半导体图案SP3可以是通过第一鳍型图案F1、第三鳍型图案F3和第二栅极结构220形成的晶体管的源极/漏极，并且可以例如为升高的(elevated)源极/漏极。
在一些实施例中，第一半导体图案SP1和第三半导体图案SP3可以彼此接触或彼此合并。也就是说，电力相同的电压信号可以施加到第一半导体图案SP1和第三半导体图案SP3。然而，本发明构思的技术理念不限于此。例如，第一半导体图案SP1和第三半导体图案SP3当然可以不彼此接触或彼此合并。
在利用第一鳍型图案F1、第三鳍型图案F3和第二栅极结构220形成的晶体管是PMOS晶体管的情况下，第一半导体图案SP1和第三半导体图案SP3可以包括压应力材料。例如，压应力材料可以是具有比Si大的晶格常数的材料，例如，SiGe。压应力材料可以将压应力施加到第一鳍型图案F1和第三鳍型图案F3以改善沟道区的载流子的移动性。
在利用第一鳍型图案F1、第三鳍型图案F3和第二栅极结构220形成的晶体管为NMOS晶体管的情况下，第一半导体图案SP1和第三半导体图案SP3可以包括与基底100相同的材料或拉应力材料。例如，当基底100是Si时，第一半导体图案SP1和第三半导体图案SP3可以是Si或者具有比Si小的晶格常数的材料(例如，SiC)。
在下文中，将参照图9描述根据本发明构思的技术理念的一些实施例的半导体装置。为了解释的清楚起见，将简化或省略上面描述的重复部分。
图9是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图。图9是示出第一栅极结构120、第二栅极结构220和第三栅极结构320设置在图1的布局图中的构造的图。在图9中，为了说明的清楚，未示出第一栅电极层MG1、第二栅电极层MG2和栅极绝缘膜。
参照图9，第一栅极结构120的第一部分120a和第二部分120b之间的边界可以具有倒角形状。例如，第一栅极结构120可以具有这样的部分：当从第一栅极结构120的第一部分120a行进到第二部分120b时，第一栅极结构120的宽度从第一宽度W1逐渐减小到第二宽度W2。
在下文中，将参照图10描述根据本发明构思的技术理念的一些实施例的半导体装置。为了解释的清楚起见，将简化或省略上面描述的重复部分。
图10是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图。图10是示出第一栅极结构120、第二栅极结构220和第三栅极结构320设置在图1的布局图中的构造的图。在图10中，为了说明的清楚而未示出第一栅电极层MG1、第二栅电极层MG2和栅极绝缘膜。
参照图10，第一栅极结构120的第二部分120b还包括在第三方向X3上不与第二场绝缘膜112叠置的部分。
例如，第一栅极结构120的第二部分120b的长度L3可以比第二场绝缘膜112的长度L1长。换言之，第一栅极结构120中的具有第二宽度W2的部分的长度L3可以比第二场绝缘膜112的长度L1长。
第一栅极结构120的第一部分120a可以设置在第一场绝缘膜111上以与第二场绝缘膜112分隔开。例如，第一栅极结构120的第一部分120a可以不与第二场绝缘膜112的第三侧壁112S3接触。
将参照图11和图12描述根据本发明构思的技术理念的一些实施例的半导体装置。为了解释的清楚起见，将简化或省略上面描述的重复部分。
图11是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图。图12是沿图11的线D-D'截取的剖视图。图11是示出第一栅极结构120、第二栅极结构220和第三栅极结构320设置在图1的布局图中的构造的图。在图11中，为了说明的清楚，没有示出第一栅电极层MG1、第二栅电极层MG2和栅极绝缘膜。
参照图11和图12，第一栅极间隔件130可以设置在第一栅极结构120的两个侧壁上。第二栅极间隔件230可以设置在第二栅极结构220的两个侧壁上。第三栅极间隔件330可以设置在第三栅极结构320的两个侧壁上。
第一栅极间隔件130可以沿第一栅极结构120的两个侧壁在第二方向X2上延伸。例如，第一栅极间隔件130可以设置在第一场绝缘膜111上、在第二场绝缘膜112上、第一鳍型图案F1的一部分F1p上以及第二鳍型图案F2的一部分F2p上。
第一栅极间隔件130可以包括第一间隔件部分130a和第二间隔件部分130b。第一间隔件部分130a可以包括沿第一栅极结构120的第一部分120a的两个侧壁设置在第一场绝缘膜111上的部分。第二间隔件部分130b可以包括沿第一栅极结构120的第二部分120b的两个侧壁设置在第二场绝缘膜112上的部分。
第一栅极结构120的第一部分120a的第一宽度W1与第一间隔件部分130a的宽度的总和WT1可以比第一栅极结构120的第二部分120b的第二宽度W2与第二间隔件部分130b的宽度的总和WT2大。
第二间隔件部分130b可以包括彼此面对的内侧壁130S1和外侧壁130S2。第二间隔件部分130b的内侧壁130S1可以与第一栅极结构120的第二部分120b的一个侧壁接触。第二间隔件部分130b的内侧壁130S1可以位于第二场绝缘膜112上。
在一些实施例中，第二间隔件部分130b的外侧壁130S2可以位于第一鳍型图案F1上。因此，第二场绝缘膜112的宽度WS可以比第一栅极结构120的第二部分120b的第二宽度W2与第二间隔件部分130b的宽度的总和WT2小。在一些实施例中，第一栅极结构120可以通过栅极最后工艺或替代栅极工艺形成。
第一栅极绝缘膜121可以包括沿第二间隔件部分130b的内侧壁130S1延伸的部分。
在附图中，第一栅极间隔件130示出为具有单个膜结构，但是本发明构思不限于此。例如，第一栅极间隔件130可以具有多层膜结构。
第一栅极间隔件130可以包括，例如，氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO2)、碳氮氧化硅(SiOCN)、碳氮化硅(SiCN)及其组合。
第一沟槽T1和第二沟槽T2中的每个可以形成在第一鳍型图案F1和第二鳍型图案F2中的每个中。第一沟槽T1的一个侧壁可以由第一鳍型图案F1的一部分F1p限定。第二沟槽T2的一个侧壁可以由第二鳍型图案F2的一部分F2p限定。第一沟槽T1和第二沟槽T2的各自的底表面可以由第一鳍型图案F1和第二鳍型图案F2中的每个限定。
第一半导体图案SP1和第二半导体图案SP2中的每个可以分别填充第一沟槽T1和第二沟槽T2。第一半导体图案SP1和第二半导体图案SP2中的每个可以形成到，例如，比第一鳍型图案F1和第二鳍型图案F2中的每个的上表面高的位置。
第一鳍型图案F1的一部分F1p可以位于第一半导体图案SP1和第二场绝缘膜112之间。第二鳍型图案F2的一部分F2p可以位于第二半导体图案SP2和第二场绝缘膜112之间。
下面将参照图11和图13描述根据本发明构思的技术理念的一些实施例的半导体装置。为了解释的清楚起见，将简化或省略上面描述的重复部分。
图13是沿图11的线D-D'截取的剖视图。
参照图11和图13，第二栅极结构220和第二栅极间隔件230可以围绕第一布线图案F1w。第二栅极绝缘膜221、第一栅电极层MG1和第二栅电极层MG2可以围绕第一布线图案F1w。
第一布线图案F1w可以是第一鳍型图案F1的一部分。第一布线图案F1w可以穿过第二栅极结构220和第二栅极间隔件230。
在下文中，将参照图14和图15描述根据本发明构思的技术理念的一些实施例的半导体装置。为了解释的清楚起见，将简化或省略上面描述的重复部分。
图14是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图。图15是沿图14的线E-E'截取的剖视图。图14是示出第一栅极结构120、第二栅极结构220和第三栅极结构320布置在图1的布局图中的构造的图。在图14中，为了说明的清楚而未示出第一栅电极层MG1、第二栅电极层MG2和栅极绝缘膜。
参照图14和图15，第二间隔件部分130b的外侧壁130S2可以位于第二场绝缘膜112上。
在一些实施例中，第一栅极结构120的第二部分120b的第二宽度W2与第二间隔件部分130b的宽度的总和WT2可以比第二场绝缘膜112的宽度WS小。
另一方面，第一栅极结构120的第二部分120b的第二宽度W2和第二间隔件部分130b的宽度的总和WT2示出为比第二场绝缘膜112的宽度WS小，但是发明构思不限于此。例如，第一栅极结构120的第二部分120b的第二宽度W2和第二间隔件部分130b的宽度的总和WT2可以与第二场绝缘膜112的宽度WS相同。
在下文中，将参照图16和图17描述根据本发明构思的技术理念的一些实施例的半导体装置。为了解释的清楚起见，将简化或省略上面描述的重复的部分。
图16和图17是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图。图17是示出第一栅极结构120、第二栅极结构220和第三栅极结构320设置在图16的布局图中的构造的图。在图17中，为了说明的清楚而未示出第一栅电极层MG1、第二栅电极层MG2和栅极绝缘膜。
参照图16，根据本发明构思的技术理念的一些实施例的半导体装置还包括在第二方向X2上与第二场绝缘膜112分隔开的第三场绝缘膜113。
第五鳍型图案F5、第六鳍型图案F6、第七鳍型图案F7和第八鳍型图案F8中的每个可以在第一方向X1上延伸。第五鳍型图案F5和第六鳍型图案F6可以在第一方向X1上彼此分隔开。第七鳍型图案F7和第八鳍型图案F8可以在第一方向X1上彼此分隔开。第五鳍型图案F5和第七鳍型图案F7可以在第二方向X2上彼此分隔开。第六鳍型图案F6和第八鳍型图案F8可以在第二方向X2上彼此分隔开。第五鳍型图案F5、第六鳍型图案F6、第七鳍型图案F7和第八鳍型图案F8中的每个可以从第一场绝缘膜111突出。
第三场绝缘膜113可以设置在第五鳍型图案F5和第六鳍型图案F6之间以及第七鳍型图案F7和第八鳍型图案F8之间。第三场绝缘膜113可以设置在第一场绝缘膜111上。第三场绝缘膜113可以从第一场绝缘膜111突出。例如，第三场绝缘膜113可以在第三方向X3上从第一场绝缘膜111的上表面突出。第三场绝缘膜113可以在第五鳍型图案F5和第六鳍型图案F6之间以及第七鳍型图案F7和第八鳍型图案F8之间沿第二方向X2延伸。
第二场绝缘膜112的第四侧壁112S4可以在第一方向X1上延伸为面对第二场绝缘膜112的第三侧壁112S3。第二场绝缘膜112的第四侧壁112S4可以连接第一侧壁112S1和第二侧壁112S2。
第三场绝缘膜113可以包括与第五鳍型图案F5和第七鳍型图案F7的一个侧壁接触的第一侧壁113S1，以及与第六鳍型图案F6和第八鳍型图案F8的一个侧壁接触的第二侧壁113S2。第三场绝缘膜113的第一侧壁113S1和第二侧壁113S2可以在第二方向X2上延伸为彼此面对。第三场绝缘膜113的第三侧壁113S3可以在第一方向X1上延伸并且可以连接第三场绝缘膜113的第一侧壁113S1和第二侧壁113S2。
在附图中，第二场绝缘膜112和第三场绝缘膜113可以示出为单独的绝缘膜，但是本发明构思的技术理念不限于此。例如，显然，第二场绝缘膜112和第三场绝缘膜113可以是彼此连接的一体。在这种情况下，第二场绝缘膜112的面对第三侧壁112S3的第四侧壁112S4与第三场绝缘膜113的第三侧壁113S3可以彼此接触。
参照图17，第一栅极结构120还可以包括第三部分120c。
第一栅极结构120的第一部分120a可以是在第三方向X3上不与第三场绝缘膜113叠置的部分。在一些实施例中，第一栅极结构120的第一部分120a可以是未设置在第五鳍型图案F5和第六鳍型图案F6以及第七鳍型图案F7和第八鳍型图案F8之间的部分。第一栅极结构120的第一部分120a可以与第三场绝缘膜113的第三侧壁113S3接触。
第一栅极结构120的第三部分120c可以是位于第三场绝缘膜113上的部分。第一栅极结构120的第三部分120c可以是在第三方向X3上与第三场绝缘膜113叠置的部分。在一些实施例中，第一栅极结构120的第三部分120c可以是设置在第五鳍型图案F5和第六鳍型图案F6以及第七鳍型图案F7和第八鳍型图案F8之间的部分。第一栅极结构120的第三部分120c可以是具有第三宽度W3的部分。
第一栅极结构120和第三场绝缘膜113可以构成单个扩散中断。
第一栅极结构120的第一部分120a的第一宽度W1可以比第一栅极结构120的第三部分120c的第三宽度W3大。
第一栅极结构120的第二部分120b的第二宽度W2可以与第一栅极结构120的第三部分120c的第三宽度W3相同，但是发明构思不限于此。例如，第一栅极结构120的第二部分120b的第二宽度W2显然可以与第一栅极结构120的第三部分120c的第三宽度W3不同。
第二栅极结构220可以设置在第五鳍型图案F5和第七鳍型图案F7上。第三栅极结构320可以设置在第六鳍型图案F6和第八鳍型图案F8上。
在下文中，将参照图16和图18描述根据本发明构思的技术理念的一些实施例的半导体装置。为了说明的清楚起见，将简化或省略上面描述的重复部分。
图18是用于解释根据本发明构思的技术理念的一些事实的半导体装置的布局图。图18是示出第一栅极结构120、第二栅极结构220和第三栅极结构320设置在图16的布局图中的构造的图。在图18中，为了说明的清楚而未示出第一栅电极层MG1、第二栅电极层MG2和栅极绝缘膜。
参照图16和图18，第一栅极结构120可以包括具有第四宽度W4的第四部分120d。
第一栅极结构120的第四部分120d可以是位于第三场绝缘膜113上的部分。第一栅极结构120的第四部分120d可以是在第三方向X3上与第三场绝缘膜113叠置的部分。在一些实施例中，第一栅极结构1230的第四部分120d可以是设置为位于第五鳍型图案F5与第六鳍型图案F6以及第七鳍型图案F7与第八鳍型图案F8之间的部分。第一栅极结构120的第四部分120d可以是具有第四宽度W4的部分。
第一栅极结构120的第四部分120d的第四宽度W4可以比第一栅极结构120的第二部分120b的第二宽度W2大。
在一些实施例中，第一栅极结构120的第一部分120a的第一宽度W1可以与第一栅极结构120的第四部分120d的第四宽度W4相同。
在一些实施例中，第一栅极结构120的第一部分120a的第一宽度W1可以与第一栅极结构120的第四部分120d的第四宽度W4不同。然而，即使在此情况下，第一栅极结构120的第四部分120d的第四宽度W4也可以比第一栅极结构120的第二部分120b的第二宽度W2大。
在下文中，将参照图16和图19描述根据本发明构思的技术理念的一些实施例的半导体装置。为了解释的清楚起见，将简化或省略上面描述的重复部分。
图19是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图。图19是示出第一栅极结构120、第二栅极结构220和第三栅极结构320设置在图16的布局图中的图。在图19中，为了说明的清楚而未示出第一栅电极层MG1、第二栅电极层MG2和栅极绝缘膜。
参照图16和图19，根据本发明构思的技术理念的一些实施例的半导体装置还可以包括在第二方向X2上与第一栅极结构120分隔开的第四栅极结构420。
第四栅极结构420可以设置在第一场绝缘膜111和第三场绝缘膜113上。第四栅极结构420可以沿第二方向X2在第一场绝缘膜111和第三场绝缘膜113上方延伸。第四栅极结构420可以沿第二方向X2在第五鳍型图案F5与第六鳍型图案F6之间以及第七鳍型图案F7与第八鳍型图案F8之间延伸。
第四栅极结构420的第一部分420a可以是位于第一场绝缘膜111上的部分。第四栅极结构420的第一部分420a可以是在第三方向X3上不与第三场绝缘膜113叠置的部分。在一些实施例中，第四栅极结构420的第一部分420a可以是不设置在第五鳍型图案F5与第六鳍型图案F6之间以及第七鳍型图案F7与第八鳍型图案F8之间的部分。第四栅极结构420的第一部分420a可以与第三场绝缘膜113的第三侧壁113S3接触。第四栅极结构420的第一部分420a可以是具有第五宽度W5的部分。
第四栅极结构420的第二部分420b可以是位于第三场绝缘膜113上的部分。第四栅极结构420的第二部分420b可以是在第三方向X3上与第三场绝缘膜113叠置的部分。在一些实施例中，第四栅极结构420的第二部分420b可以是设置在第五鳍型图案F5与第六鳍型图案F6之间以及第七鳍型图案F7与第八鳍型图案F8之间的部分。第四栅极结构420的第二部分420b可以是具有第六宽度W6的部分。
第四栅极结构420和第三场绝缘膜113可以构成单个扩散中断。
第四栅极结构420的第一部分420a的第五宽度W5可以比第四栅极结构420的第二部分420b的第六宽度W6大。
第三场绝缘膜113的宽度可以比第四栅极结构420的第二部分420b的第六宽度W6大。然而，本发明构思的技术理念不限于此。例如，第三场绝缘膜113的宽度可以与第四栅极结构420的第二部分420b的第六宽度W6相同。
在附图中，第四栅极结构420的第一部分420a的第五宽度W5与第三场绝缘膜113的宽度示出为基本相同，但是本发明构思的技术理念不限于此。例如，第四栅极结构420的第一部分420a的第五宽度W5显然可以与第三场绝缘膜113的宽度不同。
在下文中，将参照图16和图20描述根据本发明构思的技术理念的一些实施例的半导体装置。为了解释的清楚起见，将简化或省略上面描述的重复的部分。
图20是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图。图20是示出第一栅极结构120、第二栅极结构220和第三栅极结构320设置在图16的布局图中的构造的图。在图20中，为了说明的清楚而未示出第一栅电极层MG1、第二栅电极层MG2和栅极绝缘膜。
参照图16和图20，根据本发明构思的技术理念的一些实施例的半导体装置还可以包括在第二方向X2上与第一栅极结构120分隔开的第五栅极结构520。
第五栅极结构520可以设置在第一场绝缘膜111和第三场绝缘膜113上。第五栅极结构520可以沿第二方向X2在第一场绝缘膜111和第三场绝缘膜113上方延伸。第五栅极结构520可以沿第二方向X2在第五鳍型图案F5与第六鳍型图案F6之间以及第七鳍型图案F7与第八鳍型图案F8之间延伸。
第五栅极结构520的第一部分520a可以是位于第一场绝缘膜111上的部分。第五栅极结构520的第一部分520a可以是在第三方向X3上未与第三场绝缘膜113叠置的部分。在一些实施例中，第五栅极结构520的第一部分520a可以是未设置在第五鳍型图案F5与第六鳍型图案F6之间以及第七鳍型图案F7与第八鳍型图案F8之间的部分。第五栅极结构520的第一部分520a可以是具有第七宽度W7的部分。
第五栅极结构520的第二部分520b可以是位于第三场绝缘膜113上的部分。第五栅极结构520的第二部分520b可以是在第三方向X3上与第三场绝缘膜113叠置的部分。在一些实施例中，第五栅极结构520的第二部分520b可以是设置在第五鳍型图案F5与第六鳍型图案F6之间以及设置在第七鳍型图案F7与第八鳍型图案F8之间的部分。第五栅极结构520的第二部分520b可以是具有第八宽度W8的部分。
第五栅极结构520和第三场绝缘膜113可以构成单个扩散中断。
第五栅极结构520的第二部分520b的第八宽度W8可以比第一栅极结构120的第二部分120b的第二宽度W2大。第五栅极结构520的第一部分520a的第七宽度W7可以与第五栅极结构520的第二部分520b的第八宽度W8相同。
第五栅极结构520的第一部分520a的第七宽度W7可以与第一栅极结构120的第一部分120a的第一宽度W1相同，但是发明构思不限于此。例如，第五栅极结构520的第一部分520a的第七宽度W7显然可以与第一栅极结构120的第一部分120a的第一宽度W1不同。
在下文中，将参照图21至图25描述根据本发明构思的技术理念的一些实施例的半导体装置。为了解释的清楚起见，将简化或省略上面描述的重复的部分。
图21是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图。
参照图21，基底100可以包括第一区域I和第二区域II。第一区域I和第二区域II可以是彼此相邻的区域，或者它们可以是彼此分隔开的区域。
参照图1描述的第一鳍型图案F1、第二鳍型图案F2、第三鳍型图案F3和第四鳍型图案F4以及第一场绝缘膜111和第二场绝缘膜112可以设置在基底100的第一区域I中。
第九鳍型图案F9、第十鳍型图案F10、第十一鳍型图案F11和第十二鳍型图案F12以及第一场绝缘膜111可以设置在基底100的第二区域II中。基底100的第二区域II可以例如不包括从第一场绝缘膜111突出的场绝缘膜(例如，第二场绝缘膜112和第三场绝缘膜113)。第一场绝缘膜111可以包围第九鳍型图案F9、第十鳍型图案F10、第十一鳍型图案F11和第十二鳍型图案F12的一些部分。第九鳍型图案F9和第十鳍型图案F10可以通过经由第一场绝缘膜111彼此分隔开而绝缘。第十一鳍型图案F11和第十二鳍型图案F12可以通过经由第一场绝缘膜111彼此分隔开而绝缘。
第一鳍型图案F1、第二鳍型图案F2、第三鳍型图案F3和第四鳍型图案F4的描述可以应用于第九鳍型图案F9、第十鳍型图案F10、第十一鳍型图案F11和第十二鳍型图案F12。
在一些实施例中，基底100的第一区域I可以是形成有PMOS晶体管的区域，第二区域II可以是形成有NMOS晶体管的区域。
图22是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图。图22是示出第六栅极结构620、第七栅极结构720和第八栅极结构820设置在图21的布局图中的构造的图。在图22中，为了说明的清楚而未示出第三栅电极层MG3和第四栅电极层MG4以及栅极绝缘膜。图23是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的透视图。在图22和图23中，为了说明的清楚，没有示出栅极间隔件。为了说明的清楚，图23是仅示出图22的布局图的局部区域的局部透视图。
参照图22和图23，第六栅极结构620、第七栅极结构720和第八栅极结构820可以设置在基底100的第二区域II中。参照图4A和图5描述的第一栅极结构120、第二栅极结构220和第三栅极结构320可以设置在基底100的第一区域I中。
第六栅极结构620可以设置在第一场绝缘膜111上。第六栅极结构620可以设置为与第九鳍型图案F9、第十鳍型图案F10、第十一鳍型图案F11和第十二鳍型图案F12交叉。第六栅极结构620可以设置在第九鳍型图案F9与第十鳍型图案F10之间以及第十一鳍型图案F11与第十二鳍型图案F12之间。
第六栅极结构620可以包括第一部分620a和第二部分620b。第六栅极结构620的第一部分620a可以是具有第九宽度W9的部分。第六栅极结构620的第二部分620b可以是具有比第九宽度W9小的第十宽度W10的部分。第六栅极结构620的第二部分620b可以是设置在第九鳍型图案F9与第十鳍型图案F10之间以及第十一鳍型图案F11与第十二鳍型图案F12之间的部分。第六栅极结构620的第一部分620a可以是未设置在第九鳍型图案F9与第十鳍型图案F10之间以及第十一鳍型图案F11和第十二鳍型图案F12之间的部分。第七栅极结构720可以设置在第一场绝缘膜111、第九鳍型图案F9和第十一鳍型图案F11上。第八栅极结构820可以设置在第一场绝缘膜111、第十鳍型图案F10和第十二鳍型图案F12上。
第六栅极结构620可以包括第六栅极绝缘膜621、第三栅电极层MG3和第四栅电极层MG4。参照图5至图8描述的第一栅极绝缘膜121的描述也可以应用与于第六栅极绝缘膜621。
第三栅电极层MG3可以沿第六栅极绝缘膜621的轮廓设置在第六栅极绝缘膜621上。第四栅电极层MG4可以设置在第三栅电极层MG3上。第三栅电极层MG3和第四栅电极层MG4可以具有例如不同于第一栅电极层MG1和第二栅电极层MG2的结构，或者可以包含不同的材料。可选择地，第三栅电极层MG3和第三栅电极层MG4可以具有与第一栅电极层MG1和第二栅电极层MG2相同的结构，例如，或者可以包含不同的材料。
图24是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图。图25是沿图24的线D-D'和线G-G'截取的剖视图。图24是示出第六栅极间隔件630、第七栅极间隔件730和第八栅极间隔件830设置在图22的布局图中的构造的图。在图24中，为了说明的清楚起见，未示出第三栅电极层MG3和第四栅电极层MG4以及栅极绝缘膜。
参照图24和图25，第六栅极间隔件630、第七栅极间隔件730和第八栅极间隔件830可以设置在基底100的第二区域II中。参照图11和图12描述的第一栅极间隔件130、第二栅极间隔件230和第三栅极间隔件330可以设置在基底100的第一区域I中。第七栅极结构720可以包括第七栅极绝缘膜721、第三栅电极层MG3和第四栅电极层MG4。
第六栅极间隔件630、第七栅极间隔件730和第八栅极间隔件830中的每个可以设置在第六栅极结构620、第七栅极结构720和第八栅极结构820中的每个的两个侧壁上。
第六栅极间隔件630可以包括第一间隔件部分630a和第二间隔件部分630b。第一间隔件部分630a可以包括沿第六栅极间隔件630的第一部分620a的两个侧壁设置在第一场绝缘膜111上的部分。第二间隔件部分630b可以包括沿第六栅极间隔件630的第二部分620b的两个侧壁设置在第一场绝缘膜111上的部分。
第六栅极结构620的第三厚度THK3可以比第七栅极结构720的第四厚度THK4大。第三厚度THK3可以是，例如，从第一场绝缘膜111的上表面到第六栅极结构620的上表面的厚度。第四厚度THK4可以是，例如，第九鳍型图案F9与第七栅极结构720之间的边界到第七栅极结构720的上表面的厚度。
第五沟槽T5和第六沟槽T6中的每个可以形成在第九鳍型图案F9和第十鳍型图案F10中的每个中。第五沟槽T5的一个侧壁可以由第六栅极结构620的第二部分620b的一个侧壁限定。第六沟槽T6的一个侧壁可以由第六栅极结构620的第二部分620b的另一侧壁限定。
第五半导体图案SP5和第六半导体图案SP6中的每个可以填充第五沟槽T5和第六沟槽T6中的每个。在一些实施例中，利用第一鳍型图案F1、第三鳍型图案F3和第二栅极结构220形成的晶体管可以是PMOS晶体管。在这种情况下，第一半导体图案SP1和第三半导体图案SP3可以包括压应力材料。利用第九鳍型图案F9、第十一鳍型图案F11和第七栅极结构720形成的晶体管可以是NMOS晶体管。在这种情况下，第五半导体图案SP5和第六半导体图案SP6可以包括与基底100相同的材料或者拉应力材料。例如，当基底100是Si时，第五半导体图案SP5和第六半导体图案SP6可以是Si或者具有比Si小的晶格常数的材料(例如，SiC)。
在下文中，将参照图21与图26至图30描述根据本发明构思的技术理念的一些实施例的半导体装置。为了说明的清楚起见，将简化或省略上面描述的重复部分。
图26与图27是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图。图27是示出第六栅极结构620、第七栅极结构720和第八栅极结构820设置在图26的布局图中的构造的图。在图27中，为了说明的清楚而未示出第三栅电极层MG3、第四栅电极层MG4和栅极绝缘膜。图28是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的透视图。在图27和图28中，为了说明的清楚，没有示出栅极间隔件。为了说明的清楚，图28是仅示出图27的布局的局部区域的局部透视图。
参照图26至图28，第六栅极结构620的第二部分620b可以设置为与第九鳍型图案F9、第十鳍型图案F10、第十一鳍型图案F11和第十二鳍型图案F12中的每个分隔开。换言之，第六栅极结构620的第二部分620b可以不与第九鳍型图案F9、第十鳍型图案F10、第十一鳍型图案F11和第十二鳍型图案F12中的每个接触。例如，第九鳍型图案F9与第十鳍型图案F10之间的间隔距离WD以及第十一鳍型图案F11与第十二鳍型图案F12之间的间隔距离WD可以比第十宽度W10大。
图29是用于解释根据本发明构思的技术理念的一些实施例的半导体装置的布局图。图30是沿图29的线D-D'和线J-J'截取的剖视图。图29是示出第六栅极间隔件630、第七栅极间隔件730和第八栅极间隔件830设置在图27的布局图中的构造的图。在图29中，为了说明的清楚而未示出第三栅电极层MG3、第四栅电极层MG4和栅极绝缘膜。
参照图29和图30，第二间隔件部分630b可以设置为与第九鳍型图案F9、第十鳍型图案F10、第十一鳍型图案F11和第十二鳍型图案F12中的每个分隔开。换言之，第二间隔件部分630b可以不与第九鳍型图案F9、第十鳍型图案F10、第十一鳍型图案F11和第十二鳍型图案F12中的每个接触。例如，第九鳍型图案F9与第十鳍型图案F10之间的分隔距离WD以及第十一鳍型图案F11与第十二鳍型图案F12之间的间隔距离WD可以比第六栅极结构620的第二部分620b的第十宽度W10与第二间隔件部分630b的宽度的总和WT3大。
在一些实施例中，第五半导体图案SP5和第六半导体图案SP6中的每个可以设置为与第二间隔件部分630b分隔开。
在下文中，将参照图2、图3、图5、图12以及图31至图36描述制造根据本发明构思的技术理念的一些实施例的半导体装置的方法。为了解释的清楚起见，将简化或省略上面描述的重复的部分。
图31至图36是用于解释制造根据本发明构思的技术理念的一些实施例的半导体装置的中间步骤图。在图32中，为了说明的清楚而未示出第一栅极间隔件130、虚设栅极绝缘膜DGa、虚设栅电极DGb和硬掩模DGc。
参照图31，可以提供形成在基底100上的第一鳍型图案F1和第二鳍型图案F2。
参照图2，可以在基底100上形成第一场绝缘膜111以包围第一鳍型图案F1和第二鳍型图案F2中的每个的至少一部分。
参照图3，可以在第一鳍型图案F1和第二鳍型图案F2之间形成从第一场绝缘膜111突出的第二场绝缘膜112。
参照图32，可以在第一场绝缘膜111和第二场绝缘膜112上形成虚设栅极结构DG。虚设栅极结构DG可以沿第二方向X2在第一场绝缘膜111和第二场绝缘膜112上方延伸。虚设栅极结构DG可以沿第二方向X2在第一鳍型图案F1与第二鳍型图案F2之间延伸。虚设栅极结构DG可以包括第一部分DG1和第二部分DG2。
虚设栅极结构DG的第一部分DG1可以是位于第一场绝缘膜111上的部分。虚设栅极结构DG的第一部分DG1可以是在第三方向X3上不与第二场绝缘膜112叠置的部分。在一些实施例中，虚设栅极结构DG的第一部分DG1可以是未设置在第一鳍型图案F1和第二鳍型图案F2之间的部分。虚设栅极结构DG的第一部分DG1可以与第二场绝缘膜112的第三侧壁112S3接触。虚设栅极结构DG的第一部分DG1可以是具有第一宽度WD1的部分。
虚设栅极结构DG的第二部分DG2可以是位于第二场绝缘膜112上的部分。虚设栅极结构DG的第二部分DG2可以是在第三方向X3上与第二场绝缘膜112叠置的部分。在一些实施例中，虚设栅极结构DG的第二部分DG2可以是位于第一鳍型图案F1和第二鳍型图案F2之间的部分。虚设栅极结构DG的第二部分DG2可以是具有第二宽度WD2的部分。
虚设栅极结构DG的第一部分DG1的第一宽度WD1可以比虚设栅极结构DG的第二部分DG2的第二宽度WD2大。第二场绝缘膜112的宽度WS可以，例如，比虚设栅极结构DG的第二部分DG2的第二宽度WD2大。
图33是沿图32的线G-G'和线H-H'截取的剖视图。
参照图33，可以在虚设栅极结构DG的侧壁上形成第一栅极间隔件130。第一栅极间隔件130的第一间隔件部分130a可以形成在虚设栅极结构DG的第一部分DG1的侧壁上。第一栅极间隔件130的第二间隔件部分130b可以形成在虚设栅极结构DG的第二部分DG2的侧壁上。
第二间隔件部分130b的外侧壁130S2可以位于第一鳍型图案F1和第二鳍型图案F2上。
虚设栅极结构DG可以包括顺序地堆叠在第一栅极间隔件130之间的虚设栅极绝缘膜DGa、虚设栅电极DGb和硬掩模DGc。
虚设栅极绝缘膜DGa可以形成在第一场绝缘膜111和第二场绝缘膜112上。虚设栅电极DGb可以形成在虚设栅极绝缘膜DGa上。虚设栅电极DGb可以是，例如，多晶硅。硬掩模DGc可以形成在虚设栅电极DGb上。
参照图34，去除虚设栅极绝缘膜DGa、虚设栅电极DGb和硬掩模DGc以形成第一栅极沟槽TG1和第二栅极沟槽TG2。
例如，可以通过虚设栅极结构DG的第一部分DG1的去除来形成第一栅极沟槽TG1。第一栅极沟槽TG1的底表面可以由第一场绝缘膜111限定。第一栅极沟槽TG1的侧壁可以由第一间隔件部分130a限定。
例如，可以通过虚设栅极结构DG的第二部分DG2的去除来形成第二栅极沟槽TG2。第二栅极沟槽TG2的底表面可以由第二场绝缘膜112限定。第二栅极沟槽TG2的侧壁可以由第二间隔件部分130b的内侧壁130S1限定。
参照图35，可以形成包括第一部分120a和第二部分120b的第一栅极结构120。可以如图5中所示形成第一栅极结构120。
第一栅极结构120的第一部分120a可以形成在第一栅极沟槽TG1中。第一栅极结构120的第二部分120b可以形成在第二栅极沟槽TG2中。可以沿第一栅极沟槽TG1和第二栅极沟槽TG2的侧壁和底表面形成第一栅极绝缘膜121。可以沿第一栅极绝缘膜121的轮廓在第一栅极绝缘膜121上形成第一栅电极层MG1。可以在第一栅电极层MG1上形成第二栅电极层MG2以填充第一栅极沟槽TG1和第二栅极沟槽TG2。
参照图36，可以在第一鳍型图案F1和第二鳍型图案F2中的每个中形成第一沟槽T1和第二沟槽T2中的每个。
利用第二间隔件部分130b和第一栅极结构120的第二部分120b作为蚀刻掩模，可以在第一鳍型图案F1和第二鳍型图案F2中的每个中形成第一沟槽T1和第二沟槽T2中的每个。结果，第一鳍型图案F1的仅一部分F1p可以保留在第一沟槽T1和第二场绝缘膜112之间。第二鳍型图案F2的一部分F2p可以保留在第二沟槽T2和第二场绝缘膜112之间。
可以通过填充第一沟槽T1和第二沟槽T2中的每个来形成第一半导体图案和第二半导体图案中的每个(图12的SP1和SP2)。
虽然已经参照本发明构思的示例性实施例具体示出并描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离由权利要求限定的本发明构思的精神和范围的情况下，可以对形式和细节做出各种改变。因此，期望的是本实施例在所有方面都被认为是说明性的而非限制性的，参考权利要求而不是前面的描述来指示发明的范围。

Claims (17)

1.一种半导体装置，所述半导体装置包括：
第一鳍型图案和第二鳍型图案，在第一方向上延伸并且在第一方向上彼此分隔开；
第一场绝缘膜，围绕第一鳍型图案的至少一部分以及第二鳍型图案的至少一部分；
第二场绝缘膜，位于第一鳍型图案和第二鳍型图案之间并且在第三方向上从第一场绝缘膜突出，第三方向是与第一场绝缘膜的上表面垂直的方向；
第一栅极结构，沿与第一方向交叉的第二方向在第一场绝缘膜和第二场绝缘膜上方延伸，并且包括位于第一场绝缘膜上的第一部分和位于第二场绝缘膜上的第二部分；以及
第一栅极间隔件，包括沿第一栅极结构的第一部分的一个侧壁位于第一场绝缘膜上的第一间隔件部分，以及沿第一栅极结构的第二部分的一个侧壁位于第二场绝缘膜上的第二间隔件部分，
其中，第一栅极结构的第一部分的第一宽度比第一栅极结构的第二部分的第二宽度大，
其中，第二间隔件部分包括与第二部分的侧壁接触的第一侧壁以及面对第一侧壁的第二侧壁，第二侧壁位于第二场绝缘膜上。
2.如权利要求1所述的半导体装置，其中，第一栅极结构的第一部分在第三方向上不与第二场绝缘膜叠置。
3.如权利要求2所述的半导体装置，其中，第一栅极结构的第一部分的第一厚度比第一栅极结构的第二部分的第二厚度大，
第一厚度和第二厚度沿第三方向。
4.如权利要求1所述的半导体装置，所述半导体装置还包括：
第三鳍型图案和第四鳍型图案，在第二方向上与第一鳍型图案和第二鳍型图案分隔开，在第一方向上延伸，并且在第一方向上彼此分隔开；以及
第三场绝缘膜，位于第三鳍型图案和第四鳍型图案之间并在第三方向上从第一场绝缘膜突出；
其中，第一场绝缘膜围绕第三鳍型图案的至少一部分以及第四鳍型图案的至少一部分，
第一栅极结构还包括位于第三场绝缘膜上的第三部分，并且
第二宽度比第三部分的第三宽度小。
5.如权利要求1所述的半导体装置，所述半导体装置还包括：
第三鳍型图案和第四鳍型图案，与第一鳍型图案和第二鳍型图案分隔开，在第一方向上延伸，并且在第一方向上彼此分隔开；
第三场绝缘膜，位于第三鳍型图案和第四鳍型图案之间，并且在第三方向上从第一场绝缘膜突出；以及
第二栅极结构，与第一栅极结构分隔开，沿第二方向在第一场绝缘膜和第三场绝缘膜上方延伸，并且包括位于第一场绝缘膜上的第三部分以及位于第三场绝缘膜上的第四部分，
其中，第一场绝缘膜围绕第三鳍型图案的至少一部分以及第四鳍型图案的至少一部分，并且
第二栅极结构的第三部分的第三宽度与第二栅极结构的第四部分的第四宽度相同。
6.如权利要求1所述的半导体装置，所述半导体装置还包括：
第二栅极结构，在第二方向上延伸并且与第一栅极结构分隔开，并且位于第一场绝缘膜和第一鳍型图案上，
其中，第二栅极结构包括位于第一场绝缘膜上的第三部分以及位于第一鳍型图案上的第四部分，并且
第三部分的宽度与第四部分的宽度相同。
7.如权利要求1所述的半导体装置，其中，第一宽度与第一间隔件部分的宽度的总和比第二宽度与第二间隔件部分的宽度的总和大。
8.如权利要求1所述的半导体装置，所述半导体装置还包括：
基底，包括第一区域和第二区域；
第三鳍型图案和第四鳍型图案，位于第二区域中，沿第一方向延伸并且在第一方向上彼此分隔开；以及
第二栅极结构，位于第二区域中并且在第三鳍型图案和第四鳍型图案之间沿第二方向延伸，
其中，第一鳍型图案、第二鳍型图案、第一场绝缘膜、第二场绝缘膜和第一栅极结构位于基底的第一区域中，
第一场绝缘膜围绕第三鳍型图案和第四鳍型图案中的每个的至少一部分，
第二栅极结构包括位于第一场绝缘膜上的第三部分以及位于第三鳍型图案和第四鳍型图案之间的第四部分，并且
第二栅极结构的第三部分的第三宽度比第二栅极结构的第四部分的第四宽度大。
9.如权利要求8所述的半导体装置，其中，第四部分与第三鳍型图案和第四鳍型图案中的每个分隔开。
10.一种半导体装置，所述半导体装置包括：
第一鳍型图案和第二鳍型图案，在第一方向上延伸并且在第一方向上彼此分隔开；
第一场绝缘膜，围绕第一鳍型图案的至少一部分以及第二鳍型图案的至少一部分；
第二场绝缘膜，位于第一鳍型图案和第二鳍型图案之间并在第三方向上从第一场绝缘膜突出，第三方向是与第一场绝缘膜的上表面垂直的方向；
第一栅极结构，沿与第一方向交叉的第二方向在第一场绝缘膜和第二场绝缘膜上方延伸，并且包括位于第一场绝缘膜上的第一部分以及位于第二场绝缘膜上的第二部分；以及
第一栅极间隔件，包括沿第一栅极结构的第一部分的两个侧壁位于第一场绝缘膜上的第一间隔件部分，以及沿第一栅极结构的第二部分的两个侧壁位于第二场绝缘膜上的第二间隔件部分，
其中，第一栅极结构的第一部分的第一宽度与第一间隔件部分的宽度的总和比第一栅极结构的第二部分的第二宽度与第二间隔件部分的宽度的总和大。
11.如权利要求10所述的半导体装置，其中，第一栅极结构的第一部分的第一宽度比第一栅极结构的第二部分的第二宽度大。
12.如权利要求11所述的半导体装置，其中，第一栅极结构的第一部分在第三方向上不与第二场绝缘膜叠置，并且
第三方向为与第一场绝缘膜的上表面垂直的方向。
13.如权利要求12所述的半导体装置，其中，第一栅极结构的第一部分的第一厚度比第一栅极结构的第二部分的第二厚度大，并且
第一厚度和第二厚度沿第三方向。
14.如权利要求10所述的半导体装置，其中，第二间隔件部分包括与第二部分的两个侧壁接触的第一侧壁，以及面对第一侧壁的第二侧壁，并且
第二侧壁位于第二场绝缘膜上。
15.如权利要求10所述的半导体装置，其中，第一栅极结构的第二部分的第二宽度与第二间隔件部分的宽度的总和比第二场绝缘膜的宽度大。
16.一种半导体装置，所述半导体装置包括：
第一鳍型图案和第二鳍型图案，在第一方向上延伸并且在第一方向上彼此分隔开；
第一场绝缘膜，围绕第一鳍型图案的至少一部分以及第二鳍型图案的至少一部分；
第一栅极结构，位于第一场绝缘膜上并且在第一鳍型图案和第二鳍型图案之间沿与第一方向交叉的第二方向延伸；以及
第三鳍型图案和第四鳍型图案，在第二方向上与第一鳍型图案和第二鳍型图案分隔开，在第一方向上延伸并且在第一方向上彼此分隔开，
其中，第一栅极结构包括不位于第一鳍型图案和第二鳍型图案之间的第一部分以及位于第一鳍型图案和第二鳍型图案之间的第二部分，
第一栅极结构的第一部分的第一宽度比第一栅极结构的第二部分的第二宽度大，并且
其中，第一场绝缘膜围绕第三鳍型图案的至少一部分以及第四鳍型图案的至少一部分，第一栅极结构还包括位于第三鳍型图案和第四鳍型图案之间的第三部分，并且第二宽度比第三部分的第三宽度小。
17.如权利要求16所述的半导体装置，所述半导体装置还包括：
第二场绝缘膜，位于第一鳍型图案和第二鳍型图案之间并在第三方向上从第一场绝缘膜突出，第三方向是与第一场绝缘膜的上表面垂直的方向，
其中，第一栅极结构的第二部分位于第二场绝缘膜上。
CN201910062673.2A 2018-04-20 2019-01-23 半导体装置 Active CN110391287B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180045839A KR102535087B1 (ko) 2018-04-20 2018-04-20 반도체 장치
KR10-2018-0045839 2018-04-20

Publications (2)

Publication Number Publication Date
CN110391287A CN110391287A (zh) 2019-10-29
CN110391287B true CN110391287B (zh) 2024-04-09

Family

ID=68236053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910062673.2A Active CN110391287B (zh) 2018-04-20 2019-01-23 半导体装置

Country Status (3)

Country Link
US (1) US10741659B2 (zh)
KR (1) KR102535087B1 (zh)
CN (1) CN110391287B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574321B1 (ko) * 2018-08-08 2023-09-04 삼성전자주식회사 게이트 분리층을 갖는 반도체 소자
US10784342B1 (en) * 2019-04-16 2020-09-22 Globalfoundries Inc. Single diffusion breaks formed with liner protection for source and drain regions
US11489064B2 (en) * 2019-12-13 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Forming 3D transistors using 2D van per waals materials
KR20220136527A (ko) * 2021-03-30 2022-10-11 삼성전자주식회사 반도체 장치
KR20220143382A (ko) * 2021-04-16 2022-10-25 삼성전자주식회사 비스듬한 절단면을 갖는 게이트 전극을 포함하는 집적회로 칩 및 이의 제조 방법
KR20220158340A (ko) * 2021-05-24 2022-12-01 삼성전자주식회사 게이트 구조체를 갖는 반도체 소자들 및 그 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114651A (zh) * 2006-07-28 2008-01-30 海力士半导体有限公司 具有被包围通道晶体管的半导体器件
CN104347717A (zh) * 2013-08-07 2015-02-11 三星电子株式会社 半导体器件及其制造方法
CN106558618A (zh) * 2015-09-24 2017-04-05 三星电子株式会社 半导体装置
US9634138B1 (en) * 2016-08-24 2017-04-25 Qualcomm Incorporated Field-effect transistor (FET) devices employing adjacent asymmetric active gate / dummy gate width layout
CN107248503A (zh) * 2013-08-22 2017-10-13 三星电子株式会社 具有3d 沟道的半导体器件及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7056773B2 (en) * 2004-04-28 2006-06-06 International Business Machines Corporation Backgated FinFET having different oxide thicknesses
US8258585B2 (en) * 2008-05-29 2012-09-04 Panasonic Corporation Semiconductor device
US9673328B2 (en) * 2010-05-28 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for providing line end extensions for fin-type active regions
US9324866B2 (en) 2012-01-23 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for transistor with line end extension
CN103943499B (zh) * 2013-01-22 2016-08-31 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US9209179B2 (en) * 2014-04-15 2015-12-08 Samsung Electronics Co., Ltd. FinFET-based semiconductor device with dummy gates
US9793273B2 (en) 2014-07-18 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-based semiconductor device including a metal gate diffusion break structure with a conformal dielectric layer
US9614088B2 (en) * 2014-08-20 2017-04-04 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure and manufacturing method thereof
KR20160033865A (ko) * 2014-09-18 2016-03-29 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조방법
KR102237713B1 (ko) 2014-11-17 2021-04-08 삼성전자주식회사 반도체 장치의 제조 방법
KR102150942B1 (ko) 2014-12-01 2020-09-03 삼성전자주식회사 핀펫을 구비하는 반도체 장치
KR20170027048A (ko) * 2015-09-01 2017-03-09 삼성전자주식회사 반도체 장치
US10050030B2 (en) * 2015-09-04 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating method thereof
US10020304B2 (en) * 2015-11-16 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor, semiconductor device and fabricating method thereof
US9412616B1 (en) 2015-11-16 2016-08-09 Globalfoundries Inc. Methods of forming single and double diffusion breaks on integrated circuit products comprised of FinFET devices and the resulting products
KR102481427B1 (ko) 2016-01-13 2022-12-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10510608B2 (en) * 2016-03-04 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
KR102446862B1 (ko) 2016-03-07 2022-09-23 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9543298B1 (en) 2016-03-11 2017-01-10 Globalfoundries Inc. Single diffusion break structure and cuts later method of making
US20170309611A1 (en) 2016-04-20 2017-10-26 Qualcomm Incorporated Forming a self-aligned single diffusion break (sdb) isolation structure in a gate region of a diode for reduced capacitance, resistance, and/or area
US9893171B2 (en) * 2016-06-03 2018-02-13 International Business Machines Corporation Fin field effect transistor fabrication and devices having inverted T-shaped gate
US10204905B2 (en) * 2017-04-25 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US10181426B1 (en) * 2017-08-30 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of polysilicon structures of semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114651A (zh) * 2006-07-28 2008-01-30 海力士半导体有限公司 具有被包围通道晶体管的半导体器件
CN104347717A (zh) * 2013-08-07 2015-02-11 三星电子株式会社 半导体器件及其制造方法
CN107248503A (zh) * 2013-08-22 2017-10-13 三星电子株式会社 具有3d 沟道的半导体器件及其制造方法
CN106558618A (zh) * 2015-09-24 2017-04-05 三星电子株式会社 半导体装置
US9634138B1 (en) * 2016-08-24 2017-04-25 Qualcomm Incorporated Field-effect transistor (FET) devices employing adjacent asymmetric active gate / dummy gate width layout

Also Published As

Publication number Publication date
US20190326407A1 (en) 2019-10-24
KR102535087B1 (ko) 2023-05-19
US10741659B2 (en) 2020-08-11
KR20190122289A (ko) 2019-10-30
CN110391287A (zh) 2019-10-29

Similar Documents

Publication Publication Date Title
CN110391287B (zh) 半导体装置
KR102291559B1 (ko) 반도체 장치
US11710741B2 (en) Semiconductor devices
CN109935587B (zh) 半导体装置
US11799004B2 (en) Semiconductor device
CN109037202B (zh) 具有多栅极晶体管结构的半导体装置
US20230163131A1 (en) Semiconductor device and method for fabricating the same
US11462613B2 (en) Semiconductor device
US20190165121A1 (en) Semiconductor device and method for fabricating the same
US11538807B2 (en) Method for fabricating a semiconductor device including a gate structure with an inclined side wall
CN109003975B (zh) 半导体器件
CN111384049A (zh) 具有鳍型有源区的半导体装置及其制造方法
US10910374B2 (en) Semiconductor device
CN114078843A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant