CN110364530B - 存储器及其形成方法 - Google Patents

Abstract

本发明提供了一种存储器及其形成方法。由于存储器中的第一传输晶体管的饱和电流大于第二传输晶体管的饱和电流，并使第一传输晶体管对应存储器的写操作过程，以及第二传输晶体管对应存储器的读操作过程。如此一来，在存储器的写操作过程中，由于第一传输晶体管具备较大的饱和电流，从而可有效改善存储器的写入速度；以及，在存储器的读操作过程中，由于第二传输晶体管具备较小的饱和电流，从而有利于提高存储器的读取稳定性，以提高存储器的整体性能。

Description

存储器及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法。

背景技术

存储器分为闪存(Flash)、动态随机存储器(DRAM)和静态随机存储器(SRAM)，其中静态随机存储器(SRAM)以其快速读写及不需要周期性刷新，成为关键性系统存储模块的首选，如CPU与主存之间的高速缓存等。目前，常用的静态随机存储器单元主要采用六晶体管类型，由一对反相器及两个传输晶体管组成，所述传输晶体管的栅极和源极分别电性连接至字线和位线，以通过所述字线控制两个传输晶体管的导通或关断，以及通过位线写入或读出存储数据。

目前，存储器中的两个传输晶体管通常是通过相同的工艺同时形成的，即，两个传输晶体管的性能也相同。由于两个传输晶体管的差别性能，常常会导致存储器无法同时满足在不同操作下的性能要求，或者说，现有的存储器难以同时实现不同操作下的性能提升。例如，现有的存储器中读取性能和写入性能相互制约，从而使存储器的整体性能受到限制。

发明内容

本发明的目的在于提供一种存储器，以解决现有的存储器难以同时改善其读取性能和写入性能的问题。

为解决上述技术问题，本发明提供一种存储器，所述存储器具有多个存储单元，每一所述存储单元均包括一第一传输晶体管、一第二传输晶体管和一核心存储区；其中，

所述第一传输晶体管的栅极电性连接至字线，所述第一传输晶体管的漏极电性连接至所述核心存储区，所述第一传输晶体管的源极电性连接至第一位线，所述第二传输晶体管的栅极电性连接至字线，所述第二传输晶体管的漏极电性连接至所述核心存储区，所述第二传输晶体管的源极电性连接至第二位线；

其中，所述第一传输晶体管的饱和电流大于所述第二传输晶体管的饱和电流，所述存储器在执行写操作时，通过所述第一传输晶体管使存储数据写入所述核心存储区中，所述存储器在执行读操作时，通过所述第二传输晶体管使存储数据从所述核心存储区中读出。

可选的，所述第一传输晶体管的源极和漏极以及所述第二传输晶体管的源极和漏极均包括形成在一衬底中的掺杂区；其中，所述第一传输晶体管的源极的离子掺杂浓度大于所述第二传输晶体管的源极的离子掺杂浓度，所述第一传输晶体管的漏极的离子掺杂浓度大于所述第二传输晶体管的漏极的离子掺杂浓度。

可选的，所述第一传输晶体管的源极的掺杂区和漏极的掺杂区均包括第一缓冲区，所述第二传输晶体管的源极的掺杂区和漏极的掺杂区均包括第二缓冲区，其中，所述第一传输晶体管的第一缓冲区的离子掺杂浓度大于所述第二传输晶体管的第二缓冲区的离子掺杂浓度。

可选的，所述核心存储区包括：

第一上拉晶体管，其源极电性连接至供电电压，其漏极与所述第一传输晶体管的漏极电性连接，其栅极与所述第二传输晶体管的漏极电性连接；

第二上拉晶体管，其源极电性连接至供电电压，其漏极与所述第二传输晶体管的漏极电性连接，其栅极与所述第一传输晶体管的漏极电性连接；

第一下拉晶体管，其源极与所述第一传输晶体管的漏极电性连接，其漏极接地，其栅极与所述第二传输晶体管的漏极电性连接；以及，

第二下拉晶体管，其源极与所述第二传输晶体管的漏极电性连接，其漏极接地，其栅极与所述第一传输晶体管的漏极电性连接。

可选的，所述第二下拉晶体管的饱和电流大于所述第二传输晶体管的饱和电流。

可选的，所述第一传输晶体管的饱和电流大于所述第一上拉晶体管的饱和电流。

可选的，所述第一传输晶体管的栅极为条状结构并沿着第一方向延伸，所述第一传输晶体管的源极和漏极沿着与所述第一方向垂直的第二方向分别排布在所述第一传输晶体管的栅极的两侧；所述第二传输晶体管的栅极为条状结构并沿着所述第一方向延伸，所述第二传输晶体管的源极和漏极沿着所述第二方向分别排布在所述第二传输晶体管的栅极的两侧。

可选的，在所述第二方向上，所述第一传输晶体管的栅极和所述第二传输晶体管的栅极交替排布，以使所述第一传输晶体管的栅极和所述第二传输晶体管的栅极分别排布在不同的行中。

可选的，所述第一上拉晶体管的栅极和所述第一下拉晶体管的栅极均为条状结构并在所述第一方向上相互延伸连接；所述第二上拉晶体管的栅极和所述第二下拉晶体管的栅极均为条状结构并在行方向上相互延伸连接。

可选的，所述第一传输晶体管的栅极、所述第二上拉晶体管的栅极和所述第二下拉晶体管的栅极在第一方向中心对准而位于同一行中，以构成第一栅极组；所述第二传输晶体管的栅极、所述第一上拉晶体管的栅极和所述第一下拉晶体管的栅极在第一方向中心对准而位于同一行中，以构成一第二栅极组；其中，在所述第二方向上，所述第一栅极组和所述第二栅极组交替排布，以使所述第一栅极组和所述第二栅极组分别排布在不同的行中。

可选的，所述存储器的多个所述存储单元中，在第一方向上相邻的两个所述存储单元的结构相互对称；在所述第二方向上相邻的两个存储单元中，上一个存储单元在所述第一方向上翻转180°后的结构，与相邻的下一个存储单元的结构相同。

本发明的另一目的在于，提供一种存储器的形成方法，包括：

提供一衬底，在所述衬底上形成有一栅极材料层；

在所述栅极材料层上形成多个第一掩膜层和多个第二掩膜层，所述第一掩膜层和所述第二掩膜层均为条状结构并沿着第一方向延伸，多个所述第一掩膜层和多个所述第二掩膜层沿着第二方向交替排布；

以所述第一掩膜层和所述第二掩膜层为掩膜刻蚀所述栅极材料层，以形成多个条状结构的栅极材料层，其中，被所述第一掩膜层覆盖的所述条状结构的栅极材料层构成第一栅极层，所述第一栅极层部分用于构成存储器中第一传输晶体管的栅极，被所述第二掩膜层覆盖的所述条状结构的栅极材料层构成第二栅极层，所述第二栅极层部分用于构成存储器中第二传输晶体管的栅极；

去除所述第二掩膜层，以暴露出所述第二栅极层，以及保留所述第一掩膜层，使所述第一栅极层仍被所述第一掩膜层覆盖；

使离子束的注入方向为沿着所述第二方向倾斜，以执行第一离子注入工艺，在所述第一栅极层两侧的衬底中形成第一离子注入区；

执行第二离子注入工艺，以在所述第一栅极层两侧的衬底中和所述第二栅极层两侧的衬底中均形成第二离子注入区，位于所述第一栅极层两侧的所述第二离子注入区与所述第一离子注入区至少部分重叠以用于构成所述第一传输晶体管的源漏极，位于所述第二栅极层两侧的所述第二离子注入区用于构成所述第二传输晶体管的源漏极。

可选的，位于所述第一栅极层两侧的所述第二离子注入区与所述第一离子注入区用于构成所述第一传输晶体管的源漏极的第一缓冲区，位于所述第二栅极层两侧的所述第二离子注入区用于构成所述第二传输晶体管的源漏极的第二缓冲区。

可选的，所述第一离子注入工艺包括第一次注入过程和第二次注入过程，所述第一次注入过程的注入方向和所述第二次注入过程的注入方向为沿着所述第二方向以朝向相反的方向倾斜，以在所述第一栅极层两侧的衬底中均形成所述第一离子注入区。

可选的，所述第一离子注入工艺中的离子束的注入方向与所述衬底表面的法线方向具有第一夹角，所述第二离子注入工艺中的离子束的注入方向与所述衬底表面的法线方向具有第二夹角，其中，所述第二夹角小于所述第一夹角。

可选的，在执行第二离子注入工艺之后，还包括：

执行第三离子注入工艺，以在所述第一栅极层两侧的衬底中和所述第二栅极层两侧的衬底中均形成一第三离子注入区，位于所述第一栅极层两侧的所述第三离子注入区用于构成所述第一传输晶体管的源漏极的源漏掺杂区，位于所述第二栅极层两侧的所述第三离子注入区用于构成所述第二传输晶体管的源漏极的源漏掺杂区。

可选的，在执行所述第一离子注入工艺之后，还包括：

去除所述第二掩膜层，以暴露出所述第二栅极层；

在所述衬底上形成一第三掩膜层，所述第三掩膜层中开设有多个开口，通过所述开口暴露出部分所述第一栅极层和部分所述第二栅极层；

以所述第三掩膜层为掩膜刻蚀暴露出的所述第一栅极层和所述第二栅极层，以使所述第一栅极层分隔成多个第一栅极段，使所述第二栅极层分隔成多个第二栅极段；

其中，多个所述第一栅极段分别用于构成第二上拉晶体管的栅极和第二下拉晶体管的栅极，多个所述第二栅极段分别用于构成第一上拉晶体管的栅极和第一下拉晶体管的栅极。

在本发明提供的存储器中，由于第一传输晶体管的饱和电流大于第二传输晶体管的饱和电流，并且所述存储器在执行写操作时，通过所述第一传输晶体管使存储数据写入所述核心存储区中(即，第一传输晶体管对应存储器的写操作)，以及所述存储器在执行读操作时，通过所述第二传输晶体管使存储数据从所述核心存储区中读出(即，第二传输晶体管对应存储器的读操作)。如此一来，在存储器执行写操作时，由于第一传输晶体管具备较大的饱和电流，从而可有效提高存储器的响应速度，以及在存储器执行读操作时，由于第二传输晶体管具备较小的饱和电流，进而可确保读取稳定性。

在发明提供的存储器的形成方法中，利用双重图形工艺定义出第一栅极层和第二栅极层，并且仅去除第二掩膜层而保留第一掩膜层，从而在执行第一离子注入工艺的倾斜注入时，可利于第一掩膜层的阻挡作用，使大量的离子注入到第一栅极层两侧的衬底中，而仅有少量的离子被注入到第二栅极层两侧的衬底中，从而可使注入到第一栅极层两侧的离子掺杂浓度大于注入到第二栅极层两侧的离子掺杂浓度。如此一来，即可使对应第一栅极层的第一传输晶体管的饱和电流大于对应第二栅极层的第二传输晶体管的饱和电流。

附图说明

图1为本发明实施例一中的存储器的结构示意图

图2为本发明实施例一中的存储器对应一个存储单元的电路示意图；

图3为图1所示的本发明实施例一中的存储器其第一传输晶体管和第二传输晶体管在Y方向的剖面示意图；

图4为图1所示的本发明实施例一中的存储器沿着AA’方向的剖面示意图；

图5为本发明实施例二中的存储器的形成方法的流程示意图；

图6a为本发明实施例二中的存储器的形成方法在其执行步骤S100时的俯视图；

图6b和图6c分别为图6a所示的本发明实施例二中的存储器沿着AA’和BB’方向的剖面示意图；

图7a为本发明实施例二中的存储器的形成方法在其执行步骤S200时的俯视图；

图7b为图7a所示的本发明实施例二中的存储器沿着AA’方向的剖面示意图；

图8a为本发明实施例二中的存储器的形成方法在其执行步骤S300和步骤S400时的俯视图；

图8b为图8a所示的本发明实施例二中的存储器沿着AA’方向的剖面示意图；

图9a和图9b为本发明实施例二中的存储器的形成方法在其执行步骤S500时的结构示意图；

图10为本发明实施例二中的存储器的形成方法在其执行步骤S600时的结构示意图；

图11为本发明实施例二中的存储器的形成方法在执行第三离子注入工艺时的结构示意图；

图12和图13a～图13b为本发明实施例二中的存储器的形成方法在同时制备各个晶体管时的结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的出存储器及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

图1为本发明实施例一中的存储器的结构示意图，图2为本发明实施例一中的存储器在对应一个存储单元的电路示意图。结合图1和图2所示，存储器具有多个存储单元，每一所述存储单元均所述存储器包括：第一传输晶体管PG1、第二传输晶体管PG2和核心存储区11。

其中，所述第一传输晶体管PG1的栅极电性连接至字线WL，所述第一传输晶体管PG1的漏极电性连接至所述核心存储区11(可以理解为，所述第一传输晶体管PG1的漏极电性连接至所述核心存储区11的第一节点ND1)，所述第一传输晶体管PG1的源极电性连接至第一位线BL。所述第二传输晶体管PG2的栅极电性连接至字线WL，所述第二传输晶体管PG2的漏极电性连接至所述核心存储区(可以理解为，所述第二传输晶体管PG2的漏极电性连接至所述核心存储区11的第二节点ND2)，以及所述第二传输晶体管PG2的源极电性连接至第二位线BLB。即，第一传输晶体管PG1的漏极和第二传输晶体管PG2的漏极分别电性连接至所述核心存储区11的不同位置。

所述第一传输晶体管PG1的饱和电流大于所述第二传输晶体管PG2的饱和电流。并且，在所述存储器在执行写操作时，可通过所述第一传输晶体管PG1使存储数据写入所述核心存储区11中，具体的，在写操作的过程中，第一位线BL上的存储数据通过所述第一传输晶体管PG1写入到第一节点ND1，以进一步存入核心存储区11中；以及，所述存储器在执行读操作时，通过所述第二传输晶体管PG2使存储数据从所述核心存储区11中读出。

可以理解为，通过调整第一传输晶体管PG1和第二传输晶体管PG2的饱和电流，使两者存在饱和电流值的差异，在此基础上，进一步使具有较大饱和电流的第一传输晶体管PG1对应存储器的写操作过程，具有较小饱和电流的第二传输晶体管PG2对应存储器的读操作过程。

具体参考图2的等效电路图，在传统的存储器中，第一传输晶体管PG1和第二传输晶体管PG2的结构和性能近乎完全相同，即第一传输晶体管PG1和第二传输晶体管PG2的饱和电流也相同。因此，存储器在执行读操作和写操作时，根据核心存储区11中的具体状态，选择第一传输晶体管PG1和第二传输晶体管PG2进行读操作和写操作。即，现有的存储器中，例如在执行写操作时，存储数据随机选择第一传输晶体管或第二传输晶体管写入到核心存储区中。具体的，在传统存储器的写操作过程中，通常希望被选中的传输晶体管具备较大的饱和电流，如此一来，第一位线BL中的存储数据能够更快地从被选中的传输晶体管中写入；然而，在传统存储器的读操作过程中，通常希望被选中的传输晶体管具备较小的饱和电流，如此一来，存储数据从第二节点ND2读出时，可避免位线BLB通过传输晶体管导致第二节点ND2的电平值发生较大的波动，进而可确保存储器的读取稳定性。

由此可见，传统的存储器在执行读操作和写操作时，对于两个传输晶体管的性能要求相互矛盾相互制约，从而限制存储器的性能。

而在本发明提供的存储器中，通过调整第一传输晶体管PG1和第二传输晶体管PG2的饱和电流，使两者存在一定的饱和电流的差异，并使具有较大饱和电流的第一传输晶体管PG1对应于写操作过程，具有较小饱和电流的第二传输晶体管PG2对应读操作过程。如此一来，在写操作过程中，能够有效提高响应速度，以及在读操作过程中，可确保存储器的读取稳定性。

具体参考图2所示，以存储器在读取存储数据“0”的过程为例，此时可使所述第一位线BL处于高电平，同时调整字线WL的电平值，使第一传输晶体管PG1和第二传输晶体管PG2导通，在该过程中，第一传输晶体管PG1的饱和电流较大，从而可通过第一传输晶体管PG1快速地对第一节点ND1进行充电，使第一节点ND1呈现高电平，进而可使第二位线BLB中的电流能够通过第二传输晶体管PG2并经由第二节点ND2实现放电过程，以使第二节点ND2呈现低电平，进而从核心存储区11中读出存储数据“0”。即，在读操作过程中，第二位线BLB的信号通过第二传输晶体管PG2传输至核心存储区11，以使核心存储区11中的存储数据读出。在该过程中，由于第二传输晶体管PG2的饱和电流较小，如此可有效避免第二节点ND2处的电平值波动过大，有利于提高存储器在读操作过程中的稳定性。

接着，以存储器在写入存储数据“0”的过程为例，在所述存储器执行写操作时，所述第一位线BL由高电平转换为低电平，此时通过所述第一位线BL下拉所述第一节点ND1处的电平值，由于第一传输晶体管PG1可允许经过的电流较大，因此在第一位线BL的作用下能够快速地下拉第一节点ND1处的电平值，使第一节点ND1呈现低电平。即，在写操作过程中，第一位线BL中的存储数据“0”通过第一传输晶体管PG1能够快速地写入到核心存储区11中，有效提高了存储器的写操作的响应速度。

图3为图1所示的本发明实施例一中的存储器其第一传输晶体管和第二传输晶体管在Y方向的剖面示意图。

结合图1和图3所示，所述第一传输晶体管PG1的栅极G1和所述第二传输晶体管PG2的栅极G2均形成在一衬底100上。其中，所述第一传输晶体管PG1的栅极G1为条状结构并沿着第一方向(X方向)延伸，所述第一传输晶体管PG1的源极和漏极沿着第二方向(Y方向)分别排布在所述第一传输晶体管PG1的栅极G1的两侧。所述第二传输晶体管PG2的栅极G2也为条状结构并沿着第一方向(X方向)延伸，所述第二传输晶体PG2管的源极和漏极沿着第二方向(Y方向)分别排布在所述第二传输晶体管PG2的栅极G2的两侧。

进一步的，在所述第二方向(Y方向)上，所述第一传输晶体管PG1的栅极和所述第二传输晶体管PG2的栅极交替排布，以使所述第一传输晶体管PG1的栅极和所述第二传输晶体管PG2的栅极分别排布在不同的行中。应当理解，此处的“行”其方向与第一方向平行。

重点参考图3所示，所述第一传输晶体管PG1的源极S1和漏极D1，以及第二传输晶体管PG2的源极S2和漏极D2均包括形成在所述衬底100中的掺杂区。具体的，第一传输晶体管PG1的源极S1的离子掺杂浓度大于所述第二传输晶体管PG2的源极S2的离子掺杂浓度，所述第一传输晶体管PG1的漏极D1的离子掺杂浓度大于所述第二传输晶体管PG2的漏极D2的离子掺杂浓度。即，本实施例中，通过调整第一传输晶体管PG1的源漏极和第二传输晶体管PG2的源漏极的离子掺杂浓度，以进一步实现第一传输晶体管PG1和第二传输晶体管PG2之间存在饱和电流的差异。

进一步的，所述第一传输晶体管PG1的源极S1和漏极D1的掺杂区均包括一第一缓冲区B1，源极S1的第一缓冲区B1和漏极D1的第一缓冲区B1分别形成在栅极G1两侧的衬底100中，并且第一缓冲区B1延伸至栅极G1的下方。所述第一缓冲区B1用于缓冲第一传输晶体管PG1的源掺杂区和沟道之间的离子浓度差异，以及用于缓冲漏掺杂区和沟道之间的离子浓度差异。类似的，第二传输晶体管PG2的源极S2和漏极D2的掺杂区均包括一第二缓冲区B2。本实施例中，所述第一传输晶体管PG1的第一缓冲区B1的离子掺杂浓度大于所述第二传输晶体管PG2的第二缓冲区B2的离子掺杂浓度。

继续参考图3所示，所述第一传输晶体管PG1的源极S1的掺杂区还包括一源掺杂区S11，漏极D1的掺杂区还包括一漏掺杂区D11，可以理解为，第一缓冲区B1和源掺杂区S11共同用于构成源极S1，第一缓冲区B1和漏掺杂区D11共同用于构成漏极D1。其中，源掺杂区S11和漏掺杂区D11分别形成在栅极G1两侧的衬底100中，源极S1的第一缓冲区B1和漏极D1的第一缓冲区B1也相应地形成在栅极G1两侧的衬底100中，并且所述第一缓冲区B1进一步延伸至栅极G1的下方。当然应当认识到，源极S1和漏极D1还可进一步包括电极层，以用于引出源掺杂区S11和漏掺杂区D11。此外，与第一传输晶体管PG1类似的，第二传输晶体管PG2的源极S2的掺杂区也可相应地包括一源掺杂区S21，以及漏极D2的掺杂区也可相应地包括一漏掺杂区D21。

此外，所述第一传输晶体管PG1的栅极G1包括依次形成在衬底100上的栅极介质层G11、栅极导电层G12和栅极遮蔽层，其中栅极遮蔽层可以为单层结构也可以为叠层结构，本实施例中，栅极遮蔽层包括第一遮蔽层G13和第二遮蔽层G14。进一步的，所述栅极G1还包括栅极侧墙G15，所述栅极侧墙G15至少覆盖所述栅极导电层G12的侧壁，以避免栅极导电层G12暴露出。当然，第二传输晶体管PG2的栅极G2也可以采用与第一传输晶体管PG1的栅极G1类似的结构，此处不再赘述。

继续参考图1和图2所示，所述存储器的核心存储区11包括：

第一上拉晶体管PU1，其源极电性连接至供电电压VDD，其漏极与所述第一传输晶体管PG1的漏极电性连接(即，第一上拉晶体管PU1的漏极电性连接至所述第一节点ND1)，其栅极与所述第二传输晶体管PG2的漏极电性连接(即，第一上拉晶体管PU1的栅极电性连接至所述第二节点ND2)；

第二上拉晶体管PU2，其源极电性连接至供电电压VDD，其漏极与所述第二传输晶体管PG2的漏极电性连接(即，第一上拉晶体管PU1的漏极电性连接至所述第二节点ND2)，其栅极与所述第一传输晶体管PG1的漏极电性连接(即，第一上拉晶体管PU1的栅极电性连接至所述第一节点ND1)；

第一下拉晶体管PD1，其源极与所述第一传输晶体管的漏极电性连接(即，第一下拉晶体管PD1的源极电性连接至所述第一节点ND1)，其漏极接地VSS，其栅极与所述第二传输晶体管PG2的漏极电性连接(即，第一下拉晶体管PD1的栅极电性连接至所述第二节点ND2)；

第二下拉晶体管PD2，其源极与所述第二传输晶体管PG2的漏极电性连接(即，第二下拉晶体管PD2的源极电性连接至所述第二节点ND2)，其漏极接地VSS，其栅极与所述第一传输晶体管PG1的漏极电性连接(即，第二下拉晶体管PD2的栅极电性连接至所述第一节点ND1)。

例如，在存储器执行读“0”的操作过程中，第一位线BL提供高电平的电压值，并经过第一传输晶体管PG1对第一节点ND1进行充电，使第一节点ND1呈现高电平，进而可使第二下拉晶体管PD2导通，以及第二上拉晶体管PU2关闭，此时，第二位线BLB经由第二传输晶体管PG2和第二下拉晶体管PD2进行放电，以使第二节点ND2呈现低电平，由于第二节点ND2为低电平，从而可使第一上拉晶体管PU1打开，第一下拉晶体管PD1关闭，如此即可确保第一节点ND1的电平值为高电平。可见，由于第二传输晶体管PG2的饱和电流较小，从而能够避免第二节点ND2处的电平值过高，进而可防止第一上拉晶体管PU1和第一下拉晶体管PD1误翻转的问题，保证存储器的读取稳定性。

另外，在存储器执行写“0”的操作过程中，第一位线BL由高电平转换为低电平，以下拉第一节点ND1处的电平值，并快速地使第一节点ND1呈现为低电平，以实现写操作过程，同时可使第二上拉晶体管PU2导通，第二下拉晶体管PD2关闭，此时即可利用供电电压VDD对第二节点ND2进行充电，使第二节点ND2处呈现高电平，并进一步使第一上拉晶体管PU1关闭，以及第一下拉晶体管PD1导通，从而使第一节点ND1可经由第一下拉晶体管PD1放电。可见，由于第一传输晶体管PG1具备较大的电流值，从而可加快下拉第一节点ND1的电平值，从而更快地实现存储器的写操作过程。

优选的方案中，所述第二下拉晶体管PD2的饱和电流大于所述第二传输晶体管PG2的饱和电流。

继续参考图2所示，例如在存储器的读“0”的过程中，第二位线BLB中的电信号依次经过第二传输晶体管PG2、第二节点ND2和第二下拉晶体管PD2进行放电。在此过程中，由于所述第二下拉晶体管PD2的饱和电流大于所述第二传输晶体管PG2的饱和电流，从而可使第二节点ND2经过第二下拉晶体管PD2能够快速地进行放电过程，避免第二节点ND2处的电平值过大而导致第一上拉晶体管PU1和第一下拉晶体管PD1误翻转的问题。

在另一优选方案中，所述第一传输晶体管PG1的饱和电流大于所述第一上拉晶体管PU1的饱和电流。

具体参考图2所示，例如在存储器的写“0”过程中，当第一位线BL由高电平转换为低电平值时，以下拉第一节点ND1处的电平值，在此过程中，由于所述第一传输晶体管PG1的饱和电流大于所述第一上拉晶体管PU1的饱和电流，从而使第一节点ND1处的电平值的下拉速度大于供电电压VDD通过第一上拉晶体管PU1对第一节点ND1的充电速度，因此，有利于快速地下拉第一节点ND1处的电平值，以完成写操作过程。

继续参考图1和图3所示，所述第一上拉晶体管PU1的栅极和所述第一下拉晶体管PD1的栅极均为条状结构并在所述第一方向(X方向)上相互延伸连接。可以理解为，所述第一上拉晶体管PU1的栅极和所述第一下拉晶体管PD1的栅极均采用同一栅极材料层构成。所述第二上拉晶体管PU2的栅极和所述第二下拉晶体管PD2的栅极均为条状结构并在行方向上相互延伸连接。类似的，所述第二上拉晶体管PU2的栅极和所述第二下拉晶体管PD2的栅极也采用同一栅极材料层构成。

进一步的，所述第一传输晶体管PG1的栅极、所述第二上拉晶体管PU2的栅极和所述第二下拉晶体管PD2的栅极在第一方向(X方向)中心对准而位于同一行中，以构成第一栅极组。所述第二传输晶体管PG2的栅极、所述第一上拉晶体管PU1的栅极和所述第一下拉晶体管PD1的栅极在第一方向(X方向)中心对准而位于同一行中，以构成一第二栅极组。其中，在所述第二方向(Y方向)上，所述第一栅极组和所述第二栅极组交替排布，以使所述第一栅极组和所述第二栅极组分别排布在不同的行中。此时，第一传输晶体管PG1的栅极和第二传输晶体管PG2的栅极也相应地在第二方向(Y方向)上交替排布，而分别排布在不同的行中。

继续结合图1和图3所示，所述存储器还包括多个第一连接线120和多个第二连接线130，所述第一连接线120用于引出各个晶体管的源极和漏极，以使各个晶体管中的源极和漏极电性连接至对应的连接端上。例如，对应第一传输晶体管PG1而言，分别在其源极和漏极上形成第一连接线120，其中与第一传输晶体管PG1的源极连接的第一连接线120用于电性连接至第一位线BL上，与第一传输晶体管PG1的漏极连接的第一连接线120用于电性连接至核心存储区11的第一节点ND1；以及，在第一传输晶体管PG1的栅极上形成有第二连接线130，用于使第一传输晶体管PG1的栅极连接至位线WL。

本实施例中，存储器的多个所述存储单元10中，在第一方向(X方向)上相邻的两个所述存储单元10的结构相互对称；在所述第二方向(Y方向)上相邻的两个存储单元10中，上一个存储单元10在所述第一方向上翻转180°后的结构，与相邻的下一个存储单元10的结构相同。具体的，在一个存储单元10中，第一传输晶体管PG1和第二传输晶体管PG2沿着第二方向排布而分别在不同的行上。因此，多个存储单元10中，在第一方向(X方向)上，同一行上的多个栅极不会同时具有第一传输晶体管PG1的栅极和第二传输晶体管PG2的栅极；以及在第二方向(Y方向)，第一传输晶体管PG1的栅极和第二传输晶体管PG2的栅极分别对应在相邻的行上。

继续参考图1所示，在一个存储单元10中，包括一个第一传输晶体管PG1、一个第二传输晶体管PG2、一个第一上拉晶体管PU1、一个第二上拉晶体管PU2、一个第一下拉晶体管PD1和一个第二下拉晶体管PD2。其中，在第一方向(X方向)上，由第一传输晶体管PG1的栅极、第二上拉晶体管PU2的栅极和第二下拉晶体管PD2的栅极构成的第一栅极组排布在一行上，由第二传输晶体管PG2的栅极、第一上拉晶体管PU1的栅极和第一下拉晶体管PD1的栅极构成的第二栅极组排布在另一行上。即，一个存储单元10包括2个分别相邻行上的栅极组。

进一步的，在一个存储单元10中，第一传输晶体管PG1的栅极、第二上拉晶体管PU2的栅极和第二下拉晶体管PD2的栅极在第一方向(X方向)上以朝向正方向依次排布，第二传输晶体管PG2的栅极、第一上拉晶体管PU1的栅极和第一下拉晶体管PD1的栅极在第一方向(X方向)上以朝向负方向依次排布。需要说明的是，“在第一方向(X方向)上以朝向负方向排布”和“在第一方向(X方向)上以朝向正方向排布”，指的是沿着第一方向分别往相反的方向排布。因此，本实施例中，第一传输晶体管的栅极和第二传输晶体管PG2的栅极分别位于存储单元的对角上。

重点参考图1所示，在第一方向(X方向)上相邻的两个所述存储单元10中，两个存储单元10中的两个第一传输晶体管PG1相互靠近，或者两个存储单元10中的两个第二传输晶体管PG2相互靠近。以及，在所述第二方向(Y方向)上相邻的两个存储单元10中，上一个存储单元10的第一传输晶体管PG1的栅极，与相邻的下一个存储单元10的第二传输晶体管PG2的栅极相互靠近，或者上一个存储单元10的第二传输晶体管PG2的栅极，与相邻的下一个存储单元10的第一传输晶体管PG1的栅极相互靠近。

图4为图1所示的本发明实施例一中的存储器沿着AA’方向的剖面示意图。需说明的是，为便于理解并使本发明的发明点更浅显易懂，因此适当的对图4进行简化，使图4中仅示意性地示出了各个晶体管的栅极和源漏极，而省略了其他组件的(例如，图中未示出用于实现各个晶体管电性连接的连接线等)。

结合图1～图4所示，所述存储器中的各个晶体管可以为平面场效应晶体管也可以为鳍式场效应晶体管。本实施例中，以存储器中的各个晶体管为鳍式场效应晶体管为例进行解释说明。

具体的，所述存储单元10中具有多个有源区110，所述有源区110的形状为条形并沿着第二方向(Y方向)延伸。其中，存储单元中的各个晶体管的栅极分别与相应的有源区110相交，以构成晶体管，并且所述有源区110中位于栅极两侧并靠近栅极的部分分别构成晶体管的源极和漏极。如图4所示，本实施例中晶体管为鳍式场效应晶体管，因此多个有源区110呈鳍状结构，相邻的鳍之间利用隔离结构101相互隔离，栅极覆盖鳍状结构的有源区110的顶部和侧壁。

实施例二

图5为本发明实施例二中的存储器的形成方法的流程示意图。以下结合图5和各个步骤中的具体结构示意图，对本实施例中的存储器的形成方法进行详细说明。

图6a为本发明实施例二中的存储器的形成方法在其执行步骤S100时的俯视图，图6b和图6c分别为图6a所示的本发明实施例二中的存储器沿着AA’和BB’方向的剖面示意图。

在步骤S100中，具体参考图6a～6c所示，提供一衬底200，在所述衬底200上形成有一栅极材料层220。所述栅极材料层220在后续的工艺中至少用于形成存储器中各个晶体管的栅极，当然所述栅极材料层220还可用于实现相应的电性连接。

进一步的，在形成所述栅极材料层220之前，还包括在所述衬底200上定义有多个有源区210，所述栅极材料层220覆盖所述有源区210。所述有源区210在后续的工艺中至少用于形成存储器中各个晶体管的源漏极，当然所述有源区210还可用于实现相应的电性连接。其中，所述有源区210的形状为条形并沿着第二方向(Y方向)延伸。当后续所形成的晶体管为鳍式场效应晶体管时，则所述有源区210可相应的为鳍状结构。以及，相邻的鳍状结构的有源区210之间可利用隔离结构201相互隔离。

继续参考图6b和图6c所示，所述栅极材料层220进一步包括一栅介质材料层221、一栅导电材料层222、一第一栅隔离材料层223和第二栅隔离材料层224。其中，所述栅介质材料层221可通过氧化工艺形成，栅导电材料层222、第一栅隔离材料层223和第二栅隔离材料层224可通过沉积工艺形成。

图7a为本发明实施例二中的存储器的形成方法在其执行步骤S200时的俯视图，图7b为图7a所示的本发明实施例二中的存储器沿着AA’方向的剖面示意图。

在步骤S200中，具体参考图7a～7b所示，在所述栅极材料层220上形成多个第一掩膜层310和多个第二掩膜层320，所述第一掩膜层310和所述第二掩膜层320均为条状结构并沿着第一方向(X方向)延伸，多个所述第一掩膜层310和多个所述第二掩膜层320沿着第二方向(Y方向)交替排布。

其中，所述第一掩膜层310和第二掩膜层320可分别采用不同的材质形成。例如，第一掩膜层310可以包括氮化硅层，所述第二掩膜层320可以为包括有机材料层等。

具体的，所述第一掩膜层310和第二掩膜层320可依次通过光刻工艺形成。利用双重图形工艺，从而有利于增加光刻工艺窗口，使相邻的第一掩膜层和第二掩膜层之间的间距能够进一步缩减。具体的说，随着存储器尺寸的不断缩减，需形成的相邻的图案层之间的间隙也逐渐接近甚至小于光刻工艺的最小工艺尺寸，导致仅利用一道光刻工艺无法直接定义出小尺寸的间距，进而会限制存储器尺寸的缩减。

图8a为本发明实施例二中的存储器的形成方法在其执行步骤S300和步骤S400时的俯视图，图8b为图8a所示的本发明实施例二中的存储器沿着AA’方向的剖面示意图。

在步骤S300中，具体参考图8a～图8b所示，以所述第一掩膜层310和所述第二掩膜层320为掩膜刻蚀所述栅极材料层，以形成多个条状结构的栅极材料层。

其中，被所述第一掩膜层310覆盖的所述条状结构的栅极材料层构成第一栅极层220a，所述第一栅极层220a部分用于构成第一传输晶体管的栅极，被所述第二掩膜层320覆盖的所述条状结构的栅极材料层构成第二栅极层220b，所述第二栅极层220b部分用于构成第二传输晶体管的栅极。如上所述，条状结构的栅极材料层例如还可部分用于构成连接线，以实现信号传输。以及，第一栅极层220a和第二栅极层220b分别和相应的有源区110相交。

在步骤S400中，继续参考图8a～图8b所示，去除所述第二掩膜层，以暴露出所述第二栅极层220b，以及保留所述第一掩膜层310，使所述第一栅极层220a仍被所述第一掩膜层310覆盖。

本实施例中，第一掩膜层和第二掩膜层分别采用不同的材质形成，因此在去除第二掩膜层时，可利用对第二掩膜层和第一掩膜层具备较大刻蚀选择比的刻蚀剂，执行刻蚀工艺，以去除第二掩膜层并保留第一掩膜层。

图9a和图9b为本发明实施例二中的存储器的形成方法在其执行步骤S500时的结构示意图。

在步骤S500中，具体参考图9a～9b所示，使离子束的注入方向为沿着所述第二方向(Y方向)倾斜，以执行第一离子注入工艺，在所述第一栅极层220a两侧的衬底200中形成第一离子注入区231，所述第一离子注入区231延伸至所述第一栅极层220a的下方。具体的，所述第一离子注入区231形成在第一栅极层220a两侧的有源区中。

由于第一掩膜层310的阻挡作用，因此在执行第一离子注入工艺的倾斜注入时，可使靠近第二栅极层220b的衬底中不会注入有离子，而靠近第一栅极材料层220a的衬底中会注入有离子。或者，即使在靠近第二栅极层220中的衬底中注入有离子，然而注入到靠近第二栅极层220b的衬底中的离子浓度也必然会小于注入到靠近第一栅极层220a的衬底中的离子浓度。

具体的，第一离子注入工艺中的离子束的注入方向与衬底的法线方向之间具备第一夹角α，所述第一夹角α的角度可根据第一掩膜层310的顶表面和第二栅极层220b的顶表面之间的高度差进行调整。例如，可使所述第一夹角α的角度大于10°。

继续参考图9a和图9b所示，所述第一离子注入工艺具体可包括第一次注入过程和第二次注入过程，其中，第一次注入过程的注入方向和第二次注入过程的注入方向分别为沿着所述第二方向(Y方向)朝向相反的方向的倾斜，从而可在第一栅极层220a的两侧的衬底中均形成有第一离子注入区231。

图10为本发明实施例二中的存储器的形成方法在其执行步骤S600时的结构示意图。

在步骤S600中，具体参考图10所示，执行第二离子注入工艺，以在所述第一栅极层220a两侧的衬底中和所述第二栅极层220b两侧的衬底中均形成第二离子注入区。其中，位于所述第一栅极层220a两侧的所述第二离子注入区与所述第一离子注入区至少部分重叠，以用于构成第一传输晶体管的源漏极，位于所述第二栅极层220b两侧的所述第二离子注入区延伸至所述第二栅极层220b的下方，以用于构构成第二传输晶体管220b的源漏极。具体的，第一掺杂区231a形成在第一栅极层220a两侧的有源区中，第二掺杂区231b形成在第二栅极层220b两侧的有源区中。

即，第一掺杂区231a的离子掺杂浓度大于第二掺杂区231a的离子掺杂浓度，相应的，第一传输晶体管的源漏极的离子掺杂浓度大于第二传输晶体管的源漏极的离子掺杂浓度。如此，即可使后续形成的第一传输晶体管的饱和电流大于第二传输晶体管的饱和电流。

进一步的，在完成第二次离子注入工艺之后，还包括执行热退火工艺，以激活注入的离子并使注入的离子能够均匀扩散。本实施例中，第一栅极层220a两侧的第一离子注入区和第二离子注入区中的离子相互扩散，以构成第一传输晶体管的源漏极的第一缓冲区；以及，第二栅极层220b两侧的第二离子注入区构成了第二传输晶体管的源漏极的第二缓冲区。

更进一步的，所述第二离子注入工艺中的离子束的注入方向与所述衬底表面的法线方向具有第二夹角，其中，所述第二夹角小于所述第一夹角，以确保在第二离子注入工艺中，能够在第一栅极层和第二栅极层两侧的衬底中均注入有第二离子注入区。具体的，所述第一夹角例如为大于等于10°，所述第二夹角例如为小于等于7°。在本实施例中，所述第二离子注入工艺为垂直注入。

本实施例中，通过第一离子注入工艺和第二离子注入工艺，形成第一传输晶体管的第一缓冲区和第二传输晶体管的第二缓冲区，以用于构成源漏极。进一步的，第一传输晶体管和第二传输晶体管的源漏极还均包括源漏掺杂区。

图11为本发明实施例二中的存储器的形成方法在执行第三离子注入工艺时的结构示意图。

具体参考图11所示，执行第三离子注入工艺，以在所述第一栅极层220a两侧的衬底中和所述第二栅极层220b两侧的衬底中均形成一第三离子注入区232，位于所述第一栅极层220a两侧的所述第三离子注入区232用于构成所述第一传输晶体管的源漏掺杂区，位于所述第二栅极层220b两侧的所述第三离子注入区232用于构成所述第二传输晶体管的源漏掺杂区。相应的，第三离子注入区232形成在第一栅极层220a和第二栅极层220b两侧的有源区中，可以理解为，有源区中位于第一栅极层220a和第二栅极层220b两侧的部分中掺杂有离子而构成晶体管的源漏掺杂区。

即，本实施例中，位于第一栅极层220a两侧的第一掺杂区231a和源漏区232分别部分构成第一传输晶体管的源漏极，位于第二栅极层220b两侧的第二掺杂区231b和源漏区232分别部分构成第二传输晶体管的源漏极。

此外，在所形成的存储器中，还包括第一上拉晶体管、第一下拉晶体管、第二上拉晶体管和第二下拉晶体管。其中，第一上拉晶体管、第一下拉晶体管、第二上拉晶体管和第二下拉晶体管，以及第一传输晶体管和第二传输晶体管可以在相同的工艺中同时形成。

图12和图13a～图13b为本发明实施例二中的存储器的形成方法在同时制备各个晶体管时的结构示意图。具体的，在执行第二离子注入工艺或第三离子注入工艺之后，还包括如下步骤。

第一步骤，去除所述第一掩膜层，以暴露出所述第一栅极层220a。

第二步骤，具体参考图12所示，在所述衬底上形成一第三掩膜层330，所述第三掩膜层330中开设有多个开口330a，通过所述开口330a暴露出部分所述第一栅极层220a和部分所述第二栅极层220b；

第三步骤，结合图13a和图13b所示，以所述第三掩膜层为掩膜刻蚀暴露出的所述第一栅极层和所述第二栅极层，以使所述第一栅极层分隔成多个第一栅极段，使所述第二栅极层分隔成多个第二栅极段。

即，所述第一栅极层分别用于构成多个晶体管的栅极。本实施例中，将第一栅极层分隔成多个第一栅极段，利用多个第一栅极段分别构成第一传输晶体管PG1的栅极、第二上拉晶体管PU2的栅极和第二下拉晶体管PD2的栅极；以及，将第二栅极层分隔成多个第二栅极段，以用多个第二栅极段分别构成第二传输晶体管PG2的栅极、第一上拉晶体管PU1的栅极和第一下拉晶体管PD1的栅极。

以及，位于第二上拉晶体管PU2的栅极两侧的有源区中掺杂有离子，而分别构成第二上拉晶体管PU2的源漏区，类似的，第一下拉晶体管PU1的栅极两侧的有源区中掺杂有离子，而构成第一下拉晶体管PU1的源漏区。第一上拉晶体管PU1和第一下拉晶体管PD1类似的，此处不做赘述。

相应的，第一上拉晶体管PU1的源漏极和第二上拉晶体管PU2的源漏极、以及第一下拉晶体管PD1源漏极和第二下拉晶体管PD2的源漏极，其均与第一传输晶体管PG1和第二传输晶体管PG23类似的，存在离子掺杂浓度差异，进而使所形成的晶体管的饱和电流存在差异。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (17)

1.一种存储器，其特征在于，所述存储器具有多个存储单元，每一所述存储单元均包括一第一传输晶体管、一第二传输晶体管和一核心存储区；

所述第一传输晶体管的栅极电性连接至字线，所述第一传输晶体管的漏极电性连接至所述核心存储区，所述第一传输晶体管的源极电性连接至第一位线，所述第二传输晶体管的栅极电性连接至字线，所述第二传输晶体管的漏极电性连接至所述核心存储区，所述第二传输晶体管的源极电性连接至第二位线；

其中，所述第一传输晶体管的饱和电流大于所述第二传输晶体管的饱和电流，所述存储器在执行写操作时，通过所述第一传输晶体管使存储数据写入所述核心存储区中，所述存储器在执行读操作时，通过所述第二传输晶体管使存储数据从所述核心存储区中读出。

2.如权利要求1所述的存储器，其特征在于，所述第一传输晶体管的源极和漏极以及所述第二传输晶体管的源极和漏极均包括形成在一衬底中的掺杂区；其中，所述第一传输晶体管的源极的离子掺杂浓度大于所述第二传输晶体管的源极的离子掺杂浓度，所述第一传输晶体管的漏极的离子掺杂浓度大于所述第二传输晶体管的漏极的离子掺杂浓度。

3.如权利要求2所述的存储器，其特征在于，所述第一传输晶体管的源极的掺杂区和漏极的掺杂区均包括第一缓冲区，所述第二传输晶体管的源极的掺杂区和漏极的掺杂区均包括第二缓冲区，其中，所述第一传输晶体管的第一缓冲区的离子掺杂浓度大于所述第二传输晶体管的第二缓冲区的离子掺杂浓度。

4.如权利要求1所述的存储器，其特征在于，所述核心存储区包括：

第一上拉晶体管，其源极电性连接至供电电压，其漏极与所述第一传输晶体管的漏极电性连接，其栅极与所述第二传输晶体管的漏极电性连接；

第二上拉晶体管，其源极电性连接至供电电压，其漏极与所述第二传输晶体管的漏极电性连接，其栅极与所述第一传输晶体管的漏极电性连接；

第一下拉晶体管，其源极与所述第一传输晶体管的漏极电性连接，其漏极接地，其栅极与所述第二传输晶体管的漏极电性连接；以及，

第二下拉晶体管，其源极与所述第二传输晶体管的漏极电性连接，其漏极接地，其栅极与所述第一传输晶体管的漏极电性连接。

5.如权利要求4所述的存储器，其特征在于，所述第二下拉晶体管的饱和电流大于所述第二传输晶体管的饱和电流。

6.如权利要求4所述的存储器，其特征在于，所述第一传输晶体管的饱和电流大于所述第一上拉晶体管的饱和电流。

7.如权利要求4所述的存储器，其特征在于，所述第一传输晶体管的栅极为条状结构并沿着第一方向延伸，所述第一传输晶体管的源极和漏极沿着与所述第一方向垂直的第二方向分别排布在所述第一传输晶体管的栅极的两侧；所述第二传输晶体管的栅极为条状结构并沿着所述第一方向延伸，所述第二传输晶体管的源极和漏极沿着所述第二方向分别排布在所述第二传输晶体管的栅极的两侧。

8.如权利要求7所述的存储器，其特征在于，在所述第二方向上，所述第一传输晶体管的栅极和所述第二传输晶体管的栅极交替排布，以使所述第一传输晶体管的栅极和所述第二传输晶体管的栅极分别排布在不同的行中。

9.如权利要求7所述的存储器，其特征在于，其特征在于，所述第一上拉晶体管的栅极和所述第一下拉晶体管的栅极均为条状结构并在所述第一方向上相互延伸连接；所述第二上拉晶体管的栅极和所述第二下拉晶体管的栅极均为条状结构并在行方向上相互延伸连接。

10.如权利要求9所述的存储器，其特征在于，所述第一传输晶体管的栅极、所述第二上拉晶体管的栅极和所述第二下拉晶体管的栅极在第一方向中心对准而位于同一行中，以构成第一栅极组；所述第二传输晶体管的栅极、所述第一上拉晶体管的栅极和所述第一下拉晶体管的栅极在第一方向中心对准而位于同一行中，以构成一第二栅极组；其中，在所述第二方向上，所述第一栅极组和所述第二栅极组交替排布，以使所述第一栅极组和所述第二栅极组分别排布在不同的行中。

11.如权利要求8所述的存储器，其特征在于，所述存储器的多个所述存储单元中，在第一方向上相邻的两个所述存储单元的结构相互对称；在所述第二方向上相邻的两个存储单元中，上一个存储单元在所述第一方向上翻转180°后的结构，与相邻的下一个存储单元的结构相同。

12.一种存储器的形成方法，其特征在于，包括：

提供一衬底，所述衬底上形成有一栅极材料层；

在所述栅极材料层上形成多个第一掩膜层和多个第二掩膜层，所述第一掩膜层和所述第二掩膜层均为条状结构并沿着第一方向延伸，多个所述第一掩膜层和多个所述第二掩膜层沿着第二方向交替排布；

以所述第一掩膜层和所述第二掩膜层为掩膜刻蚀所述栅极材料层，以形成多个条状结构的栅极材料层，其中，被所述第一掩膜层覆盖的所述条状结构的栅极材料层构成第一栅极层，所述第一栅极层部分用于构成存储器中第一传输晶体管的栅极，被所述第二掩膜层覆盖的所述条状结构的栅极材料层构成第二栅极层，所述第二栅极层部分用于构成存储器中第二传输晶体管的栅极；

去除所述第二掩膜层，以暴露出所述第二栅极层，以及保留所述第一掩膜层，使所述第一栅极层仍被所述第一掩膜层覆盖；

使离子束的注入方向为沿着所述第二方向倾斜，以执行第一离子注入工艺，在所述第一栅极层两侧的衬底中形成第一离子注入区；

执行第二离子注入工艺，以在所述第一栅极层两侧的衬底中和所述第二栅极层两侧的衬底中均形成第二离子注入区，所述第二离子注入区的掺杂类型和所述第一离子注入区的掺杂类型相同，位于所述第一栅极层两侧的所述第二离子注入区与所述第一离子注入区至少部分重叠，以用于构成所述第一传输晶体管的源漏极，位于所述第二栅极层两侧的所述第二离子注入区用于构成所述第二传输晶体管的源漏极。

13.如权利要求12所述的存储器的形成方法，其特征在于，位于所述第一栅极层两侧的所述第二离子注入区与所述第一离子注入区用于构成所述第一传输晶体管的源漏极的第一缓冲区，位于所述第二栅极层两侧的所述第二离子注入区用于构成所述第二传输晶体管的源漏极的第二缓冲区。

14.如权利要求12所述的存储器的形成方法，其特征在于，所述第一离子注入工艺包括第一次注入过程和第二次注入过程，所述第一次注入过程的注入方向和所述第二次注入过程的注入方向为沿着所述第二方向往相反朝向倾斜，以在所述第一栅极层两侧的衬底中形成所述第一离子注入区。

15.如权利要求12所述的存储器的形成方法，其特征在于，所述第一离子注入工艺中的离子束的注入方向与所述衬底表面的法线方向具有第一夹角，所述第二离子注入工艺中的离子束的注入方向与所述衬底表面的法线方向具有第二夹角，其中，所述第二夹角小于所述第一夹角。

16.如权利要求12所述的存储器的形成方法，其特征在于，在执行第二离子注入工艺之后，还包括：

执行第三离子注入工艺，以在所述第一栅极层两侧的衬底中和所述第二栅极层两侧的衬底中均形成一第三离子注入区，所述第三离子注入区与所述第二离子注入区至少部分重叠；其中，位于所述第一栅极层两侧的所述第三离子注入区用于构成所述第一传输晶体管的源漏极的源漏掺杂区，位于所述第二栅极层两侧的所述第三离子注入区用于构成所述第二传输晶体管的源漏极的源漏掺杂区。

17.如权利要求12所述的存储器的形成方法，其特征在于，在执行所述第一离子注入工艺之后，还包括：

去除所述第二掩膜层，以暴露出所述第二栅极层；

在所述衬底上形成一第三掩膜层，所述第三掩膜层中开设有多个开口，通过所述开口暴露出部分所述第一栅极层和部分所述第二栅极层；

以所述第三掩膜层为掩膜刻蚀暴露出的所述第一栅极层和所述第二栅极层，以使所述第一栅极层分隔成多个第一栅极段，使所述第二栅极层分隔成多个第二栅极段；

其中，多个所述第一栅极段分别用于构成第二上拉晶体管的栅极和第二下拉晶体管的栅极，多个所述第二栅极段分别用于构成第一上拉晶体管的栅极和第一下拉晶体管的栅极。

Images