CN110364521B - 一种标准单元的版图布局方法及其版图 - Google Patents
一种标准单元的版图布局方法及其版图 Download PDFInfo
- Publication number
- CN110364521B CN110364521B CN201810254424.9A CN201810254424A CN110364521B CN 110364521 B CN110364521 B CN 110364521B CN 201810254424 A CN201810254424 A CN 201810254424A CN 110364521 B CN110364521 B CN 110364521B
- Authority
- CN
- China
- Prior art keywords
- layer
- standard
- contact hole
- substrate
- side length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000000758 substrate Substances 0.000 claims description 67
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Architecture (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种标准单元的版图布局方法和装置。所述方法包括:根据版图设计规则、标准单元的图层信息确定接触孔的通孔类型和边长;根据所述版图设计规则和接触孔的边长创建阵列排布的标准单元;根据所述标准单元的图层信息创建扩展单元,其中,所述扩展单元覆盖相邻两行或两列所述标准单元之间的间隙;根据所述接触孔的通孔类型和边长,在所述扩展单元上创建接触孔。本发明中接触孔与标准单元中晶体管之间的距离较近,降低了接触孔与标准单元之间连接线产生的寄生电阻,从而提高了标准单元的抗闩锁性能。
Description
技术领域
本发明涉及版图技术领域,特别是涉及一种标准单元的版图布局方法及其版图。
背景技术
闩锁效应是体硅CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)电路中需要避免的寄生效应之一。标准单元的防闩锁原理是保证其良好的衬底/阱接触,常用的实现方法是在标准单元库中配套提供阱/衬底接触连接单元(Tapcell),Tap cell与标准单元共用衬底/阱,并且Tap cell的衬底/阱与电源/地连接,因此标准单元的衬底/阱均可以通过Tap cell与电源/地连接,从而实现抗闩锁。
通常情况下,按照设计规则布局Tap cell可以保证抗闩锁能力,但是在某些情况下,Tap cell的布局可能使电路更容易进入闩锁状态。比如,Tap cell放置在标准单元的两侧,标准单元中的晶体管与相应电源/地连接时,连接线的总长度为晶体管连接Tap cell的横向距离和Tap cell连接电源/地的纵向距离。当横向距离较大时,连接线产生的寄生电阻也很大,较大的寄生电阻会使电路更容易进入闩锁状态,从而无法满足较高的抗闩锁要求。
发明内容
鉴于上述问题,本发明实施例提供一种标准单元的版图布局方法及其版图,以解决现有技术中Tap cell的布局可能使电路更容易进入闩锁状态。
依据本发明实施例的一个方面,提供了一种标准单元的版图布局方法,所述方法包括:
根据版图设计规则、标准单元的图层信息确定接触孔的通孔类型和边长;
根据所述版图设计规则和接触孔的边长创建阵列排布的标准单元;
根据所述标准单元的图层信息创建扩展单元,其中,所述扩展单元覆盖相邻两行或两列所述标准单元之间的间隙;
根据所述接触孔的通孔类型和边长,在所述扩展单元上创建接触孔。
可选地,所述根据版图设计规则、标准单元的图层信息确定接触孔的通孔类型和边长,包括:
根据所述标准单元的图层信息,确定电源端口图层连接阱图层、地端口图层连接衬底图层,或所述电源端口图层连接所述衬底图层、所述地端口图层连接所述阱图层的连接关系;
根据所述连接关系确定所述接触孔的通孔类型;
根据所述通孔类型和所述版图设计规则,确定所述接触孔的边长。
可选地,所述根据所述标准单元的图层信息创建扩展单元,包括:
根据所述电源端口图层、所述地端口图层、所述阱图层和所述衬底图层的图层信息,在相邻两行或两列所述标准单元之间的间隙分别创建与所述电源端口图层对应的电源端口扩展图层、与所述地端口图层对应的地端口扩展图层、与所述阱图层对应的阱扩展图层和与所述衬底图层对应的衬底扩展图层。
可选地,所述根据所述版图设计规则和接触孔的边长创建阵列排布的标准单元,包括:
根据所述版图设计规则和所述接触孔的边长,确定相邻两行或两列所述标准单元之间的间距;
根据所述间距创建所述阵列排布的标准单元。
可选地,所述间距为所述接触孔的边长与两倍关键尺寸之和。
可选地,所述在所述扩展单元上创建所述接触孔之前,所述方法还包括:
根据所述扩展单元的面积确定所述接触孔的数量;
所述在所述扩展单元上创建所述接触孔,包括:
根据所述接触孔的数量,在所述扩展单元上创建阵列排布的所述接触孔。
可选地,所述标准单元的图层信息至少包括图层编号和图层位置。
根据本发明实施例的另一方面,提供了一种标准单元的版图,所述版图包括:
阵列排布的标准单元;
覆盖相邻两行或两列所述标准单元之间间隙的扩展单元;
设置在所述扩展单元上的接触孔;
其中,所述接触孔的通孔类型和边长根据版图设计规则和标准单元的图层信息确定,所述标准单元根据所述版图设计规则和所述接触孔的边长设置;所述扩展单元根据所述标准单元的图层信息设置。
可选地,所述标准单元至少具有电源端口图层、地端口图层、阱图层和衬底图层;
所述电源端口图层连接所述阱图层,所述地端口图层连接所述衬底图层;
或,所述电源端口图层连接所述衬底图层,所述地端口图层连接所述阱图层。
可选地,所述扩展单元包括电源端口扩展图层、地端口扩展图层、阱扩展图层和衬底扩展图层;
所述电源端口扩展图层与所述电源端口图层相接,所述地端口扩展图层与所述地端口图层相接,所述阱扩展图层与所述阱图层相接,所述衬底扩展图层与所述衬底图层相接。
可选地,相邻两行或两列所述标准单元之间的间距为所述接触孔的边长与两倍关键尺寸之和。
依据本发明实施例,根据版图设计规则、标准单元的图层信息确定接触孔的通孔类型和边长;从而可以根据版图设计规则和接触孔的边长创建阵列排布的标准单元;并根据标准单元的图层信息创建扩展单元,其中,扩展单元覆盖相邻两行或两列标准单元之间的间隙;进而可以根据接触孔的通孔类型和边长,在扩展单元上创建接触孔。由于本发明中接触孔位于相邻两行或两列标准单元之间,与现有技术中的接触连接单元(Tap cell)位于标准单元两侧相比,本发明中接触孔与标准单元中晶体管之间的距离较近,降低了接触孔与标准单元之间连接线产生的寄生电阻,从而提高了标准单元的抗闩锁性能。
进一步的,由于本发明实施例不修改标准单元的内部结构,因此通用性好,可应用在不同工艺、不同标准单元库上;并且,本发明实施例是基于现有布局流程的,因此适应性好,可以简便的嵌入现有布局流程中,对版图设计的进度影响小。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1示出了本发明实施例一提供的一种标准单元的版图布局方法的步骤流程图;
图2示出了本发明实施例一提供的阵列排布的标准单元的示意图;
图3示出了本发明实施例一提供的创建扩展单元后的版图的示意图;
图4示出了本发明实施例一提供的创建接触孔后的版图的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
详细介绍本发明实施例提供的一种标准单元的版图布局方法。
参照图1,示出了本发明实施例中的一种标准单元的版图布局方法的步骤流程图。所述方法包括:
步骤101,根据版图设计规则、标准单元的图层信息确定接触孔的通孔类型和边长。
本实施例中,根据标准单元的图层信息可以确定各个图层之间的关系,比如电源端口图层与阱图层连接还是与衬底图层连接。可选地,所述标准单元的图层信息至少包括图层编号和图层位置。例如,电源端口的图层编号为VDD,电源端口的图层位置可以描述为中心点的位置坐标、以及图层的长和宽;地端口的图层编号为GND,地端口的图层位置也描述为中心点的位置坐标、以及图层的长和宽。图层信息还可以包括图层样式、图层颜色等,本发明实施例对此不作详细限定,可以根据实际情况进行设置。可以根据图层编号确定各个图层,再根据各个图层的图层位置,确定图层之间的关系。确定各个图层之间的关系后,可以根据各个图层之间的关系确定接触孔的通孔类型,比如与阱图层连接的是阱接触孔,与衬底图层连接的是衬底接触孔。由于版图设计规则中规定了不同通孔类型的接触孔的边长,因此可以根据版图设计规则确定阱接触孔和衬底接触孔的边长。
具体地,确定接触孔的通孔类型和边长可以包括如下步骤:
子步骤一,根据所述标准单元的图层信息,确定电源端口图层连接阱图层、地端口图层连接衬底图层,或所述电源端口图层连接所述衬底图层、所述地端口图层连接所述阱图层的连接关系。
具体地,N型阱P型衬底时,电源端口图层应通过接触孔连接阱图层、地端口图层应通过接触孔连接衬底图层;P型阱N型衬底时,电源端口图层应通过接触孔连接衬底图层、地端口图层应通过接触孔连接阱图层。
子步骤二,根据所述连接关系确定所述接触孔的通孔类型。
具体地,根据图层之间的连接关系,可以相应的确定接触孔的通孔类型。例如,连接衬底图层时,使用衬底接触孔;连接阱图层时,使用阱接触孔。
子步骤三,根据所述通孔类型和所述版图设计规则,确定所述接触孔的边长。
具体地,版图设计规则中规定了衬底接触孔和阱接触孔的最小边长,因而在确定了通孔类型后,可以根据版图设计规则确定接触孔的边长。
步骤102,据所述版图设计规则和接触孔的边长创建阵列排布的标准单元。
本实施例中,版图设计规则中规定了接触孔与其他图层之间的最小间距,因而可以根据接触孔与标准单元之间的间距创建标准单元,具体可以包括如下步骤:
子步骤一,根据所述版图设计规则和所述接触孔的边长,确定相邻两行或两列所述标准单元之间的间距。
具体地,版图设计规则中规定了关键尺寸(Critical Dimension,CD)的大小,关键尺寸是指在集成电路光掩模制造及光刻工艺中为评估及控制工艺的图形处理精度,特设计一种反映集成电路特征线条宽度的专用线条图形。例如,如果光刻工艺的图形处理精度是0.18μm,那么CD就是0.18μm。相邻两行或两列标准单元之间的间距需要满足版图设计规则,即根据关键尺寸和接触孔的边长,确定相邻两行或两列标准单元之间的间距。优选地,所述间距为所述接触孔的边长与两倍关键尺寸之和。该间距为相邻两行或两列标准单元之间的最小间距,按照最小间距设置标准单元,可以最大程度的缩小版图面积。
子步骤二,根据所述间距创建所述阵列排布的标准单元。
具体地,确定相邻两行或两列标准单元之间的间距后,创建标准单元时,按照该间距对标准单元进行阵列排布。参照图2所示的阵列排布的标准单元,以N型阱P型衬底为例,图中包括标准单元201、电源端口图层202、地端口图层203、阱图层204和衬底图层205。根据该间距阵列排布标准单元,使得相邻两行或相邻两列标准单元之间的间距最小,进一步的,使得阵列排布后的标准单元占用的面积最小。
步骤103,据所述标准单元的图层信息创建扩展单元,其中,所述扩展单元覆盖相邻两行或两列所述标准单元之间的间隙。
本实施例中,参照图3所示的创建扩展单元后的版图,创建阵列排布的标准单元后,根据所述电源端口图层202、所述地端口图层203、所述阱图层204和所述衬底图层205的图层信息,在相邻两行或两列所述标准单元201之间的间隙分别创建与所述电源端口图层202对应的电源端口扩展图层202’、与所述地端口图层203对应的地端口扩展图层203’、与所述阱图层204对应的阱扩展图层204’和与所述衬底图层205对应的衬底扩展图层205’。具体地,电源端口扩展图层202’与电源端口图层相接202,地端口扩展图层203’与地端口图层203相接,阱扩展图层204’与阱图层204相接,衬底扩展图层205’与衬底图层205相接。也就是说,在制作掩膜版时,扩展图层与原图层是连为一体的。
扩展单元覆盖相邻两行或两列标准单元之间的间隙,即在相邻两行或两列标准单元之间提供阱/衬底接触区域。而在阵列排布的标准单元的首尾行或首尾列,同样根据标准单元的图层创建扩展单元。具体地,可以根据与扩展单元相接图层的面积确定扩展单元的面积,本发明实施例对此不作详细限定,可以根据实际情况进行设置。
步骤104,据所述接触孔的通孔类型和边长,在所述扩展单元上创建接触孔。
本实施例中,根据接触孔的通孔类型,将对应的扩展单元上创建接触孔。例如,在衬底扩展图层上创建衬底接触孔,在阱扩展图层上创建阱接触孔。其中,接触孔的大小依据接触孔的边长确定,接触孔的位置依据版图设计规则确定。
可选地,所述在所述扩展单元上创建所述接触孔之前,根据所述扩展单元的面积确定所述接触孔的数量。具体地,当扩展单元的面积较大时,即扩展单元的长度较长时,可以创建多个接触孔。本发明实施例对接触孔的数量不作详细限定,可以根据实际情况进行设置。
可选地,参照图4所示的创建接触孔后的版图,根据所述接触孔的数量,在所述扩展单元上创建阵列排布的所述接触孔206。阵列排布的接触孔处于相邻两行或两列标准单元之间,与阱扩展图层、衬底扩展图层一起为标准单元供抗闩锁的阱/衬底接触。由于标准单元中的晶体管与接触孔之间的距离很近,因此可以降低接触孔与标准单元之间连接线产生的寄生电阻,从而提高了标准单元的抗闩锁性能。
综上所述,本发明实施例中,根据版图设计规则、标准单元的图层信息确定接触孔的通孔类型和边长;从而可以根据版图设计规则和接触孔的边长创建阵列排布的标准单元;并根据标准单元的图层信息创建扩展单元,其中,扩展单元覆盖相邻两行或两列标准单元之间的间隙;进而可以根据接触孔的通孔类型和边长,在扩展单元上创建接触孔。由于本发明中接触孔位于相邻两行或两列标准单元之间,与现有技术中接触连接单元(Tap cell)位于标准单元两侧相比,本发明中接触孔与标准单元中晶体管之间的距离较近,降低了接触孔与标准单元之间连接线产生的寄生电阻,从而提高了标准单元的抗闩锁性能。
进一步的,由于本发明实施例不修改标准单元的内部结构,因此通用性好,可应用在不同工艺、不同标准单元库上;并且,本发明实施例是基于现有布局流程的,因此适应性好,可以简便的嵌入现有布局流程中,对版图设计的进度影响小。
实施例二
参照图4,示出了本发明实施例中的创建接触孔后的版图的示意图。所述版图包括:
阵列排布的标准单元201;
覆盖相邻两行或两列所述标准单元之间间隙的扩展单元;
设置在所述扩展单元上的接触孔206;
其中,所述接触孔206的通孔类型和边长根据版图设计规则和标准单元201的图层信息确定,所述标准单元根据所述版图设计规则和所述接触孔的边长设置;所述扩展单元根据所述标准单元201的图层信息设置。
本实施例中,根据版图设计规则和标准单元201的图层信息,可以确定接触孔206的通孔类型和边长;根据版图设计规则和接触孔206的边长,确定相邻两行或两列标准单元201之间的间距,从而根据间距设置标准单元201。根据标准单元201的图层信息,设置对应的扩展单元,并且扩展单元覆盖相邻两行或两列标准单元201之间的间隙。
可选地,所述标准单元201至少具有电源端口图层202、地端口图层203、阱图层204和衬底图层205;
所述电源端口图层202连接所述阱图层204,所述地端口图层203连接所述衬底图层205;
或,所述电源端口图层202连接所述衬底图层205,所述地端口图层203连接所述阱图层204。
本实施例中,以N型阱P型衬底为例,参照图4所示,电源端口图层202应通过接触孔连接阱图层204,地端口图层203应通过接触孔连接衬底图层205。以P型阱N型衬底为例,电源端口图层202应通过接触孔连接衬底图层205,地端口图层203应通过接触孔连接阱图层204。
可选地,所述扩展单元包括电源端口扩展图层202’、地端口扩展图层203’、阱扩展图层204’和衬底扩展图层205’;
所述电源端口扩展图层202’与所述电源端口图层202相接,所述地端口扩展图层203’与所述地端口图层203相接,所述阱扩展图层204’与所述阱图层204相接,所述衬底扩展图层205’与所述衬底图层205相接。
本实施例中,扩展图层与标准单元的图层相接,即扩展图层是原图层的扩展部分,在制作掩膜版时,扩展图层与标准单元的图层是连为一体的。
可选地,相邻两行或两列所述标准单元之间的间距为所述接触孔的边长与两倍关键尺寸之和。
本实施例中,根据该间距阵列排布标准单元,使得相邻两行或相邻两列标准单元之间的间距最小,进一步的,使得阵列排布后的标准单元占用的面积最小。
综上所述,本发明实施例中,扩展单元与接触孔为标准单元提供了阱/衬底接触,提高了标准单元的抗闩锁性能。并且,接触孔位于相邻两行或两列标准单元之间,与现有技术中的接触连接单元(Tap cell)位于标准单元两侧相比,本发明中接触孔与标准单元中晶体管之间的距离较近,降低了接触孔与标准单元之间连接线产生的寄生电阻,也提高了标准单元的抗闩锁性能。
进一步的,由于本发明实施例不修改标准单元的内部结构,因此通用性好,可应用在不同工艺、不同标准单元库上;并且,本发明实施例是基于现有布局流程的,因此适应性好,可以简便的嵌入现有布局流程中,对版图设计的进度影响小。
需要说明的是,对于前述的方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本发明所必需的。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域技术人员易于想到的是:上述各个实施例的任意组合应用都是可行的,故上述各个实施例之间的任意组合都是本发明的实施方案,但是由于篇幅限制,本说明书在此就不一一详述了。
在此提供的标准单元的版图布局方案不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述,构造具有本发明方案的系统所要求的结构是显而易见的。此外,本发明也不针对任何特定编程语言。应当明白,可以利用各种编程语言实现在此描述的本发明的内容,并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
类似地,应当理解,为了精简本公开并帮助理解各个发明方面中的一个或多个,在上面对本发明的示例性实施例的描述中,本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而,并不应将该公开的方法解释成反映如下意图:即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说,如权利要求书所反映的那样,发明方面在于少于前面公开的单个实施例的所有特征。因此,遵循具体实施方式的权利要求书由此明确地并入该具体实施方式,其中每个权利要求本身都作为本发明的单独实施例。
本领域那些技术人员可以理解,可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件,以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外,可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述,本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外,本领域的技术人员能够理解,尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征,但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如,在权利要求书中,所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
本发明的各个部件实施例可以以硬件实现,或者以在一个或者多个处理器上运行的软件模块实现,或者以它们的组合实现。本领域的技术人员应当理解,可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例的标准单元的版图布局方案中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如,计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上,或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到,或者在载体信号上提供,或者以任何其他形式提供。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制,并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中,不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中,这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
Claims (10)
1.一种标准单元的版图布局方法,其特征在于,所述方法包括:
根据版图设计规则、标准单元的图层信息确定接触孔的通孔类型和边长;
根据所述版图设计规则和所述接触孔的边长创建阵列排布的标准单元;
根据所述标准单元的图层信息创建扩展单元,其中,所述扩展单元覆盖相邻两行或两列所述标准单元之间的间隙;
根据所述接触孔的通孔类型和边长,在所述扩展单元上创建接触孔;
其中,所述根据所述版图设计规则和所述接触孔的边长创建阵列排布的标准单元,包括:根据所述版图设计规则和所述接触孔的边长对标准单元进行阵列排布,得到所述阵列排布的标准单元;
所述标准单元至少具有电源端口图层、地端口图层、阱图层和衬底图层;所述扩展单元包括电源端口扩展图层、地端口扩展图层、阱扩展图层和衬底扩展图层;所述电源端口扩展图层与所述电源端口图层相接,所述地端口扩展图层与所述地端口图层相接,所述阱扩展图层与所述阱图层相接,所述衬底扩展图层与所述衬底图层相接。
2.根据权利要求1所述的方法,其特征在于,所述根据版图设计规则、标准单元的图层信息确定接触孔的通孔类型和边长,包括:
根据所述标准单元的图层信息,确定电源端口图层连接阱图层、地端口图层连接衬底图层,或所述电源端口图层连接所述衬底图层、所述地端口图层连接所述阱图层的连接关系;
根据所述连接关系确定所述接触孔的通孔类型;
根据所述通孔类型和所述版图设计规则,确定所述接触孔的边长。
3.根据权利要求2所述的方法,其特征在于,所述根据所述标准单元的图层信息创建扩展单元,包括:
根据所述电源端口图层、所述地端口图层、所述阱图层和所述衬底图层的图层信息,在相邻两行或两列所述标准单元之间的间隙分别创建与所述电源端口图层对应的电源端口扩展图层、与所述地端口图层对应的地端口扩展图层、与所述阱图层对应的阱扩展图层和与所述衬底图层对应的衬底扩展图层。
4.根据权利要求1所述的方法,其特征在于,所述根据所述版图设计规则和所述接触孔的边长对标准单元进行阵列排布,得到所述阵列排布的标准单元,包括:
根据所述版图设计规则和所述接触孔的边长,确定相邻两行或两列所述标准单元之间的间距;
根据所述间距创建所述阵列排布的标准单元;
其中,所述根据所述间距创建所述阵列排布的标准单元,包括:根据所述间距对所述标准单元进行阵列排布,得到所述阵列排布的标准单元。
5.根据权利要求4所述的方法,其特征在于,所述间距为所述接触孔的边长与两倍关键尺寸之和。
6.根据权利要求1所述的方法,其特征在于,所述在所述扩展单元上创建所述接触孔之前,所述方法还包括:
根据所述扩展单元的面积确定所述接触孔的数量;
所述在所述扩展单元上创建所述接触孔,包括:
根据所述接触孔的数量,在所述扩展单元上创建阵列排布的所述接触孔。
7.根据权利要求1-6任一项所述的方法,其特征在于,所述标准单元的图层信息至少包括图层编号和图层位置。
8.一种标准单元的版图,其特征在于,所述版图包括:
阵列排布的标准单元;
覆盖相邻两行或两列所述标准单元之间间隙的扩展单元;
设置在所述扩展单元上的接触孔;
其中,所述接触孔的通孔类型和边长根据版图设计规则和标准单元的图层信息确定,所述标准单元根据所述版图设计规则和所述接触孔的边长设置;所述扩展单元根据所述标准单元的图层信息设置;
所述标准单元至少具有电源端口图层、地端口图层、阱图层和衬底图层;所述扩展单元包括电源端口扩展图层、地端口扩展图层、阱扩展图层和衬底扩展图层;所述电源端口扩展图层与所述电源端口图层相接,所述地端口扩展图层与所述地端口图层相接,所述阱扩展图层与所述阱图层相接,所述衬底扩展图层与所述衬底图层相接。
9.根据权利要求8所述的版图,其特征在于,
所述电源端口图层连接所述阱图层,所述地端口图层连接所述衬底图层;
或,所述电源端口图层连接所述衬底图层,所述地端口图层连接所述阱图层。
10.根据权利要求8所述的版图,其特征在于,相邻两行或两列所述标准单元之间的间距为所述接触孔的边长与两倍关键尺寸之和。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810254424.9A CN110364521B (zh) | 2018-03-26 | 2018-03-26 | 一种标准单元的版图布局方法及其版图 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810254424.9A CN110364521B (zh) | 2018-03-26 | 2018-03-26 | 一种标准单元的版图布局方法及其版图 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110364521A CN110364521A (zh) | 2019-10-22 |
CN110364521B true CN110364521B (zh) | 2021-12-24 |
Family
ID=68212762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810254424.9A Active CN110364521B (zh) | 2018-03-26 | 2018-03-26 | 一种标准单元的版图布局方法及其版图 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110364521B (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006228954A (ja) * | 2005-02-17 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 半導体装置とそのレイアウト設計方法 |
JP2007103607A (ja) * | 2005-10-03 | 2007-04-19 | Matsushita Electric Ind Co Ltd | スタンダードセル、半導体集積回路、半導体集積回路の設計方法、半導体集積回路の設計装置、及びスタンダードセルライブラリ |
JP2009032788A (ja) * | 2007-07-25 | 2009-02-12 | Renesas Technology Corp | 半導体装置 |
JP2011199034A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 半導体装置 |
CN102622481B (zh) * | 2012-03-06 | 2014-03-12 | 中国航天科技集团公司第九研究院第七七一研究所 | 互补数据冗余结构型cmos标准单元电路物理库模型设计方法 |
CN103022032B (zh) * | 2012-12-07 | 2015-11-18 | 中国科学院微电子研究所 | 标准单元库版图设计方法、布局方法及标准单元库 |
CN103310066B (zh) * | 2013-06-25 | 2016-03-16 | 中国科学院微电子研究所 | 标准单元版图的生成方法 |
-
2018
- 2018-03-26 CN CN201810254424.9A patent/CN110364521B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110364521A (zh) | 2019-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10007750B2 (en) | Gate pad layout patterns for masks and structures | |
US20060131609A1 (en) | Semiconductor integrated circuit device formed by automatic layout wiring by use of standard cells and design method of fixing its well potential | |
KR101532858B1 (ko) | 표준 셀 설계들에서의 전력 라우팅 | |
US20150113492A1 (en) | Sram layouts | |
US10169515B2 (en) | Layout modification method and system | |
US20090083686A1 (en) | Semiconductor integrated circuit device formed by automatic layout wiring by use of standard cells and design method of fixing its well potential | |
JP2005203447A (ja) | 半導体集積回路、半導体集積回路設計システム及び半導体集積回路設計方法 | |
JP2008118004A (ja) | 半導体集積回路 | |
WO2010004666A1 (ja) | 半導体集積回路のマスクレイアウト検証方法 | |
US11694012B2 (en) | Multiplexer | |
US9053960B2 (en) | Decoupling capacitor for integrated circuit | |
US10108771B2 (en) | Method, apparatus and system for forming recolorable standard cells with triple patterned metal layer structures | |
US20200395938A1 (en) | Multiplexer | |
CN110364521B (zh) | 一种标准单元的版图布局方法及其版图 | |
US11907633B2 (en) | Layout for integrated circuit and the integrated circuit | |
US20230394217A1 (en) | Integrated circuit (ic) design methods using process friendly cell architectures | |
KR19980070088A (ko) | 반도체 집적회로의 칩레이아웃 및 그 검증방법 | |
JP3996735B2 (ja) | 半導体装置 | |
JP5650362B2 (ja) | 半導体集積回路の設計方法 | |
US20140068535A1 (en) | System and method for configuring a transistor device using rx tuck | |
US20190252408A1 (en) | Staggered self aligned gate contact | |
Medhat et al. | A programmable checker for automated 2.5 D/3D IC latch-up verification and hot junctions detection | |
JP6836137B2 (ja) | 半導体装置及びそのレイアウト設計方法 | |
WO2024049617A1 (en) | Backside contacts for signal routing | |
JP4441541B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Applicant after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Applicant before: LOONGSON TECHNOLOGY Corp.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |