CN102622481B - 互补数据冗余结构型cmos标准单元电路物理库模型设计方法 - Google Patents
互补数据冗余结构型cmos标准单元电路物理库模型设计方法 Download PDFInfo
- Publication number
- CN102622481B CN102622481B CN201210056380.1A CN201210056380A CN102622481B CN 102622481 B CN102622481 B CN 102622481B CN 201210056380 A CN201210056380 A CN 201210056380A CN 102622481 B CN102622481 B CN 102622481B
- Authority
- CN
- China
- Prior art keywords
- hole
- virtual
- metal
- width
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种互补数据冗余结构型CMOS标准单元电路物理库模型设计方法,按照单元库设计流程,在完成PMOS网络和NMOS网络输入输出信号隔离的单元电路图和版图的设计后,应用辅助线和辅助层分别对电路图和版图PMOS网络和NMOS网络输入输出端口进行虚拟连接,设计出不区分PMOS网络和NMOS网络输入输出端口电路图和版图,按照物理库模型设计方法从增加辅助连接的版图抽取得到满足EDA工具格式要求物理库模型,同时在工艺文件中设置特殊的格点和特殊的布线轨道。本发明使得采用互补数据冗余结构型CMOS设计的超大规模集成电路能够应用基于标准单元的半定制设计来完成,提高了上述类型电路的设计效率。
Description
技术领域:
本发明涉及半导体集成电路领域,具体涉及互补数据冗余结构型电路的单元库物理库模型设计方法。
背景技术:
互补数据冗余结构型(“Dual Data Stream”Spatial Redundancy)电路的设计方法,是将CMOS(Complementary Metal Oxide Semiconductor)电路中的PMOS(P-channal MetalOxide Semiconductor)网络和NMOS(N-channal Metal Oxide Semiconductor)网络输入输出信号隔离。应用这种方法设计的电路能够有效地抑制由外界粒子入射到CMOS电路反偏二极管结引起的瞬态脉冲的传播,随着研究的深入,电路实现方式有很多种,应用范围越来越广泛。
图1给出了互补数据冗余结构型电路结构示意图,图1中PMOS网络和NMOS网络将输入信号运算后分别传递到对应的输出端口和传输管的控制端,产生Yp的辅助信号的PMOS网络和产生Yn的辅助信号的NMOS网络将输入信号运算后分别传递到NMOS传输管和PMOS传输管的数据端,由传输管的控制信号决定是否将Yp(Yn)的辅助信号传递到输出端口Yn(Yp)。图1中的NMOS传输管和PMOS传输管起到了隔离瞬态脉冲传播的作用。
上述CMOS逻辑门电路设计中,PMOS网络和NMOS网络输入输出信号被隔离开,使用全定制设计方法可以很容易分辨各信号的连接关系。但是,目前基于单元库的半定制设计EDA(Electronic Design Automatic)工具中的算法是根据单元的逻辑功能和时序进行逻辑综合以确定连接关系,因此需要单元的输出与输入的逻辑关系一一对应,而在上述方法中PMOS网络和NMOS网络的输入输出信号极性相同,略有相位差别,输入与输出的逻辑关系定义无法按照EDA工具中设定的单元综合库模型格式描述出来。
通过简化互补数据冗余结构型CMOS电路的单元时序关系,将两个输入端表征成一个输入,将两个输出端表征成一个输出,使单元的逻辑功能描述符合EDA工具中提供的端口逻辑功能定义方法,通过标准单元特征化手段的得到综合库模型。互补数据冗余结构型CMOS电路标准单元综合库模型设计方法对应的物理库模型设计不能采用常用的设计流程完成,互补数据冗余结构型CMOS电路的设计的标准单元的应用很难被推广。
发明内容:
本发明的目的在于提出一种互补数据冗余结构型CMOS标准单元电路物理库模型设计方法,按照单元库设计流程,在完成PMOS网络和NMOS网络输入输出信号隔离的单元电路图和版图的设计后,应用辅助线和辅助层分别对电路图和版图PMOS网络和NMOS网络输入输出端口进行虚拟连接,设计出不区分PMOS网络和NMOS网络输入输出端口电路图和版图,按照物理库模型设计方法从增加辅助连接的版图抽取得到满足EDA工具格式要求物理库模型,同时在工艺文件中设置特殊的格点和特殊的布线轨道。
具体包括如下步骤:
1)计算标准单元电路的单元库中的金属层中心距;
2)设置多个虚拟层:虚拟金属层、虚拟通孔层、虚拟连接通孔层;
3)计算多个虚拟层的参数:虚拟金属层宽度、虚拟金属层间距、虚拟金属层中心距、虚拟通孔宽度、相邻虚拟金属对虚拟通孔的覆盖值、虚拟连接通孔的宽度;
4)根据步骤1)和3)计算的上述参数来修正标准单元电路的版图边框和输入输出端口的坐标位置;并将CMOS标准单元中同一信号的PMOS网络和NMOS网络金属按如下放置:PMOS网络端口金属放置在NMOS网络端口金属上方,金属层宽度为连接通孔宽度,预留一个金属间距;
5)用步骤2)中设置的虚拟层连接PMOS网络和NMOS网络端口,完成单元物理库模型设计。
所述步骤1)中金属层中心距为通孔的宽度、相邻通孔的最小覆盖值的两倍及金属层的最小宽度的和。
所述步骤3)中参数:虚拟金属层宽度设置为设计规则要求的连接通孔的最小宽度的2倍与金属层最小间距的和;虚拟金属层间距为设计规则要求的金属层最小间距,虚拟金属层中心距为按照设计规则计算的金属层中心距的两倍;虚拟连接通孔的宽度为设计规则要求的连接通孔宽度的2倍加上金属层间距;相邻虚拟金属层对虚拟通孔的最小覆盖至为虚拟连接通孔的宽度减去设计规则要求的通孔尺寸值的一半。
本发明的有益效果是:
能够完成互补数据冗余结构型CMOS标准单元电路的物理库模型设计,使得采用互补数据冗余结构型CMOS设计的超大规模集成电路能够应用基于标准单元的半定制设计来完成,提高了上述类型电路的设计效率。
附图说明:
图1、互补数据冗余结构型的CMOS电路结构示意图。
图2、普通标准单元库工艺文件中金属层中心距的定义方法示意图。
图3、互补数据冗余结构型的CMOS标准单元库的工艺文件中虚拟金属层宽度、虚拟金属层间距、虚拟金属层中心距示意图。
图4、互补数据冗余结构型的CMOS标准单元库的工艺文件中虚拟通孔的宽度、相邻虚拟金属对虚拟通孔的覆盖值、虚拟连接通孔的宽度示意图。
图5、互补数据冗余结构型的CMOS标准单元版图中预留的PMOS网络和NMOS网络端口金属相对位置及宽度示意图。
图6、互补数据冗余结构型的CMOS标准单元版图中用辅助层连接的PMOS网络和NMOS网络端口金属示意图。
具体实施方式:
下面结合附图对本发明做详细描述。
为了能清楚的表述发明内容,首先明确版图设计、设计规则、金属层、通孔、连接通孔、标准单元库及库模型、综合库模型、物理库模型、标准单元库设计流程、金属层中心距、格点、布线轨道、标准单元高度、标准单元最小宽度的定义。
版图设计:
在半导体集成电路制造工艺中,复杂的制造过程中各个真实的物理层次如作为互连线铝或者铜、做为栅的多晶等和作为杂质注入区域控制的图形等的平面设计工作被从制造过程中分离出来,称为版图设计,版图设计的成果形式为二维的图形,被用于制作光刻板。
设计规则:
在工艺制造过程中,通过大量实验得到了同一图层间和不同图层间的设计规律,将能得到高成品率的规律总结出来,对照版图设计中的层次制定出的文件称为设计规则。
金属层:
制造工艺中金属互连线在版图设计中对应的平面图形通常被称为金属层,设计规则中规定了金属层的最小宽度、最小间距等信息。
通孔:
制造工艺中通过刻蚀介质添加金属填充物将具有连接关系的相邻金属层的连接到一起,刻蚀区域的图形在版图设计中对应的平面图形称为通孔,设计规则中规定了通孔的宽度、最小间距、相邻金属对通孔的最小覆盖值等信息。
连接通孔:
将包含通孔及通孔相邻金属层组成的符合设计规则的组合图形称为连接通孔。其宽度为通孔的宽度与相邻金属对通孔的最小覆盖值的两倍的和。
标准单元库及库模型:
将若干个具有一定逻辑功能的逻辑门电路、锁存器和触发器等时序的电路组成集合,这个集合中至少包括与门、或门、反相器和触发器四个电路,将集合中每个电路作为独立的个体分别进行详细的表征,表征的内容包括电路图、版图、输入输出间逻辑功能和时序的描述、相对于版图较简洁的关键图形描述、逻辑功能的硬件描述语言描述,这个集合称为标准单元库,各种描述方式称为库模型。
综合库模型:
对输入输出间逻辑功能和时序的进行详细描述并符合规定格式的文件。
物理库模型:
库模型中相对于版图较简洁的关键图形描述成为物理库模型,这种描述要符合规定的格式。其中关键图形指单元版图中的部分信息:由预先定义的标识层设计的输入输出端口标识、与端口标识连接的金属、单元的边界、单元内所有金属层。对于基于时序的布线工具,需要将综合库模型信息写入到物理库模型中。
标准单元库设计流程:
确定标准单元库中单元的种类数量后,按照电路图、网表、版图、综合库模型、物理库模型、逻辑功能的硬件描述语言描述的顺序设计各种库模型。
金属层中心距:
在标准单元库设计中,需要对每层金属都定义金属层中心距,所确定的数值存放在标准单元库工艺文件中。按照设计规则中金属层的最小宽度和最小间距,可以得到两个有最小间距和最小宽度的图形,这两个图形的在某一方向上的中心线的距离为这一金属层的最小中心距。较常用的金属层中心距大于这一金属层的最小中心距,图2给出了较常用的金属层中心距的定义方法,确定的数值为通孔的宽度、相邻金属对通孔的最小覆盖值的两倍及金属层的最小宽度的和。
格点:
基于标准单元库的版图设计过程中,将每层金属层所在平面按照单元库工艺文件中给出的金属层中心距规划出网格,这种划分方式得到的虚拟的点称为格点,格点的起点从平面的原点开始。
布线轨道:
按照格点的划分方法,将相邻格点的中心线作为起连接作用的金属层的中心线或者将格点所在位置作为起连接作用的金属层的中心线的方法得到的金属层位置称为布线轨道。
标准单元高度:
标准单元库设计之初,要在预估部分标准单元的高度后,根据第2金属层中心距选择适当的整数,常用的做法为目前高度值较大单元的高度除以第2金属层中心距取整后加1,用该整数乘以第2金属层中心距作为标准单元高度,工艺文件中记录标准单元高度。
标准单元最小宽度:
第3金属层中心距的值为可允许的标准单元最小宽度,为了让标准单元在使用过程中能整齐拼接,标准单元宽度必须是标准单元最小宽度的整数倍,该整数的确定方法为将该单元的宽度除以标准单元最小宽度后取整加1。
明确以上概念后,下面详述发明实施步骤。
具体实施步骤如下:
步骤1
图2给出了较常用的金属层中心距的定义方法,连接通孔至连接通孔的中心距作为金属层中心距,确定的数值为通孔的宽度、相邻金属对通孔的最小覆盖值的两倍及金属层的最小宽度的和。
中心距确定过程中不仅要根据本层金属设计规则来确定,有时还要结合其他金属层的规则来确定,如奇数层金属布线层中心距确定时需互相考虑,一般来说第1金属层、第3金属层、第5金属层等奇数金属层中心距设置成相等的值,虽然该设置值会大于第1金属层等低层金属根据图2所示方法得出的金属层中心距,但从宏观考虑,这种设置方法会节省布线资源。
互补数据冗余结构型CMOS标准单元库的工艺文件较一般标准单元库物理库模型的工艺文件复杂,首先,需要设置多个虚拟层,包括虚拟的金属层、虚拟通孔和虚拟连接通孔;针对各虚拟层需设置相应的宽度、间距等数值,如:虚拟金属层宽度、虚拟金属层间距、虚拟金属层中心距、虚拟通孔的宽度、相邻虚拟金属对虚拟通孔的覆盖值、虚拟连接通孔的宽度,这些数值的设置方法都不同于常见设置。图3和图4给出了上述虚拟层的设置的方法示意图。
如图3所示起连接作用的虚拟金属层的宽度设置值为设计规则要求的连接通孔的最小宽度的2倍与金属层最小间距的和,起连接作用的虚拟金属层的间距为设计规则要求的金属层最小间距,虚拟金属层中心距为按照设计规则计算的金属层中心距的两倍。如图4所示虚拟连接通孔的宽度为设计规则要求的连接通孔宽度的2倍加上金属间距,相邻虚拟金属层对虚拟通孔的最小覆盖值为连接通孔的宽度减去设计规则要求的通孔尺寸值的一半,图中实线区域为连接通孔,虚线区域为按照设计规则可放置的通孔和金属层。
步骤2
互补数据冗余结构型CMOS标准单元版图边框和输入输出端口的坐标位置需按工艺文件中的虚拟金属层中心距设置确定。需要注意的是,须将同一信号的PMOS网络和NMOS网络端口金属在放置成如图5中所示的形状,PMOS网络端口金属放置在NMOS网络端口金属上方,金属层宽度为连接通孔宽度,预留一个金属层间距。图6给出了用辅助层连接的PMOS网络和NMOS网络端口金属示意图,辅助层宽度与工艺文件中的虚拟连接通孔宽度一致,为在布局布线过程连接输入输出端口做准备。
步骤3
在LVS文件编写过程中,利用不同的打标层匹配真实的金属层和辅助层,分别在版图中对应位置放置输入输出端口的标志。完成版图后进行LVS检查,保证版图与电路图在未添加辅助连接和添加辅助连接的对应连接关系都正确。
步骤4
利用添加辅助连接的版图来完成各单元物理库模型的抽取,版图中PMOS网络和NMOS网络端口被辅助层连接在一起,物理库模型单元的各信号端口唯一,应用过程中连接关系不会出现歧义。
应用过程中的注意事项有:
为了保证连线和通孔的方向一致性,布局布线时需注意单元方向,所有单元可以水平翻转使用,不可以垂直翻转使用。待用户完成目标芯片总版图后,去掉单元版图中的辅助层,并将起连接作用的金属层和连接通孔处理成PMOS网络和NMOS网络分离的起连接作用的金属层,以达到将PMOS网络和NMOS网络输入输出信号隔离的目的。
Claims (2)
1.互补数据冗余结构型CMOS标准单元电路物理库模型设计方法,其特征在于,包括如下步骤:
1)计算标准单元电路的单元库中的金属层中心距;
2)设置多个虚拟层:虚拟金属层、虚拟通孔层、虚拟连接通孔层;
3)计算多个虚拟层的参数:虚拟金属层宽度、虚拟金属层间距、虚拟金属层中心距、虚拟通孔宽度、相邻虚拟金属对虚拟通孔的覆盖值、虚拟连接通孔的宽度;虚拟金属层宽度设置为设计规则要求的连接通孔的最小宽度的2倍与金属层最小间距的和;虚拟金属层间距为设计规则要求的金属层最小间距,虚拟金属层中心距为按照设计规则计算的金属层中心距的两倍;虚拟连接通孔的宽度为设计规则要求的连接通孔宽度的2倍加上金属层间距;相邻虚拟金属层对虚拟通孔的最小覆盖值为虚拟连接通孔的宽度减去设计规则要求的通孔尺寸值的一半;
4)根据步骤1)计算的参数和3)计算的参数来修正标准单元电路的版图边框和输入输出端口的坐标位置;并将CMOS标准单元中同一信号的PMOS网络和NMOS网络金属按如下放置:PMOS网络端口金属放置在NMOS网络端口金属上方,金属层宽度为连接通孔宽度,预留一个金属间距;
5)用步骤2)中设置的虚拟层连接PMOS网络和NMOS网络端口,完成单元物理库模型设计。
2.根据权利要求1所述的方法,其特征在于,所述步骤1)中金属层中心距为通孔的宽度、相邻通孔的最小覆盖值的两倍及金属层的最小宽度的和。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210056380.1A CN102622481B (zh) | 2012-03-06 | 2012-03-06 | 互补数据冗余结构型cmos标准单元电路物理库模型设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210056380.1A CN102622481B (zh) | 2012-03-06 | 2012-03-06 | 互补数据冗余结构型cmos标准单元电路物理库模型设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102622481A CN102622481A (zh) | 2012-08-01 |
CN102622481B true CN102622481B (zh) | 2014-03-12 |
Family
ID=46562397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210056380.1A Active CN102622481B (zh) | 2012-03-06 | 2012-03-06 | 互补数据冗余结构型cmos标准单元电路物理库模型设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102622481B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107944186A (zh) * | 2017-12-13 | 2018-04-20 | 嘉兴倚韦电子科技有限公司 | 集成电路半定制后端设计高效布局规划方法 |
CN108133101B (zh) * | 2017-12-21 | 2021-09-24 | 上海华力微电子有限公司 | 一种电感版图之辅助层及器件参数抽取的方法 |
CN110364521B (zh) * | 2018-03-26 | 2021-12-24 | 龙芯中科技术股份有限公司 | 一种标准单元的版图布局方法及其版图 |
CN112347734A (zh) * | 2020-11-06 | 2021-02-09 | 海光信息技术股份有限公司 | 集成电路电子自动化设计方法、装置、介质、及设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101201854A (zh) * | 2006-12-15 | 2008-06-18 | 上海华虹Nec电子有限公司 | 集成电路版图构造方法 |
CN101707189A (zh) * | 2008-08-06 | 2010-05-12 | 东京毅力科创株式会社 | 将多层/多输入/多输出(mlmimo)模型用于金属栅结构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8037441B2 (en) * | 2007-09-25 | 2011-10-11 | International Business Machines Corporation | Gridded-router based wiring on a non-gridded library |
-
2012
- 2012-03-06 CN CN201210056380.1A patent/CN102622481B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101201854A (zh) * | 2006-12-15 | 2008-06-18 | 上海华虹Nec电子有限公司 | 集成电路版图构造方法 |
CN101707189A (zh) * | 2008-08-06 | 2010-05-12 | 东京毅力科创株式会社 | 将多层/多输入/多输出(mlmimo)模型用于金属栅结构 |
Also Published As
Publication number | Publication date |
---|---|
CN102622481A (zh) | 2012-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103544333B (zh) | 半导体器件设计方法、系统和计算机程序产品 | |
EP3175378B1 (en) | Superconducting circuit physical layout system and method | |
Shi et al. | A highly efficient method for extracting FSMs from flattened gate-level netlist | |
CN102622481B (zh) | 互补数据冗余结构型cmos标准单元电路物理库模型设计方法 | |
CN104376138A (zh) | 集成电路芯片的时序确定方法和装置 | |
CN107436965A (zh) | 设计集成电路的计算机实现的方法 | |
CN103678771B (zh) | 一种3D集成电路中power/groundTSV位置自动布局方法 | |
TW200416958A (en) | Semiconductor integrated circuit, method of designing semiconductor integrated circuit, and device for designing the same | |
CN106815380B (zh) | 一种提取寄生电阻的方法及系统 | |
CN102663161B (zh) | 一种射频集成电路三角网格剖分的方法 | |
CN104615794B (zh) | 用于三维电气布线软件中的数字模型构建方法 | |
CN107180130A (zh) | 一种寄生参数提取方法 | |
CN104951594A (zh) | 集成电路的布线方法以及集成电路结构 | |
Jagtap et al. | A methodology for early exploration of TSV placement topologies in 3D stacked ICs | |
CN103077278A (zh) | 一种片上系统的电压岛供电引脚分配方法 | |
CN104600066B (zh) | 定义氧化层(od)梯度减小的半导体器件及其制作方法 | |
CN103678770B (zh) | 一种基于降噪目的的3d集成电路中tsv位置自动布局方法 | |
US20120167023A1 (en) | Method for synthesizing tile interconnection structure of field programmable gate array | |
Jain et al. | Exact and numerically stable closed-form expressions for potential coefficients of rectangular conductors | |
Pentapati et al. | Tier partitioning and flip-flop relocation methods for clock trees in monolithic 3D ICs | |
Pangracious et al. | Exploration environment for 3D heterogeneous tree-based FPGA architectures (3D HT-FPGA) | |
US20170061063A1 (en) | Integrated circuit with reduced routing congestion | |
CN117709279A (zh) | 三维集成电路布局方法、装置、电子设备及存储介质 | |
Ramadan et al. | Accuracy-improved coupling capacitance model for through-silicon via (TSV) arrays using dimensional analysis | |
US7131079B2 (en) | Method of generating protected standard delay format file |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |