CN110364477B - 芯片结构及其形成方法 - Google Patents

芯片结构及其形成方法 Download PDF

Info

Publication number
CN110364477B
CN110364477B CN201810250476.9A CN201810250476A CN110364477B CN 110364477 B CN110364477 B CN 110364477B CN 201810250476 A CN201810250476 A CN 201810250476A CN 110364477 B CN110364477 B CN 110364477B
Authority
CN
China
Prior art keywords
chip
groove
material layer
metal material
chip structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810250476.9A
Other languages
English (en)
Other versions
CN110364477A (zh
Inventor
卢盈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810250476.9A priority Critical patent/CN110364477B/zh
Publication of CN110364477A publication Critical patent/CN110364477A/zh
Application granted granted Critical
Publication of CN110364477B publication Critical patent/CN110364477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种芯片结构及其形成方法，包括：晶圆；芯片，芯片形成于晶圆上；和金属材料层，金属材料层设置于芯片的周围，金属材料层中设置有凹槽。在芯片周围形成凹槽能够有效吸附残留的F元素，避免F元素扩散进入金属连接区表面生成结晶产物。

Description

芯片结构及其形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种芯片结构及其形成方法。
背景技术
晶圆上形成芯片后，利用芯片上的金属连接区实现对多个芯片连接。但是，在目前的半导体器件制造工艺中，金属连接区表面容易出现连接不牢固现象，导致半导体器件功能的丧失。
因此，亟须一种保证金属连接区牢固连接的芯片结构及其形成方法。
发明内容
本发明实施例公开了一种芯片结构及其形成方法，在芯片周围形成凹槽，增大金属材料层与空气的接触面积，有效的吸收前期工艺残留的F元素，避免在金属连接区表面形成结晶化产物。
本发明提供了一种芯片结构，包括：晶圆；芯片，芯片形成于晶圆上；和金属材料层，金属材料层设置于芯片的周围，金属材料层中设置有凹槽。
根据本发明的一个方面，金属材料层的表层材料和凹槽内侧的表层材料为Al2O3。
根据本发明的一个方面，凹槽与芯片边缘的距离范围为2μm～5μm。
根据本发明的一个方面，凹槽的宽度范围为40nm～1000nm。
根据本发明的一个方面，凹槽的深度范围为100nm～600nm。
根据本发明的一个方面，凹槽的数量为多个，多个凹槽设置于芯片的周围。
根据本发明的一个方面，相邻凹槽之间的距离范围为0.5μm～5μm。
根据本发明的一个方面，凹槽为环形凹槽，环形凹槽环绕芯片设置。
根据本发明的一个方面，周长较短的环形凹槽设置于周长较长的环形凹槽所环绕的封闭区域内。
根据本发明的一个方面，芯片设置于周长最短的环形凹槽所环绕的封闭区域内。
根据本发明的一个方面，环形凹槽的数量为n，2≤n≤5。
根据本发明的一个方面，芯片还包含有金属连接区，金属连接区的材料包括Al。
相应的，本发明还公开了一种芯片结构的形成方法，包括：提供晶圆、芯片和金属材料层，芯片形成于晶圆上，金属材料层设置于芯片的周围；形成光阻层，光阻层覆盖芯片，且暴露部分金属材料层；以光阻层为掩膜刻蚀暴露的金属材料层以形成凹槽；和对金属材料层的表面和凹槽的内侧表面进行氧化处理。
根据本发明的一个方面，形成的凹槽与芯片边缘的距离范围为2μm～5μm。
根据本发明的一个方面，形成凹槽的工艺包括等离子体干法刻蚀工艺。
根据本发明的一个方面，等离子体干法刻蚀工艺的条件包括：离子注射功率范围为100W～150W，电源功率范围为60W～100W，Cl2的流量范围为50sccm～100sccm，BCl3的流量范围为40sccm～100sccm，N2的流量范围为5sccm～10sccm。
根据本发明的一个方面，形成凹槽的数量为多个，多个凹槽形成于芯片的周围。
根据本发明的一个方面，芯片的表面形成有金属连接区，金属连接区的材料包括A1。
根据本发明的一个方面，对金属材料层的表面和凹槽的内侧表面进行氧化处理的气体包括O2。
根据本发明的一个方面，经过氧化处理后，金属材料层的表层材料和凹槽内侧的表层材料为Al2O3。
与现有技术相比，本发明的技术方案具备以下优点：
本发明提供的芯片结构中，金属材料层设置于芯片的周围，金属材料层中设置有凹槽。形成凹槽能够增大金属材料层与空气的接触面积，能够更好地去除残留杂质。
进一步的，金属材料层的表层材料和凹槽内侧的表层材料为Al2O3。凹槽内侧表层的Al2O3能够与残留的F元素以及空气中的水分反应，避免F元素扩散进入金属连接区表面形成结晶化合物，而破坏芯片之间的连接。
进一步的，芯片设置于周长最短的环形凹槽所环绕的封闭区域内。芯片被环形凹槽包围能够确保凹槽很好的吸收F元素，更好的保护金属连接区。
相应的，本发明还公开了一种芯片结构的形成方法，以光阻层为掩膜刻蚀暴露的金属材料层以形成凹槽。在芯片周围形成凹槽能够增大金属材料层与空气的接触面积，更好的去除前期工艺残留的F元素。同时，对金属材料层的表面和凹槽的内侧表面进行氧化处理。保证凹槽内壁材料为Al2O3，凹槽内侧表面形成的Al2O3与F元素在水的作用下反应，吸附杂质F元素。
附图说明
图1-图4是根据本发明的一个实施例形成的芯片结构示意图；
图5是根据本发明的另一个实施例形成的芯片结构示意图；
图6是根据本发明的又一个实施例形成的芯片结构示意图。
具体实施方式
如前所述，现有的芯片结构中存在不同金属连接区之间连接不牢固的问题。
经研究发现，造成上述问题的原因为：形成芯片的工艺过程中容易残留F元素，且芯片表面的Al制金属连接区容易被空气中的O2氧化成Al2O3。在后续的工艺以及封装过程中，残留的F元素在水分的作用下容易与金属连接区表面生成的Al2O3反应，生成结晶产物，影响芯片之间的连接。
为了解决该问题，本发明提供了一种芯片结构的形成方法，在芯片周围的金属材料层中形成多个凹槽，增大金属材料层与空气的接触面积，经过氧化后的凹槽能够有效地吸收F元素，避免F元素扩散进入芯片区域，而与金属连接区反应，影响芯片之间的连接。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
第一实施例。
请参考图1，晶圆100上形成有芯片110，在芯片110的周围设置金属材料层120。
晶圆100是形成芯片110和金属材料层120的基础。晶圆100的材料为多晶硅。
芯片110用于实现特殊的功能。在本发明实施例中，芯片110的形状为方形。
金属材料层120用于实现特殊的连接功能。具体的，在本发明实施例中，金属材料层120的材料为Al。金属材料层120设置于芯片110的周围。
在本发明实施例中，还包括：形成有金属连接区130。金属连接区130用于连接不同的芯片110，进而实现半导体器件的特殊功能。金属连接区130形成于芯片110上，且金属连接区130的表面暴露在芯片110的表面。在本发明实施例中，金属连接区130的材料为Al。
请参考图2，图2为图1的俯视图，图1为图2沿着A-A’剖面线截得的截面结构示意图。
明显的，在本发明实施例中，金属连接区130分布在芯片110边缘的位置。
请参考图3和图4，形成光阻层(未标出)，以光阻层为掩膜刻蚀金属材料层120，以形成凹槽140。图3为图4的俯视图，图4为图3沿着B-B’剖面线截得的截面结构示意图。
形成光阻层是为了后续形成凹槽140。所以，光阻层要覆盖芯片110，且暴露部分金属材料层120，暴露的位置即为后续形成凹槽140的位置。
以光阻层为掩膜刻蚀金属材料层120，以形成凹槽140。形成凹槽140是为了增大金属材料层120与空气的接触面积。
在本发明实施例中，刻蚀形成凹槽140的工艺为等离子体干法刻蚀工艺。工艺参数包括：离子注射功率范围为100W～150W，电源功率范围为60W～100W，Cl2的流量范围为50sccm～100sccm，BCl3的流量范围为40sccm～100sccm，N2的流量范围为5sccm～10sccm。具体的，在本发明实施例中，等离子体干法刻蚀工艺参数为：离子注射功率范围为100W，电源功率范围为80W，Cl2的流量范围为50sccm，BCl3的流量范围为50sccm，N2的流量范围为5sccm。
在本发明的实施例中，形成的凹槽140与芯片110边缘的距离d1的范围为2μm～5μm，如图3所示。如果凹槽140与芯片110边缘的距离太近，则容易破坏芯片110的结构；如果距离太远，则效果不佳。具体的，在本发明实施例中，凹槽140与芯片110边缘的最近距离d1＝2μm。
凹槽140的宽度d2的范围为40nm～1000nm，如图3所示。具体的，在本发明实施例中，凹槽140的宽度d2＝1000nm。在本发明的另一个实施例中，凹槽140的宽度d2＝40nm。
凹槽140的深度d3的范围为100nm～600nm，如图4所示。具体的，在本发明实施例中，凹槽140的深度d3＝600nm。在本发明的另一个实施例中，凹槽140的深度d3＝100nm。
在本发明的实施例中，凹槽140的数量可以是一个或者多个，在这里并不做具体限制。具体的，在本发明实施例中，金属材料层120中形成多个凹槽140，且多个凹槽140设置于芯片110的周围。
需要说明的是，为了形成结构更加规整的凹槽140，在本发明的实施例中，相邻凹槽140之间距离d4的范围为0.5μm～5μm，如图4所示。如果相邻凹槽140之间距离太近，则容易造成相邻凹槽140之间的金属材料层120坍塌，达不到预期的效果。具体的，在本发明实施例中，相邻凹槽140之间的距离d4＝1μm。
本发明的实施例对凹槽140的形状并没有具体限制。具体的，在本发明实施例中，凹槽140为环形凹槽，环形凹槽环绕芯片110设置。且周长较短的环形凹槽设置于周长较长的环形凹槽所环绕的封闭区域内。在本发明实施例中，芯片110设置于周长最短的环形凹槽所环绕的封闭区域内。环状凹槽围绕芯片110设置，增大了芯片110周围金属材料层120与空气的接触面积。
需要说明的是，环形凹槽的数量为n，2≤n≤5。具体的，在本发明实施例中，环形凹槽的数量n＝3。
在形成凹槽140后，还包括：对金属材料层120表面与凹槽140内侧表面进行氧化处理。
如前所述，金属材料层120的材料为A1，所以，经过氧化处理后，金属材料层120的表层材料和凹槽140内侧的表层材料为Al2O3。形成Al2O3能够吸附残留的杂质元素F，避免空气中的F进入芯片110的区域而在金属连接区130表面出现结晶现象，保证了连接的可靠性。
在本发明实施例中，对金属材料层120的表面和凹槽140的内侧表面进行氧化处理的气体包括O2。需要说明的是，在本发明的其他实施例中，对金属材料层120的表面和凹槽140的内侧表面进行氧化处理的物质还可以是其他材料，在这里并不做具体限制。
在本发明实施例中，氧化金属材料层120的表面和凹槽140的内侧表面以形成Al2O3，以及Al2O3吸附F元素的原理如下：
Al+O2＝Al2O3
Al2O3+xF-+xH+＝Al2-x/3O3-xFx+x/3Al(OH)3
在芯片110形成后，晶圆100表面残留有杂质元素F。在进行后续的加工或者封装工艺中，金属材料层120表面与金属连接区130的表面会被空气中的氧气氧化成Al2O3。在水分的作用下，F与水中的H+容易与Al2O3反应生成结晶化合物Al2-x/3O3-xFx或Al(OH)3附着在金属连接区130表面，严重影响连接效果。本发明实施例形成凹槽140后，并对凹槽140内侧壁氧化处理，金属材料层120中的Al2O3与空气的接触面积增大，进而凹槽140内侧壁能够与残留的F元素反应生成结晶化合物，进而避免F元素进入芯片110的区域与金属连接区130表面的Al2O3反应，确保了器件之间的较好的连接结果。
相应的，请继续参考图3或图4，本发明还提供了一种芯片结构，包括晶圆100，芯片110，金属材料层120。
晶圆100为形成芯片110和金属材料层120的基础。
芯片110用于实现特殊的功能，芯片110形成于晶圆100上。
金属材料层120设置于芯片110的周围。
在本发明实施例中，还包括：设置于金属材料层中的凹槽140。凹槽140能够增大金属材料层120与空气的接触面积。
在本发明的实施例中，形成的凹槽140与芯片110边缘的距离d1的范围为2μm～5μm，如图3所示。如果凹槽140与芯片110边缘的距离太近，则容易破坏芯片110的结构；如果距离太远，则效果不佳。具体的，在本发明实施例中，凹槽140与芯片110边缘的最近距离d1＝2μm。
凹槽140的宽度d2的范围为40nm～1000nm，如图3所示。具体的，在本发明实施例中，凹槽140的宽度d2＝1000nm。在本发明的另一个实施例中，凹槽140的宽度d2＝40nm。
凹槽140的深度d3的范围为100nm～600nm，如图4所示。具体的，在本发明实施例中，凹槽140的深度d3＝600nm。在本发明的另一个实施例中，凹槽140的深度d3＝100nm。
在本发明的实施例中，凹槽140的数量可以是一个或者多个，在这里并不做具体限制。具体的，在本发明实施例中，金属材料层120中形成多个凹槽140，且多个凹槽140设置于芯片110的周围。
需要说明的是，为了形成结构更加规整的凹槽140，在本发明的实施例中，相邻凹槽140之间距离d4的范围为0.5μm～5μm，如图4所示。如果相邻凹槽140之间距离太近，则容易造成相邻凹槽140之间的金属材料层120坍塌，达不到预期的效果。具体的，在本发明实施例中，相邻凹槽140之间的距离d4＝1μm。
本发明的实施例对凹槽140的形状和分布方式并没有具体限制。具体的，在本发明实施例中，凹槽140为环形凹槽，环形凹槽环绕芯片110设置。且周长较短的环形凹槽设置于周长较长的环形凹槽所环绕的封闭区域内。在本发明实施例中，芯片110设置于周长最短的环形凹槽所环绕的封闭区域内。环状凹槽围绕芯片110设置，增大了芯片110周围金属材料层120与空气的接触面积。
需要说明的是，环形凹槽的数量为n，2≤n≤5。具体的，在本发明实施例中，环形凹槽的数量n＝3。
在本发明实施例中，金属材料层120的表层材料和凹槽140内侧的表层材料为Al2O3。这样的结构能够保证金属材料层120与空气的接触面积增大，吸附更多残留的F元素，避免F元素与位于芯片110区域内的金属连接区130表面反应，影响芯片110之间的连接。
综上所述，本发明的第一实施例公开了一种芯片结构及其形成方法，在芯片周围的金属材料层中形成多个环形凹槽，环形凹槽环绕芯片设置，增大了金属材料层与空气的接触面积，更好的吸收残留的F元素，保护金属连接区表面，进而实现更好的连接。
第二实施例。
第二实施例与第一实施例的不同之处在于形成凹槽的形状以及凹槽分布的形式，其他部位的形成方法、结构以及材料的选择均与第一实施例一致。
请参考图5，在芯片210周围形成凹槽240。
芯片210、金属材料层220和金属连接区230的设置分布均与第一实施例一致，在此不再赘述。
形成凹槽240的工艺以及工艺条件请参考第一实施例。凹槽240的宽度尺寸、深度尺寸、凹槽240与芯片230之间的距离范围均与第一实施例一致。
在本发明实施例中，凹槽240的数量也为多个。相邻凹槽240之间的距离尺寸请参考第一实施例。
具体的，在本发明实施例中，形成的凹槽240为方形凹槽。方形凹槽环绕芯片210的周围设置。形成多个凹槽240后，增大了金属材料层220与空气的接触面积。
形成凹槽240后，氧化处理凹槽240内侧面和金属材料层220表面的工艺、作用、所用的材料均与第一实施例一致，在此不再赘述。
经过氧化后，凹槽240内侧表层的材料与第一实施例一致，材料为Al2O3。保证了凹槽240内侧面能够充分吸收残留元素F，确保F不会扩散金属连接区230的表面，避免形成结晶产物。
相应的，请继续参考图5，本发明还提供了一种芯片结构。其中芯片210、金属材料层220和金属连接区230的分布以及材料选择均与第一实施例一致，在此不做赘述。
具体的，在本发明实施例中，凹槽240为方形凹槽。方形凹槽240环绕芯片210周围设置。
凹槽240内侧面的材料与第一实施例一致，在此不再赘述。
第三实施例。
第三实施例与第一实施例的不同之处在于形成凹槽的形状为圆形，多个圆形凹槽环绕芯片分布，其他部件的设置分布均与第一实施例一致。
请参考图6，形成多个凹槽340。
芯片310，金属材料层320和金属连接区330的位置、作用、材料选择均与第一实施例一致，在此不做赘述。
形成凹槽340的工艺及其条件，请参考第一实施例。
形成凹槽340的宽度尺寸、深度尺寸、凹槽340与芯片330之间的距离范围均与第一实施例一致。
在本发明实施例中，形成的多个凹槽340的形状为圆形。凹槽340环绕设置在芯片310的周围。
形成凹槽340之后的工艺以及作用均与第一实施例一致，在此不再赘述。
相应的，请继续参考图6，本发明实施例还提供了一种芯片结构。其中芯片310、金属材料层320和金属连接区330的设置分布均与第一实施例一致，在此不做赘述。
在本发明实施例中，凹槽340为圆形凹槽，且圆形凹槽环绕设置在芯片210的周围。
其他部件的分布与材料选择均与第一实施例一致，在此不再赘述。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (20)

1.一种芯片结构，其特征在于，包括：
晶圆；
芯片，所述芯片形成于所述晶圆上；和
金属材料层，所述金属材料层设置于所述芯片的周围，所述金属材料层中设置有凹槽，其中对所述金属材料层的表面和所述凹槽的内侧表面进行氧化处理。
2.根据权利要求1所述的芯片结构，其特征在于，所述金属材料层的表层材料和所述凹槽内侧的表层材料为Al2O3。
3.根据权利要求1所述的芯片结构，其特征在于，所述凹槽与所述芯片边缘的距离范围为2μm～5μm。
4.根据权利要求1所述的芯片结构，其特征在于，所述凹槽的宽度范围为40nm～1000nm。
5.根据权利要求1所述的芯片结构，其特征在于，所述凹槽的深度范围为100nm～600nm。
6.根据权利要求1所述的芯片结构，其特征在于，所述凹槽的数量为多个，所述多个凹槽设置于所述芯片的周围。
7.根据权利要求6所述的芯片结构，其特征在于，相邻所述凹槽之间的距离范围为0.5μm～5μm。
8.根据权利要求7所述的芯片结构，其特征在于，所述凹槽为环形凹槽，所述环形凹槽环绕所述芯片设置。
9.根据权利要求8所述的芯片结构，其特征在于，周长较短的所述环形凹槽设置于周长较长的所述环形凹槽所环绕的封闭区域内。
10.根据权利要求9所述的芯片结构，其特征在于，所述芯片设置于周长最短的所述环形凹槽所环绕的封闭区域内。
11.根据权利要求8所述的芯片结构，其特征在于，所述环形凹槽的数量为n，2≤n≤5。
12.根据权利要求1所述的芯片结构，其特征在于，所述芯片还包含有金属连接区，所述金属连接区的材料包括Al。
13.一种芯片结构的形成方法，其特征在于，包括：
提供晶圆、芯片和金属材料层，所述芯片形成于所述晶圆上，所述金属材料层设置于所述芯片的周围；
形成光阻层，所述光阻层覆盖所述芯片，且暴露部分所述金属材料层；
以所述光阻层为掩膜刻蚀暴露的所述金属材料层以形成凹槽；和
对所述金属材料层的表面和所述凹槽的内侧表面进行氧化处理。
14.根据权利要求13所述的芯片结构的形成方法，其特征在于，形成的所述凹槽与所述芯片边缘的距离范围为2μm～5μm。
15.根据权利要求13所述的芯片结构的形成方法，其特征在于，形成所述凹槽的工艺包括等离子体干法刻蚀工艺。
16.根据权利要求15所述的芯片结构的形成方法，其特征在于，所述等离子体干法刻蚀工艺的条件包括：离子注射功率范围为100W～150W，电源功率范围为60W～100W，Cl2的流量范围为50sccm～100sccm，BCl3的流量范围为40sccm～100sccm，N2的流量范围为5sccm～10sccm。
17.根据权利要求13所述的芯片结构的形成方法，其特征在于，形成所述凹槽的数量为多个，多个所述凹槽形成于所述芯片的周围。
18.根据权利要求13所述的芯片结构的形成方法，其特征在于，所述芯片的表面形成有金属连接区，所述金属连接区的材料包括Al。
19.根据权利要求13所述的芯片结构的形成方法，其特征在于，对所述金属材料层的表面和所述凹槽的内侧表面进行所述氧化处理的气体包括O2。
20.根据权利要求18所述的芯片结构的形成方法，其特征在于，经过所述氧化处理后，所述金属材料层的表层材料和所述凹槽内侧的表层材料为Al2O3。
CN201810250476.9A 2018-03-26 2018-03-26 芯片结构及其形成方法 Active CN110364477B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810250476.9A CN110364477B (zh) 2018-03-26 2018-03-26 芯片结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810250476.9A CN110364477B (zh) 2018-03-26 2018-03-26 芯片结构及其形成方法

Publications (2)

Publication Number Publication Date
CN110364477A CN110364477A (zh) 2019-10-22
CN110364477B true CN110364477B (zh) 2021-11-23

Family

ID=68211855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810250476.9A Active CN110364477B (zh) 2018-03-26 2018-03-26 芯片结构及其形成方法

Country Status (1)

Country Link
CN (1) CN110364477B (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308047B2 (ja) * 1993-06-25 2002-07-29 株式会社日立製作所 半導体装置
US6376908B1 (en) * 1997-12-10 2002-04-23 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package and process for the production thereof
JP2005283852A (ja) * 2004-03-29 2005-10-13 Kyocera Corp 液晶表示装置
US7365371B2 (en) * 2005-08-04 2008-04-29 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed encapsulants
CN101179088A (zh) * 2006-11-08 2008-05-14 欣相光电股份有限公司 多向导通电性加强型ccm封装结构及其封装方法
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
JP5020056B2 (ja) * 2007-12-27 2012-09-05 帝国通信工業株式会社 電子部品の回路基板への取付方法
JP5335931B2 (ja) * 2008-12-26 2013-11-06 メギカ・コーポレイション 電力管理集積回路を有するチップ・パッケージおよび関連技術
DE102010038933A1 (de) * 2009-08-18 2011-02-24 Denso Corporation, Kariya-City Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5637004B2 (ja) * 2011-02-23 2014-12-10 株式会社村田製作所 半導体集積回路モジュール、無線通信モジュール及び無線通信デバイス
CN104078556B (zh) * 2013-03-28 2017-03-01 展晶科技(深圳)有限公司 发光二极管封装结构的制造方法
CN203733788U (zh) * 2014-03-04 2014-07-23 中芯国际集成电路制造(北京)有限公司 一种芯片保护结构
CN203941895U (zh) * 2014-07-03 2014-11-12 中芯国际集成电路制造(北京)有限公司 一种芯片保护结构
CN204964102U (zh) * 2015-09-14 2016-01-13 苏州感芯微系统技术有限公司 一种压力传感器
CN105226169A (zh) * 2015-11-04 2016-01-06 安徽湛蓝光电科技有限公司 一种交流led光源
CN106148960B (zh) * 2016-08-24 2019-01-01 武汉华星光电技术有限公司 铝蚀刻的方法
CN107680912A (zh) * 2017-10-13 2018-02-09 中芯长电半导体（江阴）有限公司 Emi防护的芯片封装结构及封装方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
面向高性能GaN基功率电子的器件物理研究;黄森等;《中国科学:物理学 力学 天文学》;20161020(第10期);107307-1-107307-16 *

Also Published As

Publication number Publication date
CN110364477A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
US9178064B2 (en) Method for manufacturing fin semiconductor device using dual masking layers
US20070004211A1 (en) Methods of fabricating a semiconductor substrate for reducing wafer warpage
US11152492B2 (en) Semiconductor device and fabrication method thereof
CN107369643A (zh) 半导体结构及其形成方法
CN108206131A (zh) 半导体结构以及半导体结构的形成方法
CN105006447B (zh) 半导体器件的制造方法
KR101226274B1 (ko) 카본 하드마스크층 형성방법 및 이를 이용한 반도체소자의 패턴 형성방법
WO2008063699A2 (en) Method for removing nanoclusters from selected regions
CN110364477B (zh) 芯片结构及其形成方法
CN102931239B (zh) 半导体器件及其制造方法
CN108231759B (zh) 半导体结构
TWI360220B (en) Semiconductor device with increased channel area a
CN110911342A (zh) 浅沟槽隔离结构及其制备方法
US10607848B2 (en) Method of fabricating semiconductor device
CN105070748A (zh) 一种igbt栅极的制作方法
CN110085555B (zh) 半导体结构及其形成方法
CN103681448A (zh) 形成浅沟槽隔离区的方法
CN104617032B (zh) 形成层间互连线结构的方法
TWI841428B (zh) 半導體元件及其製造方法
WO2021204291A1 (zh) 半导体结构及其形成方法
CN111463276B (zh) 半导体结构及其形成方法
US20120142189A1 (en) Method for fabricating semiconductor device
CN113496895A (zh) 半导体结构的形成方法
JP2010183038A (ja) 半導体装置の製造方法
TWI514582B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant