CN110364219A - 半导体装置和电子设备 - Google Patents

半导体装置和电子设备 Download PDF

Info

Publication number
CN110364219A
CN110364219A CN201910212077.8A CN201910212077A CN110364219A CN 110364219 A CN110364219 A CN 110364219A CN 201910212077 A CN201910212077 A CN 201910212077A CN 110364219 A CN110364219 A CN 110364219A
Authority
CN
China
Prior art keywords
test
electric discharge
voltage
signal
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910212077.8A
Other languages
English (en)
Other versions
CN110364219B (zh
Inventor
小川绚也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lang En Han
Original Assignee
Lang En Han
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lang En Han filed Critical Lang En Han
Publication of CN110364219A publication Critical patent/CN110364219A/zh
Application granted granted Critical
Publication of CN110364219B publication Critical patent/CN110364219B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/67—Testing the correctness of wire connections in electric apparatus or circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/64—Testing of capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

本发明涉及半导体装置和电子设备。目的在于提供包含测试电路的半导体装置和电子设备，所述测试电路能够确认为了抑制由调节器生成的电压的变动而外接的部件是否被正确地连接。本发明包含：调节器，生成第一电压并将其向第一线施加；外部端子，连接于第一线，用于外接部件；以及测试电路，对该部件的连接状态进行测试，测试电路具有：测试放电执行部，构成为在接收到测试开始信号的情况下使调节器的工作停止并且将第一线连接于规定电位，由此，能够使上述部件放电；以及放电持续期间测量部，测量从接收测试开始信号起到第一线的电压比规定的第二电压低为止所花费的时间来作为上述部件的放电持续期间，输出测试结果信号，所述测试结果信号包含表示该放电持续期间的信息。

Description

半导体装置和电子设备
技术领域
本发明涉及包含调节器的半导体装置和电子设备。
背景技术
作为半导体装置或电子设备，内置了调节器的半导体装置或电子设备被制品化，所述调节器基于从外部接收的电源电压来生成使内部电路工作的电源电压。
此外，作为内置了调节器的半导体装置，已知设置了外部端子的半导体装置，所述外部端子是用于外接对由调节器生成的电源电压的电压变动进行抑制的稳定化电容即电容器的、端子（例如，参照专利文献1）。
现有技术文献
专利文献
专利文献1：日本特开平10-150152号公报。
发明要解决的课题
在专利文献1所记载的半导体装置中，在其制造后，利用上述的外部端子，由此，进行对调节器自身的良否进行判定的制品出货前的测试。然后，使将电容器与在这样的测试中判定为良品的半导体装置的外部端子连接后的、半导体装置出货。
可是，虽然将电容器连接于半导体装置的外部端子，但是，存在在制品出货前从外部端子卸下该电容器的情况。
此时，在电容器存在于外部端子的位置的状态下存在与该外部端子的连接变得不良的情况。可是，通过目视确认这样的连接不良的状态是困难的，存在对制品出货造成障碍的情况。
发明内容
因此，本发明的目的在于提供包含测试电路的半导体装置和电子设备，所述测试电路能够确认为了抑制内置的调节器的输出电压的变动而外接的电容器是否被正确地连接。
用于解决课题的方案
本发明的半导体装置包含：调节器，生成规定的第一电压并将其向第一线施加；外部端子，连接于所述第一线，用于外接部件；以及测试电路，对所述部件的在所述外部端子处的连接状态进行测试，所述测试电路具有：测试放电执行部，构成为在接收到测试开始信号的情况下使所述调节器的工作停止并且将所述第一线连接于规定电位，由此，能够使所述部件放电；以及放电持续期间测量部，测量从接收所述测试开始信号起到所述第一线的电压比规定的第二电压低为止所花费的时间来作为所述部件的放电持续期间，输出测试结果信号，所述规定的第二电压比所述第一电压低，所述测试结果信号包含表示所述放电持续期间的信息。
此外，本发明的电子设备具有基板，所述基板配置有：存储器控制芯片；与所述存储器控制芯片的外部端子外接的部件；以及存储器单元阵列部，利用存储器控制器来控制数据的写入和读出，所述存储器控制芯片具有：所述存储器控制器；调节器，生成规定的第一电压，将所述第一电压经由第一线向所述存储器控制器供给；所述外部端子，连接于所述第一线，用于外接部件；测试放电执行部，构成为在接收到测试开始信号的情况下使所述调节器的工作停止并且向所述第一线施加规定电位，由此，能够使所述部件放电；放电持续期间测量部，测量从接收所述测试开始信号起到所述第一线的电压比规定的第二电压低为止所花费的时间来作为放电持续期间，所述规定的第二电压比所述第一电压低；第二外部端子，将测试结果信号向外部输出，所述测试结果信号包含示出由所述放电持续期间测量部测量出的所述放电持续期间的信息。
发明效果
在本发明中，根据测试信号来使生成第一电压并将其向第一线施加的调节器的工作停止，并且，根据该测试信号来将第一线连接于规定电位。由此，使与连接于第一线的外部端子外接的部件放电，使第一线的电压逐渐降低。在此，测量从接收该测试信号起到该第一线的电压比第二电压低为止所花费的时间来作为部件的放电持续期间，输出测试结果，所述测试结果包含示出该放电持续期间的信息。此时，只要具有规定的静电电容的部件被正确地连接于外部端子，则该放电持续期间为规定的基准放电持续期间以上。
因此，根据本发明，基于上述的结果，能够确认作为部件的具有规定的静电电容的电容器是否被正确地连接于外部端子。
附图说明
图1是示出具有配置有作为本发明的半导体装置的存储器控制芯片MC、存储器单元阵列部MA和电容器Cs的、基板10的电子设备100的结构的框图。
图2是示出测试电路22的内部结构的一个例子的框图。
图3是示出用于进行制品出货前的测试的测试系统300的结构的框图。
图4是示出测试顺序的时间图。
图5是示出作为测试电路22的变形例的测试电路22A的内部结构的框图。
具体实施方式
以下，参照附图并对本发明的实施例详细地进行说明。
图1是示出具有配置有作为本发明的半导体装置的存储器控制芯片MC、存储器单元阵列部MA和电容器Cs的、基板10的电子设备100的结构的框图。
在存储器单元阵列部MA中，配置有每一个存储2值或多值的数据的多个存储器单元。存储器单元阵列部MA根据来自存储器控制芯片MC的写入接入而向属于指定的地址的多个存储器单元写入数据。此外，存储器单元阵列部MA根据来自存储器控制芯片MC的读出接入来读出写入到属于指定的地址的多个存储器单元中的数据，并将其向存储器控制芯片MC供给。
存储器控制芯片MC为半导体IC芯片，包含存储器控制器20、调节器21和测试电路22。
存储器控制器20接收由调节器21生成的内部电源电压VDL来进行工作。存储器控制器20经由外部端子组P0从半导体IC芯片的外部接收各种命令信号CMD（使能信号、写入信号、读出信号等）、地址AD或写入用的数据DT。存储器控制器20根据这样的命令信号CMD、地址AD和写入用的数据DT来对存储器单元阵列部MA进行上述的写入接入。此外，存储器控制器20根据命令信号CMD和地址AD来对存储器单元阵列部MA进行上述的读出接入。存储器控制器20将从存储器单元阵列部MA读出的数据作为读出数据DT经由外部端子组P0输出。
调节器21经由半导体IC芯片的外部端子P1接收外部电源电压VDD，基于该外部电源电压VDD来生成具有规定的电压值的电压。调节器21将生成的电压作为内部电源电压VDL，将其经由电源线Lg向存储器控制器20和测试电路22供给。
再有，调节器21在自身的使能端子EN接收从测试电路22送出的测试执行信号STA，仅在该测试执行信号STA处于表示测试的不执行的逻辑电平0的状态的情况下，进行上述的内部电源电压VDL的生成。
另一方面，在这样的测试执行信号STA处于促使测试的执行的逻辑电平1的状态的情况下，调节器21停止内部电源电压VDL的生成工作，并且，将自身的输出端子设定为高阻抗状态。
测试电路22在经由半导体IC芯片的外部端子P2接收到促使测试开始的测试开始信号TST的情况下，首先，将促使测试的执行的例如逻辑电平1的测试执行信号STA向调节器21的使能端子EN供给。由此，测试电路22使调节器21的工作停止。然后，测试电路22基于电源线Lg的电压来进行测试，所述测试是用于确认作为外接的电容性的部件的、具有规定的静电电容的电容器Cs是否被正确地连接于外部端子P4的、测试。再有，电容器Cs为对由调节器21生成的内部电源电压VDL的电压变动进行抑制的稳定化电容，其一端被外接于半导体IC芯片的外部端子P4，向另一端施加接地电位。
测试电路22经由半导体IC芯片的外部端子P3输出表示测试结果的测试结果信号TRD。
图2是示出测试电路22的内部结构的一个例子的框图。如图2所示那样，测试电路22包含：测试控制部210、n沟道MOS（Metal Oxide Semiconductor，金属氧化物半导体）型的晶体管211、参照电压生成电路212、比较电路213、以及计数器214。
测试控制部210在经由外部端子P2接收到促使测试开始的逻辑电平1的测试开始信号TST的情况下将例如逻辑电平1的测试执行信号STA向调节器21、晶体管211的栅极和计数器214供给。再有，测试控制部210在被从比较电路213供给促使测试结束的例如逻辑电平1的测试结束信号END的情况下将测试执行信号STA的状态从逻辑电平1转变为逻辑电平0。
晶体管211的漏极被连接于电源线Lg，向晶体管211的源极施加接地电位。晶体管211遍及测试执行信号STA处于逻辑电平1的状态的期间为导通状态，向电源线Lg施加接地电位。再有，晶体管211在测试执行信号STA处于逻辑电平0的状态的情况下为截止状态，停止向电源线Lg的接地电位的施加。
参照电压生成电路212生成具有规定电压值的参照电压Vrf，将其向比较电路213供给。再有，参照电压Vrf具有对在电容器Cs未被连接于例如外部端子P4的状态下使调节器21从工作状态转变为停止状态后在电源线Lg产生的电压附加了规定的余裕电压后的电压值。
比较电路213将电源线Lg的电压与参照电压Vrf比较，在电源线Lg的电压为参照电压Vrf以上的情况下生成逻辑电平0的测试结束信号END。另一方面，在电源线Lg的电压比参照电压Vrf低的情况下，生成促使测试结束的逻辑电平1的测试结束信号END。
比较电路213将生成的测试结束信号END向上述的测试控制部210和计数器214供给。
计数器214遍及接收逻辑电平1的测试执行信号STA的期间对时钟信号CLK中的脉冲的数量进行计数而得到计数值。计数器214在接收到逻辑电平1的测试结束信号END的情况下停止计数工作，并且，将其停止时间点处的计数值作为电容器Cs的放电持续期间（duration），将示出该放电持续期间的放电持续期间信息DPT向外部端子P3供给。
在此，在图2所示的实施例中，测试电路22经由外部端子P3输出将放电持续期间信息DPT表示为测试结果的测试结果信号TRD。
在以下，对在图1所示的基板10的制品出货前进行的测试进行说明。
图3是示出用于进行该制品出货前的测试的测试系统300的结构的框图，图4是示出该测试的顺序的时间图。
再有，在图3所示的测试系统300中，测试器400被连接于在基板10配置的存储器控制芯片MC的外部端子P2和P3。
首先，向基板10接入外部电源电压VDD而使调节器21工作。由此，调节器21生成内部电源电压VDL并将其向电源线Lg施加。此时，只要电容器Cs被正确地连接于存储器控制芯片MC的外部端子P4，则电容器Cs被充电，在该电容器Cs内蓄积电荷。
之后，测试器400将如图4所示那样促使测试开始的逻辑电平1的测试开始信号TST向存储器控制芯片MC的外部端子P2供给。
根据该逻辑电平1的测试开始信号TST，存储器控制芯片MC的测试控制部210生成如图4所示那样从逻辑电平0转变为逻辑电平1并且维持该逻辑电平1的状态的测试执行信号STA。
根据逻辑电平1的测试执行信号STA，调节器21停止内部电源电压VDL的生成工作，并且，将自身的输出端子设定为高阻抗状态。
此外，根据逻辑电平1的测试执行信号STA，如图4所示那样，晶体管211变为导通状态，向电源线Lg施加接地电位。
由此，在电容器Cs中蓄积的电荷被放电，伴随其，电源线Lg的电压如图4所示那样逐渐降低。
此外，从测试执行信号STA如图4所示那样从逻辑电平0转变为逻辑电平1的时间点t1起，计数器214开始时钟信号CLK中的脉冲数量的计数。计数器214遍及如图4所示那样测试执行信号STA维持逻辑电平1的状态的期间继续计数工作。
在此，电源线Lg的电压逐渐降低，当在图4的时间点t2处该电压低于参照电压Vrf时，比较电路213如图4所示那样将逻辑电平1的测试结束信号END向计数器214和测试控制部210供给。
计数器214根据该逻辑电平1的测试结束信号END停止计数工作，并且，将其停止时间点处的计数值输出为放电持续期间信息DPT，所述放电持续期间信息DPT表示在电容器Cs中蓄积的电荷的放电所花费的放电持续期间。例如，在图4所示的一个例子中，计数器214将计数值（n+3）（n为正的整数）输出为表示放电持续期间的放电持续期间信息DPT。
即，计数器214将如图4所示那样从时间点t1起到逐渐降低的电源线Lg的电压到达参照电压Vrf为止的时间长度测量为在电容器Cs中蓄积的电荷的放电所花费的放电持续期间。计数器214经由外部端子P3向测试器400供给包含放电持续期间信息DPT的测试结果信号TRD，所述放电持续期间信息DPT表示该测量的放电持续期间。
此外，根据该逻辑电平1的测试结束信号END，测试控制部210如图4所示那样使测试执行信号STA从促使测试执行的逻辑电平1的状态转变为表示测试不执行的逻辑电平0的状态。进而，根据逻辑电平0的测试执行信号STA，如图4所示那样，晶体管211从导通状态转变为截止状态，并且，调节器21开始内部电源电压的生成工作，将生成的电压向电源线Lg施加。由此，电源线Lg的电压如图4所示那样逐渐上升。之后，当电源线Lg的电压为参照电压Vrf以上时，比较电路213如图4所示那样使测试结束信号END从逻辑电平1的状态转变为逻辑电平0。
因此，在图4所示的时间点t2以后、调节器21开始工作并且晶体管211从导通状态转变为截止状态的时间点，由测试电路22进行的测试工作结束。
测试器400判定由测试结果信号TRD所包含的放电持续期间信息DPT示出的放电持续期间是否为不足规定的基准放电持续期间。再有，基准放电持续期间是指具有在电容器Cs被正确地连接于外部端子P4时作为使在该电容器Cs中蓄积的电荷放电时所花费的放电持续期间而设想的范围内的最低限度的时间长度，所述电容器Cs具有例如规定的静电电容。
因此，如果具有规定的静电电容的电容器Cs被正确地连接于外部端子P4，则由放电持续期间信息DPT示出的放电持续期间为基准放电持续期间以上。另一方面，在电容器Cs的静电电容不满足规定的静电电容的情况或电容器Cs未被正确地连接于外部端子P4的情况下，由放电持续期间信息DPT示出的放电持续期间为不足基准放电持续期间。
因此，测试器400在判定为由在图4所示的时间点t2以后导入的放电持续期间信息DPT示出的放电持续期间为不足基准放电持续期间的情况下，使例如由字符等表示电容器Cs未被正确地连接的图像显示在显示部中。另一方面，测试器400在判定为由放电持续期间信息DPT示出的放电持续期间为基准放电持续期间以上的情况下使表示电容器Cs被正确地连接于外部端子P4的图像显示在显示部中。
可是，由放电持续期间信息DPT示出的放电持续期间为与外部端子P4连接的电容器Cs的静电电容所对应的时间长度。因此，预先制作表示放电持续期间与静电电容的对应关系的、映射（map），在测试器400中，根据该映射取得由放电持续期间信息DPT示出的放电持续期间所对应的静电电容，使表示该静电电容的图像显示在显示部中也可。
如以上那样，根据图2所示的测试电路22，在制品出货前的测试中，能够确认为了抑制由调节器21生成的内部电源电压的变动而外接的电容器Cs是否被正确地连接。
再有，在图2所示的测试电路22中，经由外部端子P3输出测试结果信号TRD来作为示出测试结果的信号，所述测试结果信号TRD包含由计数器214测量出的放电持续期间信息DPT，但是，作为测试结果信号的内容，并不限定于放电持续期间信息DPT。
图5是示出鉴于这样的方面而完成的、作为图2所示的测试电路22的变形例的测试电路22A的内部结构的框图。
在图5所示的结构中，除了新追加了比较电路215和寄存器216的方面之外的其他的结构和其工作与图2所示的结构和其工作相同。因此，在以下，以比较电路215和寄存器216为中心来对测试电路22A的工作进行说明。
在图5所示的结构中，计数器214将测量出的放电持续期间信息DPT向外部端子P3和比较电路215供给。
在寄存器216中存储有表示在测试器400中使用的基准放电持续期间的信息。寄存器216将在自身存储的表示基准放电持续期间的基准放电持续期间信息EV向比较电路215供给。
比较电路215比较由上述的放电持续期间信息DPT示出的放电持续期间与由基准放电持续期间信息EV示出的基准放电持续期间。也就是说，比较电路215判定由放电持续期间信息DPT示出的放电持续期间是否为不足由基准放电持续期间信息EV示出的基准放电持续期间。
比较电路215在判定为由放电持续期间信息DPT示出的放电持续期间为不足由基准放电持续期间信息EV示出的基准放电持续期间的情况下生成表示电容器Cs未被正确地连接于外部端子P4的、逻辑电平1的连接状态信息ER。
另一方面，比较电路215在判定为由放电持续期间信息DPT示出的放电持续期间为由基准放电持续期间信息EV示出的基准放电持续期间以上的情况下生成表示具有规定的静电电容的电容器Cs被正确地连接于外部端子P4的、逻辑电平0的连接状态信息ER。
比较电路215将生成的连接状态信息ER向外部端子P3供给。此时，测试电路22A经由外部端子P3向测试器400供给包含该连接状态信息ER和放电持续期间信息DPT的测试结果信号TRD来作为测试结果。
测试器400使表示由测试结果信号TRD所包含的连接状态信息ER表示的内容的图像即表示具有规定的静电电容的电容器Cs是否被正确地连接的图像显示在显示部中。此外，测试器400基于放电持续期间信息DPT来使用前述的方法求取电容器Cs的静电电容，使表示该静电电容的图像显示在显示部中。
再有，在图5中结构中，从外部端子P3向外部输出包含放电持续期间信息DPT和连接状态信息ER的测试结果信号TRD，但是，也可以外部输出仅包含连接状态信息ER的测试结果信号TRD。
此外，在图2和图5所示的实施例中，作为根据测试开始信号TST而使在电容器Cs中蓄积的电荷放电的测试放电执行部，采用了测试控制部210和晶体管211，但是，并不限定于这样的结构。
此外，在图2和图5所示的实施例中，作为对使蓄积于电容器Cs中的电荷放电时所花费的放电持续期间进行测量的放电持续期间测量部，采用了参照电压生成电路212、比较电路213和计数器214，但是，并不限定于这样的结构。
总之，作为作为半导体装置的存储器控制芯片MC，只要包含：生成规定的第一电压（VDL）并将其向第一线（Lg）施加的调节器（21）、连接于第一线并且用于外接部件（Cs）的外部端子（P4）、以及具有以下的结构的测试电路（22）即可。
测试电路（22）包含测试放电执行部和放电持续期间测量部。
测试放电执行部（210、211）在接收到测试开始信号（TST）的情况下使调节器（21）的工作停止并且将第一线（Lg）连接于规定电位（例如接地电位），由此，使连接于外部端子的部件（Cs）放电。放电持续期间测量部（212、213、214）将从接收测试开始信号（TST）起到第一线（Lg）的电压比规定的第二电压（Vrf）低为止所花费的时间测量为部件（Cs）的放电持续期间，输出测试结果信号（TRD），所述规定的第二电压（Vrf）比第一电压（VDL）低，所述测试结果信号（TRD）包含表示该放电持续期间的信息（DPT）。
附图标记的说明
10 基板
20 存储器控制器
21 调节器
22 测试电路
210 测试控制部
211 晶体管
212 参照电压生成电路
213、215 比较电路
214 计数器
216 寄存器
Cs 电容器
Mc 存储器控制芯片。

Claims (4)

1.一种半导体装置，其特征在于，包含：
调节器，生成规定的第一电压并将其向第一线施加；
外部端子，连接于所述第一线，用于外接部件；以及
测试电路，对所述部件的在所述外部端子处的连接状态进行测试，
所述测试电路具有：
测试放电执行部，构成为在接收到测试开始信号的情况下使所述调节器的工作停止并且将所述第一线连接于规定电位，由此，能够使所述部件放电；以及
放电持续期间测量部，测量从接收所述测试开始信号起到所述第一线的电压比规定的第二电压低为止所花费的时间来作为所述部件的放电持续期间，输出测试结果信号，所述规定的第二电压比所述第一电压低，所述测试结果信号包含表示所述放电持续期间的信息。
2.根据权利要求1所述的半导体装置，其特征在于，
所述测试放电执行部具有：
测试控制部，根据所述测试开始信号生成具有第一电平的测试执行信号，在接收到测试结束信号时使所述测试执行信号从所述第一电平的状态转变为第二电平的状态；以及
开关元件，在所述测试执行信号处于所述第二电平的状态的期间为关断状态，在所述测试执行信号处于所述第一电平的状态的期间为接通状态，将接地电位作为所述规定电位向所述第一线施加，
所述放电持续期间测量部具有：
第一比较电路，将所述第一线的电压与所述第二电压比较，在所述第一线的电压比所述第二电压低的情况下生成促使测试结束的信号来作为所述测试结束信号；以及
计数器，接收时钟信号，在所述测试执行信号为逻辑电平1的期间对所述时钟信号的脉冲数量进行计数而得到计数值，根据所述测试结束信号停止计数工作，并且，输出所述计数值来作为表示所述放电持续期间的信息。
3.根据权利要求1或2所述的半导体装置，其特征在于，包含：
寄存器，对表示规定的基准放电持续期间的信息进行存储；以及
第二比较电路，将在所述寄存器中存储的所述基准放电持续期间与所述放电持续期间比较，生成连接状态信息，所述连接状态信息是在所述放电持续期间为所述基准放电持续期间以上的情况下表示所述部件被正确地连接于所述外部端子、在所述放电持续期间为不足所述基准放电持续期间的情况下表示所述部件未被正确地连接于所述外部端子的、信息，
所述第二比较电路使生成的所述连接状态信息包含在所述测试结果信号中。
4.一种电子设备，其特征在于，具有基板，所述基板配置有：
存储器控制芯片；
与所述存储器控制芯片的外部端子外接的部件；以及
存储器单元阵列部，利用存储器控制器来控制数据的写入和读出，
所述存储器控制芯片具有：
所述存储器控制器；
调节器，生成规定的第一电压，将所述第一电压经由第一线向所述存储器控制器供给；
所述外部端子，连接于所述第一线，用于外接所述部件；
测试放电执行部，构成为在接收到测试开始信号的情况下使所述调节器的工作停止并且向所述第一线施加规定电位，由此，能够使所述部件放电；
放电持续期间测量部，测量从接收所述测试开始信号起到所述第一线的电压比规定的第二电压低为止所花费的时间来作为放电持续期间，所述规定的第二电压比所述第一电压低；
第二外部端子，将测试结果信号向外部输出，所述测试结果信号包含示出由所述放电持续期间测量部测量出的所述放电持续期间的信息。
CN201910212077.8A 2018-03-26 2019-03-20 半导体装置和电子设备 Active CN110364219B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-057799 2018-03-26
JP2018057799A JP7153458B2 (ja) 2018-03-26 2018-03-26 半導体装置及び電子機器

Publications (2)

Publication Number Publication Date
CN110364219A true CN110364219A (zh) 2019-10-22
CN110364219B CN110364219B (zh) 2023-10-27

Family

ID=67985417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910212077.8A Active CN110364219B (zh) 2018-03-26 2019-03-20 半导体装置和电子设备

Country Status (3)

Country Link
US (1) US10755796B2 (zh)
JP (1) JP7153458B2 (zh)
CN (1) CN110364219B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7191796B2 (ja) 2019-09-17 2022-12-19 株式会社神戸製鋼所 高強度鋼板およびその製造方法
CN115708156A (zh) * 2021-08-20 2023-02-21 长鑫存储技术有限公司 数据传输电路及存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994950A (en) * 1996-11-19 1999-11-30 Nec Corporation Regulator built-in semiconductor integrated circuit
CN101048719A (zh) * 2004-11-04 2007-10-03 罗姆股份有限公司 电源装置以及便携设备
CN106574569A (zh) * 2014-08-25 2017-04-19 日立汽车系统株式会社 使用放电电路的升压电容器的诊断

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0240875B1 (de) * 1986-04-07 1991-02-20 Siemens Aktiengesellschaft Prüfeinrichtung für den Übergangswiderstand von Anschlussklemmen über die ein Energiespeicher mit einem elektrischen Gerät verbunden ist
JPH0377073A (ja) * 1989-08-18 1991-04-02 Matsushita Electric Ind Co Ltd 絶縁抵抗測定装置
KR940008286B1 (ko) * 1991-08-19 1994-09-09 삼성전자 주식회사 내부전원발생회로
JPH05215800A (ja) * 1992-02-04 1993-08-24 Toyota Autom Loom Works Ltd コンデンサの劣化診断方法
JP2806744B2 (ja) * 1993-06-30 1998-09-30 日本電気株式会社 半導体集積回路
US5831918A (en) * 1994-02-14 1998-11-03 Micron Technology, Inc. Circuit and method for varying a period of an internal control signal during a test mode
JPH098632A (ja) * 1995-06-23 1997-01-10 Nec Corp 半導体集積回路
US5877993A (en) * 1997-05-13 1999-03-02 Micron Technology, Inc. Memory circuit voltage regulator
US7501832B2 (en) * 2005-02-28 2009-03-10 Ridgetop Group, Inc. Method and circuit for the detection of solder-joint failures in a digital electronic package
JP2009140957A (ja) * 2007-12-03 2009-06-25 Oki Semiconductor Co Ltd レギュレータ回路、集積回路、及び集積回路のテスト方法
US20100070212A1 (en) * 2008-09-15 2010-03-18 Caterpillar Inc. Method and apparatus for determining state of inverter capacitor in an electric drive
US8362784B2 (en) * 2009-06-22 2013-01-29 Mitsubishi Electric Corporation Capacitor capacitance diagnosis device and electric power apparatus equipped with capacitor capacitance diagnosis device
JP6344956B2 (ja) * 2013-04-19 2018-06-20 ローム株式会社 電源回路
JP6232232B2 (ja) * 2013-09-03 2017-11-15 ラピスセミコンダクタ株式会社 半導体装置及び電流量制御方法
JP6788962B2 (ja) * 2015-11-19 2020-11-25 セイコーエプソン株式会社 診断回路、電子回路、電子機器および移動体
JP6662033B2 (ja) * 2015-12-25 2020-03-11 日本ケミコン株式会社 蓄電素子の抵抗の測定方法および測定装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994950A (en) * 1996-11-19 1999-11-30 Nec Corporation Regulator built-in semiconductor integrated circuit
CN101048719A (zh) * 2004-11-04 2007-10-03 罗姆股份有限公司 电源装置以及便携设备
CN106574569A (zh) * 2014-08-25 2017-04-19 日立汽车系统株式会社 使用放电电路的升压电容器的诊断

Also Published As

Publication number Publication date
JP7153458B2 (ja) 2022-10-14
US10755796B2 (en) 2020-08-25
CN110364219B (zh) 2023-10-27
JP2019168392A (ja) 2019-10-03
US20190295682A1 (en) 2019-09-26

Similar Documents

Publication Publication Date Title
US7005879B1 (en) Device for probe card power bus noise reduction
TW200529337A (en) Fabrication method of semiconductor device
US6954079B2 (en) Interface circuit coupling semiconductor test apparatus with tested semiconductor device
CN110364219A (zh) 半导体装置和电子设备
CN101932943B (zh) 半导体器件测试系统
US7099808B2 (en) Capacitance and transmission line measurements for an integrated circuit
CN1516200A (zh) 具有测试装置的存储模块
US7336088B2 (en) Method and apparatus for determining IDDQ
CN208399596U (zh) 一种基于电荷的电容测量装置
US20080084772A1 (en) Semiconductor device
US20060028225A1 (en) Process and a device for the calibration of a semiconductor component test system
KR100851550B1 (ko) 테스트 시스템 및 그것의 고전압 측정 방법
JP2000111600A (ja) チャージモードのオープン又はショートテスト回路
TW432574B (en) Wafer level burn in device and method
Righter et al. CDM ESD current characterization—Package variability effects and comparison to die-level CDM
KR100364032B1 (ko) 반도체 장치, 그의 테스트 장치 및 방법
US6968485B2 (en) Signal measurement apparatus and method
US11243244B2 (en) Switched bypass capacitor for component characterization
CN209327519U (zh) 一种测试芯片及系统
CN114720831A (zh) 热载流子效应退化性能的评估方法
CN107272862A (zh) 确定终端处理器电压的方法和终端
US8587288B2 (en) Digital interface for fast, inline, statistical characterization of process, MOS device and circuit variations
Zimouche et al. A bist method for tsvs pre-bond test
US20230079961A1 (en) Design-for-test circuit for evaluating bias temperature instability effect
US20110018550A1 (en) Integrated circuit with test arrangement, integrated circuit arrangement and text method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant