CN110352596A - 半导体装置、显示系统及电子设备 - Google Patents

半导体装置、显示系统及电子设备 Download PDF

Info

Publication number
CN110352596A
CN110352596A CN201880015034.4A CN201880015034A CN110352596A CN 110352596 A CN110352596 A CN 110352596A CN 201880015034 A CN201880015034 A CN 201880015034A CN 110352596 A CN110352596 A CN 110352596A
Authority
CN
China
Prior art keywords
transistor
display
function
image
current potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880015034.4A
Other languages
English (en)
Other versions
CN110352596B (zh
Inventor
岩城裕司
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute Of Semi Bioenergy
Original Assignee
Institute Of Semi Bioenergy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute Of Semi Bioenergy filed Critical Institute Of Semi Bioenergy
Publication of CN110352596A publication Critical patent/CN110352596A/zh
Application granted granted Critical
Publication of CN110352596B publication Critical patent/CN110352596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106—Processing image signals
    • H04N13/122—Improving the 3D impression of stereoscopic images by modifying image signal contents, e.g. by filtering or adding monoscopic depth cues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106—Processing image signals
    • H04N13/128—Adjusting depth or disparity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/20—Image signal generators
    • H04N13/261—Image signal generators with monoscopic-to-stereoscopic image conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/20—Image signal generators
    • H04N13/271—Image signal generators wherein the generated image signals comprise depth maps or disparity maps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G06N20/10—Machine learning using kernel methods, e.g. support vector machines [SVM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/047—Probabilistic or stochastic networks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Image Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Led Devices (AREA)
  • Image Analysis (AREA)

Abstract

提供一种新颖的半导体装置或显示系统。提供一种能够显示具有立体感的图像的半导体装置或显示系统。信号生成部利用人工知能取得关于图像场景的信息及关于图像深度的信息并能够根据这些信息以强调立体感的方式对图像数据进行校正。并且，通过将经图像数据的校正得到的图像信号提供给显示部可以在显示区域显示具有立体感的图像。

Description

半导体装置、显示系统及电子设备
技术领域
本发明的一个方式涉及一种半导体装置、显示系统及电子设备。
本发明的一个方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、显示系统、电子设备、照明装置、输入装置、输入输出装置、其驱动方法或者其制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。晶体管、半导体电路、运算装置及存储装置等都是半导体装置的一个方式。另外，显示装置、摄像装置、电光装置、发电装置(包括薄膜太阳能电池、有机薄膜太阳能电池等)以及电子设备有时包括半导体装置。
背景技术
近年来，显示装置的用途不断多样化，例如，便携式信息终端、家用电视装置(也称为电视或电视接收器)、数字标牌(Digital Signage：电子看板)、PID(Public InformationDisplay：公共信息显示器)等中都使用有显示装置。
作为显示装置，典型地可以举出具备有机EL(Electro Luminescence：电致发光)元件或发光二极管(LED：Light Emitting Diode)等发光元件的发光装置、液晶显示装置、以电泳方式等进行显示的电子纸等。专利文献1公开了一种通过采用具有曲面的显示部能够得到立体感或深度感的显示装置。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2016-110117号公报
发明内容
发明所要解决的技术问题
本发明的一个方式的目的是提供一种新颖的半导体装置或显示系统。另外，本发明的一个方式的目的是提供一种能够显示具有立体感的图像的半导体装置或显示系统。另外，本发明的一个方式的目的是提供一种通用性高的半导体装置或显示系统。另外，本发明的一个方式的目的是提供一种结构被简化的半导体装置或显示系统。另外，本发明的一个方式的目的是提供一种功耗低的半导体装置或显示系统。
注意，本发明的一个方式并不需要实现所有上述目的，只要可以实现至少一个目的即可。另外，上述目的的记载不妨碍其他目的的存在。可以从说明书、权利要求书、附图等的记载显而易见地看出并抽出上述以外的目的。
解决技术问题的手段
根据本发明的一个方式的半导体装置包括第一取得部、第二取得部、选择部以及校正部。第一取得部具有取得关于图像场景的第一信息的功能。第二取得部具有取得关于图像深度的第二信息的功能。选择部具有根据第一信息及第二信息选择适合强调图像的立体感的深度图的功能。校正部具有根据深度图校正图像数据的功能。选择部包括神经网络。神经网络的输入层被输入第二信息，神经网络的输出层输出深度图的选择结果。
另外，在根据本发明的一个方式的半导体装置中，第一取得部可以具有利用机器学习取得第一信息的功能，第二取得部可以具有利用机器学习取得第二信息的功能。
另外，在根据本发明的一个方式的半导体装置中，校正部包括转换部和强调部。校正部具有进行图像数据校正的功能。强调部具有对经校正部校正的图像数据进行强调立体感处理的功能。
在本发明的一个方式的半导体装置中，神经网络也可以包括积和运算元件，积和运算元件也可以包括具有第一晶体管、第二晶体管、电容器的存储电路，第一晶体管的源极和漏极中的一个也可以与第二晶体管的栅极及电容器电连接，并且第一晶体管也可以在沟道形成区域中包含金属氧化物。
另外，根据本发明的一个方式的显示系统包括由上述半导体装置构成的信号生成部和显示部。信号生成部具有利用校正后的图像数据生成图像信号的功能。显示部具有根据图像信号显示图像的功能。
另外，在根据本发明的一个方式的显示系统中，显示部可以包括显示面板，显示面板可以具有柔性。
另外，根据本发明的一个方式的显示系统包括显示部和信号生成部。显示部包括显示面板。显示面板包括显示元件和第一晶体管。显示元件与第一晶体管电连接。显示元件包括微发光二极管(以下也记作Micro LED)。第一晶体管的沟道形成区包括金属氧化物。信号生成部具有校正图像数据的功能及利用校正后的图像数据生成图像信号的功能。显示部具有根据图像信号显示图像的功能。
另外，根据本发明的一个方式的显示系统包括显示部和信号生成部。显示部包括显示面板。显示面板包括显示元件。显示元件包括微发光二极管。信号生成部包括第一晶体管。第一晶体管的沟道形成区包括金属氧化物。信号生成部具有校正图像数据的功能及利用校正后的图像数据生成图像信号的功能。显示部具有根据图像信号显示图像的功能。
另外，根据本发明的一个方式的显示系统包括显示部和信号生成部。显示部包括显示面板。显示面板包括显示元件和第一晶体管。显示元件与第一晶体管电连接。显示元件包括微发光二极管。第一晶体管的沟道形成区包括金属氧化物。信号生成部包括第二晶体管。第二晶体管的沟道形成区包括金属氧化物。信号生成部具有校正图像数据的功能及利用校正后的图像数据生成图像信号的功能。显示部具有根据图像信号显示图像的功能。
另外，在根据本发明的一个方式的显示系统中，信号生成部包括第一取得部、第二取得部、选择部以及校正部。第一取得部具有取得关于图像场景的第一信息的功能。第二取得部具有取得关于图像深度的第二信息的功能，选择部具有根据第一信息及第二信息选择适合强调图像的立体感的深度图的功能。校正部具有根据深度图校正图像数据的功能。选择部包括神经网络。神经网络的输入层被输入第二信息，神经网络的输出层输出深度图的选择结果。
另外，在根据本发明的一个方式的显示系统中，第一取得部可以具有利用机器学习取得第一信息的功能，第二取得部可以具有利用机器学习取得第二信息的功能。
另外，在根据本发明的一个方式的显示系统中，校正部包括转换部和强调部。强调部具有对经校正部校正的图像数据进行强调立体感处理的功能。
在本发明的一个方式的显示系统中，神经网络也可以包括积和运算元件，积和运算元件也可以包括具有第三晶体管、第四晶体管、电容器的存储电路，第三晶体管的源极和漏极中的一个也可以与第四晶体管的栅极及电容器电连接，并且第三晶体管也可以在沟道形成区域中包含金属氧化物。
另外，根据本发明的一个方式的电子设备是搭载由上述任意显示系统的电子设备。
发明效果
通过本发明的一个方式可以提供一种新颖的半导体装置或显示系统。另外，通过本发明的一个方式可以提供一种能够显示具有立体感的图像的半导体装置或显示系统。另外，通过本发明的一个方式可以提供一种通用性高的半导体装置或显示系统。另外，通过本发明的一个方式可以提供一种结构被简化的半导体装置或显示系统。另外，通过本发明的一个方式可以提供一种功耗低的半导体装置或显示系统
注意，上述效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。可以从说明书、权利要求书、附图等的记载显而易见地看出并抽出上述以外的效果。
附图简要说明
[图1]示出显示系统的结构实例的图。
[图2]示出场景信息的例子的图。
[图3]示出深度信息的例子的图。
[图4]示出深度图的例子的图。
[图5]示出选择部的结构实例的图。
[图6]示出神经网络的结构实例的图。
[图7]示出生成部的结构实例及强调处理的例子的图。
[图8]示出学习部的结构实例的图。
[图9]示出神经网络的结构实例的图。
[图10]流程图。
[图11]示出运算装置的结构实例的图。
[图12]示出半导体装置的结构实例的图。
[图13]示出存储电路的结构实例的图。
[图14]示出存储单元的结构实例的图。
[图15]示出电路的结构实例的图。
[图16]时序图。
[图17]示出晶体管的结构实例的图。
[图18]示出能带结构的图。
[图19]示出半导体装置的结构实例的图。
[图20]示出显示装置的结构实例的图。
[图21]示出显示装置的结构实例的图。
[图22]示出显示面板的结构实例的图。
[图23]示出显示装置的结构实例的图。
[图24]示出显示装置的结构实例的图。
[图25]示出显示装置的结构实例的图。
[图26]示出显示装置的结构实例的图。
[图27]示出显示装置的结构实例的图。
[图28]示出电子设备的结构实例的图。
[图29]示出电子设备的结构实例的图。
[图30]示出车辆的结构实例的图。
实施发明的方式
下面，参照附图对本发明的实施方式进行详细说明。注意，本发明不局限于以下实施方式中的说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的沟道区域的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物具有放大作用、整流作用和开关作用中的至少一个的情况下，可以将该金属氧化物称为金属氧化物半导体(metal oxide semiconductor)，或者可以将其缩称为OS。下面，将在沟道区域中包含金属氧化物的晶体管也称为OS晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。将在后面说明金属氧化物的详细内容。
在本说明书等中，当明确地记载为“X与Y连接”时，表示在本说明书等中公开了如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于附图或文中所示的连接关系，例如其他的连接关系也包括在附图或文中所记载的范围内。在此，X和Y都是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。
作为X与Y直接连接的情况的一个例子，可以举出在X与Y之间没有连接能够电连接X与Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件和负载等)，并且X与Y没有通过能够电连接X与Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件和负载等)连接的情况。
作为X和Y电连接的情况的一个例子，可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件、负载等)。另外，开关具有控制开启和关闭的功能。换言之，开关具有其成为开启状态或关闭状态而控制是否使电流流过的功能。或者，开关具有选择并切换电流路径的功能。另外，X和Y电连接的情况包括X与Y直接连接的情况。
作为X和Y在功能上连接的情况的一个例子，可以在X和Y之间连接一个以上的能够在功能上连接X和Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、γ(伽马)校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转换器电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲器电路等)、信号产生电路、存储电路、控制电路等)。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，就可以说X与Y在功能上是连接着的。另外，X与Y在功能上连接的情况包括X与Y直接连接的情况及X与Y电连接的情况。
此外，当明确地记载为“X与Y电连接”时，在本说明书等中公开了如下情况：X与Y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；X与Y在功能上连接的情况(换言之，以中间夹有其他电路的方式在功能上连接X与Y的情况)；以及X与Y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。换言之，当明确记载为“电连接”时，在本说明书等中公开了与只明确记载为“连接”的情况相同的内容。
另外，即使示出在附图上独立的构成要素相互电连接，也有一个构成要素兼有多个构成要素的功能的情况。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
(实施方式1)
在本实施方式中，对根据本发明的一个方式的半导体装置及显示系统进行说明。
<显示系统的结构实例>
图1示出显示系统10的结构实例。显示系统10具有根据从外部接收的数据生成用来显示图像的信号，并利用该信号显示图像的功能。显示系统10包括显示部20、信号生成部30及运算部40。
显示部20、信号生成部30及运算部40都可以由半导体装置构成。另外，显示部20可以由显示装置构成，运算部40可以由运算装置构成。另外，可以将信号生成部30包括的电路集成到一个集成电路中。因此，也可以将显示部20称为半导体装置或显示装置。另外，也可以将信号生成部30称为半导体装置或集成电路。另外，也可以将运算部40称为半导体装置或运算装置。
[显示部]
显示部20具有显示区域DSP。显示区域DSP具有根据从信号生成部30输入的用于显示指定图像的信号(以下也称为图像信号)显示图像的功能。显示区域DSP由多个像素pix构成。在此，对显示区域DSP由n行m列(n、m为自然数)的像素pix构成的情况进行说明。
像素pix都具有显示元件并具有显示指定灰度的功能。并且，通过控制像素pix的灰度使显示区域DSP显示指定的图像。
作为设置在像素pix中的显示元件的例子，可以举出液晶元件、发光元件等。作为液晶元件，可以采用透射型液晶元件、反射型液晶元件、半透射型液晶元件等。此外，作为显示元件，也可以使用快门方式的MEMS(Micro Electro Mechanical System：微电子机械系统)元件、光干涉方式的MEMS元件、应用微囊方式、电泳方式、电润湿方式、电子粉流体(日本的注册商标)方式等的显示元件等。另外，作为发光元件，例如可以举出OLED(OrganicLight Emitting Diode：有机发光二极管)、LED(Light Emitting Diode：发光二极管)、QLED(Quantum-dot Light Emitting Diode：量子点发光二极管)、半导体激光等自发光性发光元件。
可以自由地设定设置在显示区域DSP中的像素pix的个数。例如，当在显示区域DSP上显示4K2K的图像时，优选设置3840×2160个以上或4096×2160个以上的像素。另外，在显示区域DSP显示8K4K的图像时，优选设置7680×4320个以上的像素。另外，也可以在显示区域DSP上设置更多的像素pix。
另外，显示区域DSP可以具有曲面。由此，可以在各种场所显示图像。例如，可以沿着建筑物的内壁或外壁、车辆的内部装饰或外部装饰等的曲面设置显示区域DSP。
利用显示部20显示的图像内可能包括三维物体或风景等。但是，实际上显示区域DSP所显示的图像是根据n×m的二维排列的图像数据而表现的，所以显示为二维图像。因此，为了在显示区域DSP显示有立体感的三维图像，优选进行强调立体感的图像处理。例如，可以通过控制图像的亮度、图像内的物体的大小、空气远近感(背景的蓝色、轮廓的虚化等)、阴影或对比度等来强调二维图像的立体感。
在此，在本发明的一个方式中，强调图像立体感的图像信号利用人工知能(AI：Artificial Intelligence)生成。具体而言，信号生成部30利用人工知能取得关于图像场景的信息(以下也称为场景信息)及关于图像深度的信息(以下也称为深度信息)并能够根据这些信息以强调立体感的方式对图像数据进行校正。并且，通过将经图像数据的校正得到的图像信号提供给显示部20可以在显示区域DSP上显示具有立体感的图像。
另外，人工知能是指模拟人的智能的计算机的总称。在本说明书等中，人工知能包括利用机器学习进行运算的计算机。作为机器学习的例子，可以举出支持向量机(SVM)、Boosting等。另外，在本说明书等中，人工知能包括人工神经网络(ANN：Artificial NeuralNetwork)。人工神经网络是以由神经元和突触构成的神经网络为模型的电路。本说明书等中记载为“神经网络”的情况下，尤其是指人工神经网络。下面对具有人工知能的信号生成部30进行说明。
[信号生成部的结构实例]
信号生成部30具有根据从外部输入的数据D生成图像信号的功能。信号生成部30包括接收部RCV、取得部SA、取得部DA、选择部SP、校正部CP、图像处理部IP及输出部OP。这些都可以由电路构成。
接收部RCV具有接收从外部输入的数据D并进行适当的信号处理的功能。例如，接收部RCV具有进行数据D的解调、模拟-数字转换、译码等功能。接收部RCV被输入通过指定方式被调制被编码的放送信号等。注意，数据D的接收既可以采用无线也可以采用有线。
利用接收部RCV的信号处理生成对应于显示部20显示的图像的图像数据(数据ID)并将其输出至取得部SA及取得部DA。
取得部SA具有取得对应于数据ID的图像的场景信息的功能。作为场景信息的例子，包括关于图像整体构成的信息、关于图像中的物体的信息、关于图像情况(地点、时间等)的信息等。作为图像情况的具体例子，可以举出是室内图像还是室外图像的信息、是黎明时分的图像、白天的图像、傍晚的图像还是夜间的图像的信息等。
图2示出通过取得部SA获取的场景信息的例子。图2(A)是利用数据ID表现的图像IMG的例子。当取得部SA被输入数据ID时，取得部SA进行图像IMG中包括的物体的识别。图2(B)示出利用取得部SA的物体识别获得了图像IMG内有建筑物(building)、树(tree)以及人(human)的信息的情况。
另外，可以利用取得部SA获得关于图像IMG的情况的信息。图2(B)示出利用取得部SA获取图像IMG为白天室外图像的信息(outdoor daytime)的情况。
上述场景信息通过取得部SA获取并作为数据Ds输出至选择部SP。
取得部DA具有获得对应于数据ID的图像的深度信息的功能。作为深度信息的例子，可以举出图像内的物体的大小、图像内的物体间的距离、空气远近感、阴影、因大气散射导致的对比度下降等。空气远近感是由于光散射产生的远近感，越是远景，物体越模糊，轮廓虚化，形成带点蓝色的图像。根据这些信息可以推定图像的深度。
图3示出通过取得部DA获取的深度信息的例子。通过由数据ID表现的图像IMG可以获取如下深度信息，物体(建筑物、树、人)的高度Hb、Ht、Hh、物体间的距离d、人的阴影(shading)、由于人造成的树被隐蔽的部分(hiding)、后方带点蓝色的区域(bluish)、建筑物的轮廓的虚化(blurring)及前面的景色与后面的景色的对比度的差(contrast)等。通过上述深度信息可以识别出树位于人的后方、建筑物位于树的后方等。
上述深度信息通过取得部DA获取并作为数据Dd输出至选择部SP。
场景信息及深度信息都可以通过进行机器学习获取。在这种情况下，可以自由选择特征值及机器学习的种类。例如，根据亮度信息抽出图像特征时，作为特征值可以使用Joint Haar-like特征值、稀疏特征值等。另外，根据边缘信息抽出图像特征时，作为特征值可以使用Shapelet特征值、Joint HOG特征值等。另外，机器学习可以使用支持向量机(SVM)、Boosting、神经网络等。另外，特征值的抽出也可以利用神经网络进行。
选择部SP具有选择适合强调图像立体感的深度图的功能。具体而言，选择部SP具有根据场景信息及深度信息选择图像的深度图(以下也称为图像深度图)或图像中的物体的深度图(以下也称为物体深度图)的功能。预先准备多个图像深度图或物体深度图，对应场景信息及深度信息选择适合强调立体感的深度图。
选择部SP选择的深度图用于图像数据的校正。可以通过依据根据场景信息及深度信息选择的深度图转换图像或图像中的物体的坐标来强调图像的立体感。
图4(A)示出图像深度图的例子。图像深度图IDM是示出图像整体的深度的图。选择部SP具有根据数据Ds及数据Dd从多个深度图IDM中选出一个适合于强调立体感的深度图IDM的功能。
另外，图4(B)示出物体深度图的例子。物体深度图ODM是示出图像中的箱型物体的深度的图。选择部SP具有根据数据Ds及数据Dd从多个深度图ODM选出一个适合于强调立体感的深度图ODM的功能。另外，可以对图像中的各物体分别进行物体深度图的选择。
为了有效地强调立体感，需要根据图像的内容适当地选择上述深度图。在此，选择部SP具有利用神经网络NN1(Inference)选择深度图的功能。所以，可以根据各种各样的场景信息及深度信息选择合适的深度图。图5示出具有神经网络NN1的选择部SP的结构实例。
图5(A)所示的选择部SP具有利用多个神经网络NN1选择深度图的功能。选择部SP包括分配电路DC、N个(N为2以上的整数)神经网络NN1。
分配电路DC具有分配数据Dd和选择提供数据Dd的神经网络NN1的功能。提供数据Dd的神经网络NN1根据数据Ds选择。
多个神经网络NN1具有使用数据Dd作为输入数据进行推论来选择图像或图像中的物体的深度图的功能。神经网络NN1[1]至[N]都进行了学习以能够从预先准备的多个深度图中选择适合于强调立体感的深度图。并且，神经网络NN1[1]至[N]的输出层分别输出对应于选择结果的数据Ddm[1]至[N]。
作为一个例子，考虑选择用于强调包括建筑物、树、人的图像的立体感的深度图时的情况。此时，例如神经网络NN1[1]至[4]分别用作选择图像整体、建筑物、树、人的深度图的神经网络。当数据Dd被输入选择电路CP时，分配电路DC根据该数据Dd是图像整体、建筑物、树、人中的哪种深度信息，也就是说对应深度信息的对象将数据Dd分配至特定的神经网络NN1。另外，深度信息的对象可以根据数据Ds判别。
具体而言，当数据Dd是关于图像整体的深度信息时，数据Dd被输入神经网络NN1[1]。另外，当数据Dd是关于建筑物、树、人的深度信息时，数据Dd被输入神经网络NN1[2]、[3]、[4]。并且，使用神经网络NN1[1]至[4]选择适合于强调立体感的深度图并将其作为数据Ddm[1]至[4]输出。
图6示出神经网络NN1的具体结构实例。神经网络NN1包括输入层IL、输出层OL及隐藏层(中间层)HL。输入层IL被输入对应于数据Dd中的深度信息的数据d1至di(i为自然数)。
神经网络NN1也可以为包括多个隐藏层HL的网络(DNN：深度神经网络)。有时将深度神经网络的学习称为深度学习。输出层OL、输入层IL、隐藏层HL都包括多个单元(神经元电路)，各单元的输出乘以权重(连接强度)被供应给不同层中的单元。
另外，神经网络NN1的权系数可以从信号生成部30的外部输入。具体而言，经运算部40算出的权系数W被供给至选择部SP，神经网络NN1具有存储该权系数W的功能。
神经网络NN1通过学习被附加根据深度信息(数据d1至di)选择适合于强调立体化的深度图的功能。当神经网络NN1的输入层被输入数据d1至di时，各层中进行运算处理。各层的运算处理例如通过进行从前一层的单元输出的数据与权系数的积和运算而进行。注意，层间键合既可以是所有单元彼此键合的全键合，又可以是一部分的单元彼此键合的部分键合。并且，深度图的选择结果作为数据dm1至数据dmj(j为自然数)从输出层OL输出。
数据dm1至数据dmj分别对应特定的深度图。并且，数据dm的值可以对应于对应的深度图适合于强调立体化的深度图的概率。该结构可以通过将输出层OL的单元数设定为j并作为输出层OL的激活函数使用softmax函数等而实现。并且，数据dm1至数据dmj中最大值的数据dm对应深度图的选择结果，被选择的深度图作为数据Ddm被输出到校正部CP。通过该方法，从j个深度图中选出适合于强调立体感的特定的深度图。
通过在选择部SP中使用神经网络，可以根据未知的深度信息的组合来选择合适的深度图。因此，可以提高选择部SP的通用性。
另外，也可以利用一个神经网络NN1进行多个深度图的选择。图5(B)示出数据Dd依次输入一个神经网络NN1的结构实例。另外，图5(B)所示的神经网络NN1与存储电路MCW连接。
当神经网络NN1被输入数据Dd时，存储电路MCW根据数据Ds将适合于该数据Dd的权系数W提供给神经网络NN1。也就是说，每当被输入数据Dd时，神经网络NN1中存储的权系数W都会对应数据Ds进行切换。例如，存储电路MCW中存储由N组的权系数W，通过对应数据Ds将一个权系数W提供给神经网络NN1，可以与图5(A)同样地进行N种深度图的选择。由此，可以削减神经网络NN1的数量，从而可以简化信号生成部30的结构。
如上所述，选择部SP可以利用神经网络NN1进行深度图的选择。并且，深度图的选择结果作为数据Ddm输出至图1所示的校正部CP。
校正部CP具有根据数据Ddm校正数据ID的功能。具体而言，校正部CP具有利用选择部SP选择的深度图以强调立体感的方式将数据ID校正为数据ID′的功能。另外，校正部CP也可以具有对数据ID′进行强调立体感的处理(以下也称为强调处理)的功能。
图7(A)示出校正部CP的结构实例。校正部CP包括转换部TP及强调部EP。转换部TP被供给数据ID及数据Ddm。
转换部TP具有使用数据Ddm转换数据ID的功能。具体而言，具有将由数据ID表示的图像或该图像中的物体的深度图转换为选择部SP选择的深度图的功能。由此，数据ID被转换为强调了立体感的图像数据(数据ID′)并被输出至强调部EP。
强调部EP具有对数据ID′进行强调处理的功能。作为强调处理的例子，例如，可以举出图像的亮度、图像内的物体的大小、空气远近感、阴影或对比度的调整等。图7(B-1)至(B-4)示出强调处理的具体例子。
图7(B-1)是物体亮度调整的例子。通过使越靠近前面的区域的灰度越高可以强调物体的立体感。另外，图7(B-2)是物体的阴影调整的例子。通过控制阴影的有无或强弱可以强调物体的立体感。
图7(B-3)是空气远近感的调整的例子。将背景设定为带点蓝色并虚化将位于远处的物体的轮廓，由此可以强调图像整体的远近感。另外，图7(B-4)是对比度的调整的例子。提高位于前方的物体的对比度并降低位于远处的物体的对比度，由此可以强调图像整体的远近感。
经强调部EP强调了立体感的数据ID′被输出至图像处理部IP。另外，当仅通过使用转换部TP转换深度图来强调立体感时，也可以省略强调部EP。
图像处理部IP具有对数据ID′进行各种图像处理来生成图像信号的功能。作为图像处理的例子，可以举出噪声去除处理、灰度转换处理、色调校正处理、亮度校正处理等。色调校正处理或亮度校正处理可以使用伽马校正等进行。此外，图像处理部IP也可以具有执行如下处理的功能：伴随分辨率的上变频(up-conversion)的像素间补充处理；以及伴随帧频率的上变频的帧间补充处理等。另外，图像处理部IP也可以具有进行强调图像轮廓或远近感的处理的功能。
作为噪声去除处理，可以举出如下处理：去除各种噪声诸如产生在文字等的轮廓附近的蚊状噪声、产生在高速的动态图像中的块状噪声、产生闪烁的随机噪声、分辨率的上变频所引起的点状噪声等。
灰度转换处理是指将信号SD所示的灰度转换为对应于显示部20的输出特性的灰度的处理。例如，在使灰度数增大时，通过对以较小的灰度数输入的图像补充且分配对应于各像素的灰度值，可以进行使直方图平滑化的处理。此外，扩大动态范围的高动态范围(HDR)处理也包括在灰度变化处理中。
色调校正处理是指校正图像的色调的处理。此外，亮度校正处理是指校正图像的亮度(亮度对比)的处理。例如，根据设置有显示部20的空间的照明的种类、亮度或色纯度将显示在显示部20上的图像的亮度或色调校正为最适合的亮度或色调。
像素间补充处理是在使分辨率上变频时补充本来不存在的数据的处理。例如，参照目标像素附近的像素通过补充数据以显示该像素的中间颜色。
在帧间补充中，当增大显示的图像的帧频率时，生成本来不存在的帧(补充帧)的图像。例如，利用某两个图像的差异生成插入在两个图像之间的补充帧的图像。或者，也可以在两个图像之间生成多个补充帧的图像。例如，当图像数据的帧频率为60Hz时，通过生成多个补充帧，可以将输出到显示部20的图像信号的帧频率增大为两倍的120Hz、四倍的240Hz或八倍的480Hz等。
通过利用图像处理部IP进行图像处理生成图像信号并将其作为信号SD输出到输出部OP。另外，也可以对输入校正部CP之前的数据ID进行图像处理。另外，图像处理可以利用人工知能。
输出部OP具有暂时存储由图像处理部IP供给的信号SD并在指定时序将其输出至显示部20的功能。并且，显示部20根据信号SD进行图像显示。
如上所述，信号生成部30可以通过利用人工知能进行图像数据的转换来强调显示部20所显示的图像的立体感。
[运算部]
神经网络NN1的学习可以利用设置在信号生成部30的外部的运算部40进行。图1示出包括学习部LP及存储装置MEM的运算部40。
神经网络NN1的学习可以通过如下方法进行：将深度信息用作学习数据并将强调立体感的深度图用作教师数据对权系数进行更新来进行。在此，学习部LP包括具有与神经网络NN1相同结构的神经网络NN2(Learning)。神经网络NN2具有使用一组学习数据X(深度信息)和教师数据T(合适的深度图)作为学习样本进行学习的功能。学习数据X及教师数据T预先存储在存储装置MEM中，并在学习时读出。
通过学习获得的神经网络NN2的权系数W被存储到设置在信号生成部30中的神经网络NN1。由此，可以将神经网络NN2的学习结果反映到神经网络NN1。如此，通过利用运算部40进行神经网络的学习，可以简化信号生成部30中设置的神经网络NN1的结构。
另外，为了使神经网络NN1与神经网络NN2的结构对应，例如，作为神经网络NN1及神经网络NN2可以使用分层神经网络，并使其具有相同层数及各层中的单元数相同。
运算部40可以使用专用服务器或云等运算处理能力强的计算机。另外，学习部LP可以包括软件。由此，可以利用具有高运算处理能力的计算机进行神经网络NN2的学习并将其学习结果反映给神经网络NN1。由此，可以高效地进行神经网络NN1的学习。
图8示出学习部LP的结构实例。学习部LP包括神经网络NN2。另外，神经网络NN2具有与神经网络NN1相同的结构。
存储装置MEM存储有学习数据X(深度信息)和教师数据T(合适的深度图)。并且，学习时从存储装置MEM读出学习数据X及教师数据T，学习数据X被提供至神经网络NN2的输入层IL，教师数据T被提供至神经网络NN2的输出层OL。
神经网络NN2具有以学习数据X及教师数据T为学习样本进行学习的功能。具体而言，神经网络NN2首先将学习数据X作为输入数据进行推论并且作为输出数据得到Y。注意，深度图的选择属于分类问题，输出数据Y对应于softmax函数等的输出值。
并且，以使输出数据Y与教师数据T的误差较小的方式更新神经网络NN2的权系数。权系数的更新可以利用将交叉熵用作误差函数的勾配降下法等。重复权重的更新直到输出数据Y与教师数据T间的误差变为一定以下。然后，使用其他的学习数据X和教师数据T进行同样的学习。并且，完成所有学习数据X和教师数据T的组合的权系数的更新，由此完成神经网络NN2的学习。
另外，可以自由地设定误差的允许范围。另外，神经网络NN2的权系数的初始值也可以根据随机数决定。由于权系数的初始值有时影响到学习速度(例如，权系数的收敛速度、神经网络的预测精度等)，所以在学习速度慢时，也可以改变权系数的初始值。另外，权系数的初始值也可以通过预先的学习决定。
作为上述学习的结果，得到学习后的神经网络NN2的权系数W。并且，权系数W被供应并存储至信号生成部30的神经网络NN1。由此，神经网络NN2的学习结果被反映到神经网络NN1。
另外，按深度图分别进行权系数W的获得。例如，当选择包括建筑物、树、人的图像的深度图时，分别通过学习获得用于选择图像整体的深度图的权系数以及用于选择建筑物、树、人的深度图的权系数。并且，得到的多个权系数W分别被供应到不同的神经网络NN1(参照图5(A))。
另外，神经网络NN2可以通过程序记述的软件实现。在这种情况下，可以通过执行程序进行神经网络NN2的学习。
如上所述，根据本发明的一个方式的显示系统10可以通过运算部40进行神经网络的学习。
<神经网络的结构实例>
接着，说明能够用于神经网络NN1及神经网络NN2的神经网络的结构实例。图9示出神经网络的结构实例。神经网络由神经元电路NC及设置在神经元电路间的突触电路SC构成。
图9(A)示出神经元电路NC及突触电路SC的结构实例。向突触电路SC输入输入数据x1至xL(L为自然数)。此外，突触电路SC具有储存权系数wk(k为1以上且L以下的整数)的功能。权系数wk对应于神经元电路NC间的键合强度。
当向突触电路SC输入输入数据x1至xL时，神经元电路NC被供应如下值：对输入到突触电路SC的输入数据xk与储存在突触电路SC中的权系数wk之积(xkwk)在k＝1至L的条件(x1w1+x2w2+…+xLwL)下进行加法而得到的值，即，通过使用xk和wk的积和运算得到的值。在该值超过神经元电路NC的阈值θ的情况下，神经元电路NC输出高电平信号y。将该现象称为神经元电路NC的发火。
图9(B)示出使用上述神经元电路NC及突触电路SC的分层感知器的神经网络的模型。神经网络包括输入层IL、隐藏层HL、输出层OL。输入IL包括输入神经元电路IN。隐藏层HL包括隐藏突触电路HS及隐藏神经元电路HN。输出层OL包括输出突触电路OS及输出神经元电路ON。另外，将输入神经元电路IN、隐藏神经元电路HN、输出神经元电路ON的阈值θ分别记载为θI、θH、θO。
输入层IL被供应对应于深度信息的数据d1至di，输入层IL的输出被供给至隐藏层HL。并且，向隐藏神经元电路HN供应通过使用输入层IL的输出数据及保持在隐藏突触电路HS中的权系数w的积和运算得到的值。并且，向输出神经元电路ON供应通过使用隐藏神经元电路HN的输出及保持在输出突触电路OS中的权系数w的积和运算得到的值。并且，从输出神经元电路ON输出与深度图的概率对应的数据dm1至dmj。注意，这里作为输出层OL的激活函数使用softmax函数。
如此，图9(B)所示的神经网络具有根据深度信息算出适合于强调立体感的深度图的概率的功能。另外，图9(B)所示的结构也可以用于神经网络NN1、NN2。
此外，可以将梯度下降法等用于神经网络的学习，可以将反向传播算法用于梯度的算出。图9(C)示出利用反向传播算法进行监督学习的神经网络的模型。
反向传播算法是以神经网络的输出数据与教师数据的误差变小的方式改变突触电路的权系数的方法之一。具体而言，根据基于输出数据(数据dm1至dmj)及教师数据(数据t1至tj)决定的误差δO改变隐藏突触电路HS的权系数w。此外，根据隐藏突触电路HS的权系数w的变化量改变上一级的突触电路SC的权系数w。如此，通过基于教师数据依次改变突触电路SC的权系数，可以进行神经网络NN的学习。该反向传播算法可以用于神经网络NN2的学习。
此外，图9(B)及图9(C)示出一层的隐藏层HL，但是隐藏层HL的层数也可以为2以上。由此，可以进行深度学习。
<显示系统的工作实例>
接着，对利用神经网络NN1生成图像信号时的显示系统10的工作实例进行说明。图10是示出显示系统10的工作实例的流程图。
另外，神经网络NN1通过学习预先设定有权系数W并具有根据深度信息选择适合于强调立体感的深度图的功能。神经网络NN1的学习可以参照图8等。
首先，通过接收部RCV接收数据D而生成数据ID(步骤S1)。并且，数据ID被输出到取得部SA、取得部DA及校正部CP。
当取得部SA被输入数据ID时，取得部SA获取场景信息(步骤S2)。并且，场景信息作为数据Ds被输出到选择部SP。另外，当取得部DA被输入数据ID时，取得部DA获取深度信息(步骤S3)。并且，深度信息作为数据Dd被输出到选择部SP。另外，场景信息及深度信息也可以通过之前所述的机器学习等获得。
并且，当选择部SP被输入数据Ds及数据Dd时(步骤S4)，与深度信息的对象对应的神经网络NN1进行推论(步骤S5)，选择最适合强调立体感的深度图(步骤S6)。选择部SP的深度图选择结果作为数据Ddm输出至校正部CP。并且，通过同样的工作反复地进行深度图的选择(步骤S7，NO)。
当所有的深度图都决定了(步骤S7，YES)时，校正部CP根据数据Ddm将数据ID转换为数据ID′(步骤S8)。具体而言，由数据ID表示的图像或该图像中的物体的深度图被转换为由选择部SP选择的深度图。由此，图像或图像中的物体的立体感得到强调。并且，对数据ID′进行各种强调处理及图像处理(步骤S9、S10)，得到的信号SD从输出部OP输出至显示部20(步骤S11)。由此，显示部20显示具有立体感的图像。
如上所述，在本发明的一个方式中，场景信息及深度信息的获取及深度图的选择利用人工知能进行。由此，可以实现能够恰当地对图像数据进行校正以强调图像立体感而能够显示具有立体感的图像的显示系统10。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式2)
在本实施方式中，对在上述实施方式中说明的运算部的结构实例进行说明。
如上所述，运算部40中的学习部LP可以由软件构成。当利用程序进行利用学习部LP的处理时，运算部40可以使用运算装置并利用该运算装置执行程序。图11示出运算装置的结构实例。
运算装置100包括处理装置110、输入/输出装置120。处理装置110具有进行上述程序的执行等各种运算的功能。处理装置110包括运算部111、存储部112、传送通道113及接口114。输入/输出装置120包括显示部121、操作部122、输入/输出部123及通信部124。
存储部112具有存储进行学习部LP的处理的程序等的功能。存储部112可以使用非暂时性计算机可读存储介质，例如，DRAM(Dynamic Random Access Memory：动态随机存取存储器)、SRAM(Static Random Access Memory：静态随机存取存储器)等存储器。另外，存储部112可以使用以ReRAM(Resistive Random Access Memory：阻变存储器)等为代表的阻变式存储器、以MRAM(Magnetoresistive Random Access Memory：磁阻存储器)等为代表的磁阻式存储器或以快闪存储器为代表的非易失性存储器等。存储部112中存储的程序也可以包括如通过图8所示的神经网络NN2的处理。
运算部111具有利用存储部112存储的信息进行运算的功能。存储部112存储的程序由运算部111执行。
传送通道113具有传送信息的功能。运算部111、存储部112、接口114间的信息的发送及接收可以通过传送通道113进行。
接口114具有对输入/输出装置120发送信息的功能以及接收从输入/输出装置120输出的信息的功能。
显示部121具有根据从处理装置110输入的信息显示图像的功能。显示部121可以使用液晶显示器、有机EL显示器等的显示装置。
操作部122具有按照使用者的操作对处理装置110发送命令的功能。操作部122可以使用键盘、鼠标、操作按钮、触摸传感器、指向装置等。
输入/输出部123具有对处理装置110输入信息或将从处理装置110输入的信息输出的功能。输入/输出部123可以使用照相机、麦克风、外部存储装置、扫描仪、扬声器、印刷机等。另外，作为外部存储装置，硬盘、移动存储器等。
通信部124具有如下功能：将从处理装置110输入的信息发送到运算装置100的外部；接收从运算装置100的外部输出的信息并将其输出至处理装置110。通信部124可以使用集线器(Hub)、路由器、调制解调器等。信息的发送及接收可以为有线也可以为无线(例如，电波、红外线等)。
通过执行存储部112存储的程序而得到的权系数W(参照图1等)可以通过通信部124发送至信号生成部30。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式3)
在本实施方式中，说明能够用于在上述实施方式中说明的神经网络的半导体装置的结构实例。
当神经网络由硬件构成时，神经网络的积和运算可以使用积和运算元件进行。在本实施方式中，对能够用作在神经网络NN1的积和运算元件的半导体装置的结构实例进行说明。
<半导体装置的结构实例>
图12示出半导体装置200的结构实例。图12所示的半导体装置200包括存储电路210(MEM)、参考用存储电路220(RMEM)、电路230及电路240。半导体装置200还可以包括电流源电路250(CREF)。
存储电路210(MEM)包括存储单元MC[p，q]及存储单元MC[p+1，q]等存储单元MC。各存储单元MC包括具有将被输入的电位转换为电流的功能的元件。作为具有上述功能的元件，例如可以使用晶体管等有源元件。图12例示出各存储单元MC包括晶体管Tr11的情况。
对存储单元MC从布线WD[q]等布线WD输入第一模拟电位。第一模拟电位对应于第一模拟数据。存储单元MC具有生成对应于第一模拟电位的第一模拟电流的功能。具体而言，可以将在对晶体管Tr11的栅极供应第一模拟电位时得到的晶体管Tr11的漏极电流用作第一模拟电流。以下，将流过存储单元MC[p，q]的电流称为I[p，q]，将流过存储单元MC[p+1，q]的电流称为I[p+1，q]。
在晶体管Tr11在饱和区域中工作的情况下，漏极电流不依赖于源极与漏极之间的电压，而被栅极电压与阈值电压的差分控制。因此，优选使晶体管Tr11在饱和区域中工作。为了使晶体管Tr11在饱和区域中工作，适当地将栅极电压及源极与漏极之间的电压设定为能够使晶体管Tr11在饱和区域中工作的电压范围。
具体而言，在图12所示的半导体装置200中，对存储单元MC[p，q]从布线WD[q]输入第一模拟电位Vx[p，q]或对应于第一模拟电位Vx[p，q]的电位。存储单元MC[p，q]具有生成对应于第一模拟电位Vx[p，q]的第一模拟电流的功能。此时存储单元MC[p，q]的电流I[p，q]相当于第一模拟电流。
具体而言，在图12所示的半导体装置200中，对存储单元MC[p+1，q]从布线WD[q]输入第一模拟电位Vx[p+1，q]或对应于第一模拟电位Vx[p+1，q]的电位。存储单元MC[p+1，q]具有生成对应于第一模拟电位Vx[p+1，q]的第一模拟电流的功能。此时存储单元MC[p+1，q]的电流I[p+1，q]相当于第一模拟电流。
存储单元MC具有保持第一模拟电位的功能。换言之，存储单元MC具有保持对应于第一模拟电位的第一模拟电流的功能。
对存储单元MC从布线RW[p]及布线RW[p+1]等布线RW输入第二模拟电位。第二模拟电位对应于第二模拟数据。存储单元MC具有对已保持的第一模拟电位加上第二模拟电位或对应于第二模拟电位的电位的功能及保持通过该加法得到的第三模拟电位的功能。存储单元MC还具有生成对应于第三模拟电位的第二模拟电流的功能。换言之，存储单元MC具有保持对应于第三模拟电位的第二模拟电流的功能。
具体而言，在图12所示的半导体装置200中，对存储单元MC[p，q]从布线RW[p]输入第二模拟电位Vw[p，q]。存储单元MC[p，q]具有保持对应于第一模拟电位Vx[p，q]及第二模拟电位Vw[p，q]的第三模拟电位的功能。另外，存储单元MC[p，q]具有生成对应于第三模拟电位的第二模拟电流的功能。此时存储单元MC[p，q]的电流I[p，q]相当于第二模拟电流。
另外，在图12所示的半导体装置200中，对存储单元MC[p+1，q]从布线RW[p+1]输入第二模拟电位Vw[p+1，q]。存储单元MC[p+1，q]具有保持对应于第一模拟电位Vx[p+1，q]及第二模拟电位Vw[p+1，q]的第三模拟电位的功能。另外，存储单元MC[p+1，q]具有生成对应于第三模拟电位的第二模拟电流的功能。此时存储单元MC[p+1，q]的电流I[p+1，q]相当于第二模拟电流。
电流I[p，q]通过存储单元MC[p，q]流过布线BL[q]与布线VR[q]之间。电流I[p+1，q]通过存储单元MC[p+1，q]流过布线BL[q]与布线VR[q]之间。因此，相当于电流I[p，q]与电流I[p+1，q]之和的电流I[q]通过存储单元MC[p，q]及存储单元MC[p+1，q]流过布线BL[q]与布线VR[q]之间。
参考用存储电路220(RMEM)包括存储单元MCR[p]及存储单元MCR[p+1]等存储单元MCR。对存储单元MCR从布线WDREF输入第一参考电位VPR。存储单元MCR具有生成对应于第一参考电位VPR的第一参考电流的功能。以下，将流过存储单元MCR[p]的电流称为IREF[p]，将流过存储单元MCR[p+1]的电流称为IREF[p+1]。
具体而言，在图12所示的半导体装置200中，对存储单元MCR[p]从布线WDREF输入第一参考电位VPR。存储单元MCR[p]具有生成对应于第一参考电位VPR的第一参考电流的功能。此时存储单元MCR[p]的电流IREF[p]相当于第一参考电流。
另外，在图12所示的半导体装置200中，对存储单元MCR[p+1]从布线WDREF输入第一参考电位VPR。存储单元MCR[p+1]具有生成对应于第一参考电位VPR的第一参考电流的功能。此时存储单元MCR[p+1]的电流IREF[p+1]相当于第一参考电流。
存储单元MCR具有保持第一参考电位VPR的功能。换言之，存储单元MCR具有保持对应于第一参考电位VPR的第一参考电流的功能。
对存储单元MCR从布线RW[p]及布线RW[p+1]等布线RW输入第二模拟电位。存储单元MCR具有对已保持的第一参考电位VPR加上第二模拟电位或对应于第二模拟电位的电位的功能及保持通过该加法得到的第二参考电位的功能。存储单元MCR还具有生成对应于第二参考电位的第二参考电流的功能。换言之，存储单元MCR具有保持对应于第二参考电位的第二参考电流的功能。
具体而言，在图12所示的半导体装置200中，对存储单元MCR[p]从布线RW[p]输入第二模拟电位Vw[p，q]。存储单元MCR[p]具有保持对应于第一参考电位VPR及第二模拟电位Vw[p，q]的第二参考电位的功能。另外，存储单元MCR[p]具有生成对应于第二参考电位的第二参考电流的功能。此时存储单元MCR[p]的电流IREF[p]相当于第二参考电流。
另外，在图12所示的半导体装置200中，对存储单元MCR[p+1]从布线RW[p+1]输入第二模拟电位Vw[p+1，q]。存储单元MCR[p+1]具有保持对应于第一参考电位VPR及第二模拟电位Vw[p+1，q]的第二参考电位的功能。另外，存储单元MCR[p+1]具有生成对应于第二参考电位的第二参考电流的功能。此时存储单元MCR[p+1]的电流IREF[p+1]相当于第二参考电流。
电流IREF[p]通过存储单元MCR[p]流过布线BLREF与布线VRREF之间。电流IREF[p+1]通过存储单元MCR[p+1]流过布线BLREF与布线VRREF之间。因此，相当于电流IREF[p]与电流IREF[p+1]之和的电流IREF通过存储单元MCR[p]及存储单元MCR[p+1]流过布线BLREF与布线VRREF之间。
电流源电路250具有将与流过布线BLREF的电流IREF相同的值的电流或者对应于电流IREF的电流供应到布线BL的功能。当设定后述的偏移电流时，在通过存储单元MC[p，q]及存储单元MC[p+1，q]流过布线BL[q]与布线VR[q]之间的电流I[q]不同于通过存储单元MCR[p]及存储单元MCR[p+1]流过布线BLREF与布线VRREF之间的电流IREF的情况下，差分电流流过电路230或电路240。电路230具有电流拉出电路(current source circuit)的功能，电路240具有电流灌入电路(current sink circuit)的功能。
具体而言，电路230具有在电流I[q]大于电流IREF的情况下生成相当于电流I[q]与电流IREF的差分的电流△I[q]的功能。另外，电路230具有将所生成的电流△I[q]供应到布线BL[q]的功能。换言之，电路230具有保持电流△I[q]的功能。
具体而言，电路240具有在电流I[q]小于电流IREF的情况下生成相当于电流I[q]与电流IREF的差分的电流△I[q]的绝对值的电流的功能。另外，电路240具有将所生成的电流△I[q]从布线BL[q]灌入的功能。换言之，电路240具有保持电流△I[q]的功能。
接着，对图12所示的半导体装置200的工作实例进行说明。
首先，将对应于第一模拟电位的电位储存于存储单元MC[p，q]。具体而言，从第一参考电位VPR减去第一模拟电位Vx[p，q]而得到的电位VPR-Vx[p，q]通过布线WD[q]被输入到存储单元MC[p，q]。存储单元MC[p，q]保持电位VPR-Vx[p，q]。存储单元MC[p，q]生成对应于电位VPR-Vx[p，q]的电流I[p，q]。例如，将第一参考电位VPR设定为高于接地电位的电位。具体而言，第一参考电位VPR优选高于接地电位且等于或低于供应到电流源电路250的高电平电位VDD。
另外，将第一参考电位VPR储存于存储单元MCR[p]。具体而言，第一参考电位VPR通过布线WDREF被输入到存储单元MCR[p]。存储单元MCR[p]保持第一参考电位VPR。存储单元MCR[p]生成对应于第一参考电位VPR的电流IREF[p]。
另外，将对应于第一模拟电位的电位储存于存储单元MC[p+1，q]。具体而言，从第一参考电位VPR减去第一模拟电位Vx[p+1，q]而得到的电位VPR-Vx[p+1，q]通过布线WD[q]被输入到存储单元MC[p+1，q]。存储单元MC[p+1，q]保持电位VPR-Vx[p+1，q]。存储单元MC[p+1，q]生成对应于电位VPR-Vx[p+1，q]的电流I[p+1，q]。
另外，将第一参考电位VPR储存于存储单元MCR[p+1]。具体而言，第一参考电位VPR通过布线WDREF被输入到存储单元MCR[p+1]。存储单元MCR[p+1]保持第一参考电位VPR。存储单元MCR[p+1]生成对应于第一参考电位VPR的电流IREF[p+1]。
在上述工作中，将布线RW[p]及布线RW[p+1]的电位设定为基准电位。例如，作为基准电位可以使用接地电位或低于基准电位的低电平电位VSS等。或者，当作为基准电位使用电位VSS与电位VDD之间的电位，无论第二模拟电位Vw是正值还是负值，都可以使布线RW的电位高于接地电位，所以容易生成信号，而可以对正值的模拟数据和负值的模拟数据进行乘法，所以是优选的。
通过上述工作，在与布线BL[q]连接的各存储单元MC中生成的电流的总电流流过布线BL[q]。具体而言，在图12中，在存储单元MC[p，q]中生成的电流I[p，q]与在存储单元MC[p+1，q]中生成的电流I[p+1，q]的总电流I[q]流过布线BL[q]。另外，通过上述工作，在与布线BLREF连接的各存储单元MCR中生成的电流的总电流流过布线BLREF。具体而言，在图12中，在存储单元MCR[p]中生成的电流IREF[p]与在存储单元MCR[p+1]中生成的电流IREF[p+1]的总电流IREF流过布线BLREF。
接着，在将布线RW[p]及布线RW[p+1]的电位保持为基准电位的状态下，在电路230或电路240中保持通过第一模拟电位的输入获得的电流I[q]和通过第一参考电位的输入获得的电流IREF之差分的偏移电流Ioffset[q]。
具体而言，在电流I[q]大于电流IREF的情况下，电路230将电流Ioffset[q]供应到布线BL[q]。换言之，流过电路230的电流ICM[q]相当于电流Ioffset[q]。该电流ICM[q]保持在电路230中。另外，在电流I[q]小于电流IREF的情况下，电路240将电流Ioffset[q]从布线BL[q]灌入。换言之，流过电路240的电流ICP[q]相当于电流Ioffset[q]。该电流ICP[q]保持在电路240中。
接着，以对已保持在存储单元MC[p，q]中的第一模拟电位或对应于第一模拟电位的电位加上第二模拟电位或者对应于第二模拟电位的电位的方式将第二模拟电位或者对应于第二模拟电位的电位储存于存储单元MC[p，q]。具体而言，通过将布线RW[p]的电位设定为对基准电位加上Vw[p]的电位，来将第二模拟电位Vw[p]通过布线RW[p]输入存储单元MC[p，q]。存储单元MC[p，q]保持电位VPR-Vx[p，q]+Vw[p]。另外，存储单元MC[p，q]生成对应于电位VPR-Vx[p，q]+Vw[p]的电流I[p，q]。
另外，以对已保持在存储单元MC[p+1，q]中的第一模拟电位或对应于第一模拟电位的电位加上第二模拟电位或者对应于第二模拟电位的电位的方式将第二模拟电位或者对应于第二模拟电位的电位储存于存储单元MC[p+1，q]。具体而言，通过将布线RW[p+1]的电位设定为对基准电位加上Vw[p+1]的电位，来将第二模拟电位Vw[p+1]通过布线RW[p+1]输入存储单元MC[p+1，q]。存储单元MC[p+1，q]保持电位VPR-Vx[p+1，q]+Vw[p+1]。另外，存储单元MC[p+1，q]生成对应于电位VPR-Vx[p+1，q]+Vw[p+1]的电流I[p+1，q]。
在作为将电位转换为电流的元件使用在饱和区域中工作的晶体管Tr11的情况下，假设布线RW[p]的电位为Vw[p]且布线RW[p+1]的电位为Vw[p+1]，由于存储单元MC[p，q]中的晶体管Tr11的漏极电流相当于电流I[p，q]，因此第二模拟电流由以下算式1表示。注意，k为系数，Vth为晶体管Tr11的阈值电压。
I[p，q]＝k(Vw[p]-Vth+VPR-Vx[p，q])2 (算式1)
另外，存储单元MCR[p]中的晶体管Tr11的漏极电流相当于电流IREF[p]，因此第二参考电流由以下算式2表示。
IREF[p]＝k(Vw[p]-Vth+VPR)2 (算式2)
相当于流过存储单元MC[p，q]的电流I[p，q]与流过存储单元MC[p+1，q]的电流I[p+1，q]之和的电流I[q]为ΣiI[p，q]，相当于流过存储单元MCR[p]的电流IREF[p]与流过存储单元MCR[p+1]的电流IREF[p+1]之和的电流IREF为ΣiIREF[p]，相当于电流I[q]与电流IREF之差分的电流△I[q]由以下算式3表示。
△I[q]＝IREF-I[q]＝ΣiIREF[p]-ΣiI[p，q] (算式3)
根据算式1、算式2及算式3，可以通过以下算式4得出电流△I[q]。
△I[q]
＝Σi{k(Vw[p]-Vth+VPR)2-k(Vw[p]-Vth+VPR-Vx[p，q])2}
＝2kΣi(Vw[p]·Vx[p，q])-2kΣi(Vth-VPR)·Vx[p，q]-kΣiVx[p，q]2 (算式4)
在算式4中，由2kΣi(Vw[p]·Vx[p，q])表示之項相当于第一模拟电位Vx[p，q]及第二模拟电位Vw[p]的积与第一模拟电位Vx[p+1，q]及第二模拟电位Vw[p+1]的积之和。
另外，如果将电流Ioffset[q]定义为在布线RW[p]的电位都是基准电位(即，第二模拟电位Vw[p]及第二模拟电位Vw[p+1]都是0)时的电流△I[q]，则根据算式4可以得出算式5。
Ioffset[q]＝-2kΣi(Vth-VPR)·Vx[p，q]-kΣiVx[p，q]2 (算式5)
因此，根据算式3至算式5，相当于第一模拟数据与第二模拟数据之积和值的2kΣi(Vw[p]·Vx[p，q])可以由以下算式6表示。
2kΣi(Vw[p]·Vx[p，q])＝IREF-I[q]-Ioffset[q] (算式6)
将流过存储单元MC的电流之和称为电流I[q]，将流过存储单元MCR的电流之和称为电流IREF，将流过电路230或电路240的电流称为电流Ioffset[q]。此时，在布线RW[p]的电位为Vw[p]且布线RW[p+1]的电位为Vw[p+1]时从布线BL[q]流出的电流Iout[q]由IREF-I[q]-Ioffset[q]表示。根据算式6可知，电流Iout[q]为2kΣi(Vw[p]·Vx[p，q])，相当于第一模拟电位Vx[p，q]及第二模拟电位Vw[p]的积与第一模拟电位Vx[p+1，q]及第二模拟电位Vw[p+1]的积之和。
晶体管Tr11优选在饱和区域中工作，但是即使晶体管Tr11的工作区域与理想的饱和区域不同，只要能够以所希望的范围内的精度获得相当于第一模拟电位Vx[p，q]及第二模拟电位Vw[p]的积与第一模拟电位Vx[p+1，q]及第二模拟电位Vw[p+1]的积之和的电流，就可以视为晶体管Tr11在饱和区域中工作。
通过本发明的一个方式，可以以不将模拟数据转换为数字数据的方式进行算术处理，因此可以减小半导体装置的电路规模。另外，通过本发明的一个方式，可以以不将模拟数据转换为数字数据的方式进行算术处理，因此可以抑制模拟数据的算术处理所需要的时间。另外，通过本发明的一个方式，可以同时实现模拟数据的算术处理所需要的时间的缩短及半导体装置的低功耗化。
<存储电路的结构实例>
接着，参照图13对存储电路210(MEM)及参考用存储电路220(RMEM)的具体结构实例进行说明。
图13示出存储电路210(MEM)包括y行x列(x、y为自然数)的多个存储单元MC，参考用存储电路220(RMEM)包括y行1列的多个存储单元MCR的情况。
在本说明书等中，晶体管的源极是指用作沟道形成区的半导体层的一部分的源区域或者与该半导体层连接的源电极等。同样地，晶体管的漏极是指为该半导体层的一部分的漏区域或者与该半导体层连接的漏电极等。
晶体管的源极和漏极的名称根据晶体管的导电型及施加到各端子的电位的高低而相互调换。一般而言，在n沟道型晶体管中，将被施加低电位的端子称为源极，而将被施加高电位的端子称为漏极。另外，在p沟道型晶体管中，将被施加低电位的端子称为漏极，而将被施加高电位的端子称为源极。在本说明书中，尽管为方便起见在一些情况下假定源极和漏极是固定的来描述晶体管的连接关系，但是实际上，源极和漏极的名称根据上述电位关系而相互调换。
存储电路210与布线RW、布线WW、布线WD、布线VR及布线BL连接。在图13中，布线RW[1]至布线RW[y]分别与各行的存储单元MC连接，布线WW[1]至布线WW[y]分别与各行的存储单元MC连接，布线WD[1]至布线WD[x]分别与各列的存储单元MC连接，布线BL[1]至布线BL[x]分别与各列的存储单元MC连接。另外，在图13中，布线VR[1]至布线VR[x]分别与各列的存储单元MC连接。布线VR[1]至布线VR[x]可以彼此连接。
参考用存储电路220与布线RW、布线WW、布线WDREF、布线VRREF及布线BLREF连接。在图13中，布线RW[1]至布线RW[y]分别与各行的存储单元MCR连接，布线WW[1]至布线WW[y]分别与各行的存储单元MCR连接，布线WDREF与一列的存储单元MCR连接，布线BLREF与一列的存储单元MCR连接，布线VRREF与一列的存储单元MCR连接。布线VRREF也可以与布线VR[1]至布线VR[x]连接。
接着，作为一个例子，图14示出图13所示的多个存储单元MC中的任意的2行2列的存储单元MC及图13所示的多个存储单元MCR中的任意的2行1列的存储单元MCR的具体电路结构及连接关系。
具体而言，在图14中，示出第p行第q列的存储单元MC[p，q]、第p+1行第q列的存储单元MC[p+1，q]、第p行第q+1列的存储单元MC[p，q+1]及第p+1行第q+1列的存储单元MC[p+1，q+1]。另外，具体而言，图14示出第p行的存储单元MCR[p]及第p+1行的存储单元MCR[p+1]。p是1至(y-1)的任意数，q是1至(x-1)的任意数。
第p行的存储单元MC[p，q]、存储单元MC[p，q+1]、存储单元MCR[p]与布线RW[p]及布线WW[p]连接。另外，第p+1行的存储单元MC[p+1，q]、存储单元MC[p+1，q+1]及存储单元MCR[p+1]与布线RW[p+1]及布线WW[p+1]连接。
第q列的存储单元MC[p，q]及存储单元MC[p+1，q]与布线WD[q]、布线VR[q]及布线BL[q]连接。另外，第q+1列的存储单元MC[p，q+1]及存储单元MC[p+1，q+1]与布线WD[q+1]、布线VR[q+1]及布线BL[q+1]连接。另外，第p行的存储单元MCR[p]及第p+1行的存储单元MCR[p+1]与布线WDREF、布线VRREF及布线BLREF连接。
存储单元MC的每一个及存储单元MCR的每一个包括晶体管Tr11、晶体管Tr12及电容器C11。晶体管Tr12具有控制对存储单元MC或存储单元MCR输入第一模拟电位的功能。晶体管Tr11具有根据被输入到栅极的电位生成模拟电流的功能。电容器C11具有对保持在存储单元MC或存储单元MCR中的第一模拟电位或对应于第一模拟电位的电位加上第二模拟电位或对应于第二模拟电位的电位的功能。
具体而言，在图14所示的存储单元MC中，晶体管Tr12的栅极与布线WW连接，源极和漏极中的一个与布线WD连接，源极和漏极中的另一个与晶体管Tr11的栅极连接。另外，晶体管Tr11的源极和漏极中的一个与布线VR连接，源极和漏极中的另一个与布线BL连接。电容器C11的第一电极与布线RW连接，第二电极与晶体管Tr11的栅极连接。
另外，在图14所示的存储单元MCR中，晶体管Tr12的栅极与布线WW连接，源极和漏极中的一个与布线WDREF连接，源极和漏极中的另一个与晶体管Tr11的栅极连接。另外，晶体管Tr11的源极和漏极中的一个与布线VRREF连接，源极和漏极中的另一个与布线BLREF连接。电容器C11的第一电极与布线RW连接，第二电极与晶体管Tr11的栅极连接。
在存储单元MC中，将晶体管Tr11的栅极称为节点N。在存储单元MC中，第一模拟电位或对应于第一模拟电位的电位通过晶体管Tr12被输入到节点N，接着，在晶体管Tr12处于关闭状态时节点N处于浮动状态，节点N保持第一模拟电位或对应于第一模拟电位的电位。另外，在存储单元MC中，当节点N处于浮动状态时，被输入到电容器C11的第一电极的第二模拟电位或对应于第二模拟电位的电位被供应到节点N。通过上述工作，节点N的电位变为对第一模拟电位或对应于第一模拟电位的电位加上第二模拟电位或对应于第二模拟电位的电位的电位。
注意，电容器C11的第一电极的电位通过电容器C11供应到节点N，因此，实际上第一电极的电位的变化量不直接反映到节点N的电位的变化量。具体而言，通过根据电容器C11的电容值、晶体管Tr11的栅极电容的电容值及寄生电容的电容值确定为唯一值的耦合系数乘以第一电极的电位的变化量，可以正确地算出节点N的电位的变化量。以下，为了容易理解，对第一电极的电位的变化量大致反映到节点N的电位的变化量的情况进行说明。
晶体管Tr11的漏极电流取决于节点N的电位。因此，当晶体管Tr12处于关闭状态时节点N的电位被保持，此时晶体管Tr11的漏极电流的值也被保持。第一模拟电位及第二模拟电位反映到上述漏极电流。
在存储单元MCR中，将晶体管Tr11的栅极称为节点NREF。在存储单元MCR中，第一参考电位或对应于第一参考电位的电位通过晶体管Tr12被输入到节点NREF，接着，在晶体管Tr12处于关闭状态时节点NREF处于浮动状态，节点NREF保持第一参考电位或对应于第一参考电位的电位。另外，在存储单元MCR中，当节点NREF处于浮动状态时，被输入到电容器C11的第一电极的第二模拟电位或对应于第二模拟电位的电位被供应到节点NREF。通过上述工作，节点NREF的电位变为对第一参考电位或对应于第一参考电位的电位加上第二模拟电位或对应于第二模拟电位的电位的电位。
晶体管Tr11的漏极电流取决于节点NREF的电位。因此，当晶体管Tr12处于关闭状态时节点NREF的电位被保持，此时晶体管Tr11的漏极电流的值也被保持。第一参考电位及第二模拟电位反映到上述漏极电流。
将流过存储单元MC[p，q]的晶体管Tr11的漏极电流称为电流I[p，q]，将流过存储单元MC[p+1，q]的晶体管Tr11的漏极电流称为电流I[p+1，q]。此时，从布线BL[q]供应到存储单元MC[p，q]及存储单元MC[p+1，q]的电流之和为电流I[q]。另外，将流过存储单元MC[p，q+1]的晶体管Tr11的漏极电流称为电流I[p，q+1]，将流过存储单元MC[p+1，q+1]的晶体管Tr11的漏极电流称为电流I[p+1，q+1]。此时，从布线BL[q+1]供应到存储单元MC[p，q+1]及存储单元MC[p+1，q+1]的电流之和为电流I[q+1]。另外，将流过存储单元MCR[p]的晶体管Tr11的漏极电流称为电流IREF[p]，将流过存储单元MCR[p+1]的晶体管Tr11的漏极电流称为电流IREF[p+1]。此时，从布线BLREF供应到存储单元MCR[p]及存储单元MCR[p+1]的电流之和为电流IREF。
<电路230、电路240、电流源电路的结构实例>
接着，参照图15对电路230、电路240及电流源电路250(CREF)的具体结构实例进行说明。
图15示出对应于图14所示的存储单元MC及存储单元MCR的电路230、电路240、电流源电路250的结构实例。具体而言，图15所示的电路230包括对应于第q列的存储单元MC的电路230[q]及对应于第q+1列的存储单元MC的电路230[q+1]。另外，图15所示的电路240包括对应于第q列的存储单元MC的电路240[q]及对应于第q+1列的存储单元MC的电路240[q+1]。
电路230[q]及电路240[q]与布线BL[q]连接。另外，电路230[q+1]及电路240[q+1]与布线BL[q+1]连接。
电流源电路250与布线BL[q]、布线BL[q+1]及布线BLREF连接。电流源电路250具有将电流IREF供应到布线BLREF的功能及将与电流IREF相同的电流或对应于电流IREF的电流供应到布线BL[q]及布线BL[q+1]的每一个的功能。
具体而言，电路230[q]及电路230[q+1]的每一个包括晶体管Tr24至Tr26及电容器C22。当设定偏移电流时，电路230[q]的晶体管Tr24在电流I[q]大于电流IREF的情况下生成相当于电流I[q]与电流IREF的差分的电流ICM[q]。另外，电路230[q+1]的晶体管Tr24在电流I[q+1]大于电流IREF的情况下生成相当于电流I[q+1]与电流IREF的差分的电流ICM[q+1]。电流ICM[q]及电流ICM[q+1]从电路230[q]及电路230[q+1]被供应到布线BL[q]及布线BL[q+1]。
在电路230[q]及电路230[q+1]中，晶体管Tr24的源极和漏极中的一个与对应的布线BL连接，源极和漏极中的另一个与被供应指定电位的布线连接。晶体管Tr25的源极和漏极中的一个与布线BL连接，源极和漏极中的另一个与晶体管Tr24的栅极连接。晶体管Tr26的源极和漏极中的一个与晶体管Tr24的栅极连接，源极和漏极中的另一个与被供应指定电位的布线连接。电容器C22的第一电极与晶体管Tr24的栅极连接，第二电极与被供应指定电位的布线连接。
晶体管Tr25的栅极与布线OSM连接，晶体管Tr26的栅极与布线ORM连接。
图15例示出晶体管Tr24为p沟道晶体管且晶体管Tr25及Tr26为n沟道晶体管的情况。
另外，电路240[q]及电路240[q+1]的每一个包括晶体管Tr21至Tr23及电容器C21。当设定偏移电流时，电路240[q]的晶体管Tr21在电流I[q]小于电流IREF的情况下生成相当于电流I[q]与电流IREF的差分的电流ICP[q]。另外，电路240[q+1]的晶体管Tr21在电流I[q+1]小于电流IREF的情况下生成相当于电流I[q+1]与电流IREF的差分的电流ICP[q+1]。电流ICP[q]及电流ICP[q+1]从布线BL[q]及布线BL[q+1]被灌入到电路240[q]及电路240[q+1]。
电流ICM[q]及电流ICP[q]相当于电流Ioffset[q]。另外，电流ICM[q+1]及电流ICP[q+1]相当于电流Ioffset[q+1]。
在电路240[q]及电路240[q+1]中，晶体管Tr21的源极和漏极中的一个与对应的布线BL连接，源极和漏极中的另一个与被供应指定电位的布线连接。晶体管Tr22的源极和漏极中的一个与布线BL连接，源极和漏极中的另一个与晶体管Tr21的栅极连接。晶体管Tr23的源极和漏极中的一个与晶体管Tr21的栅极连接，源极和漏极中的另一个与被供应指定电位的布线连接。电容器C21的第一电极与晶体管Tr21的栅极连接，第二电极与被供应指定电位的布线连接。
晶体管Tr22的栅极与布线OSP连接，晶体管Tr23的栅极与布线ORP连接。
图15例示出晶体管Tr21至Tr23为n沟道晶体管的情况。
电流源电路250包括对应于布线BL的晶体管Tr27及对应于布线BLREF的晶体管Tr28。具体而言，图15所示的电流源电路250例示出作为晶体管Tr27使用对应于布线BL[q]的晶体管Tr27[q]及对应于布线BL[q+1]的晶体管Tr27[q+1]的情况。
晶体管Tr27的栅极与晶体管Tr28的栅极连接。另外，晶体管Tr27的源极和漏极中的一个与对应的布线BL连接，源极和漏极中的另一个与被供应指定电位的布线连接。晶体管Tr28的源极和漏极中的一个与布线BLREF连接，源极和漏极中的另一个与被供应指定电位的布线连接。
晶体管Tr27及晶体管Tr28具有相同的极性。图15例示出晶体管Tr27及晶体管Tr28都是p沟道晶体管的情况。
晶体管Tr28的漏极电流相当于电流IREF。由于晶体管Tr27及晶体管Tr28起电流镜电路的作用，因此晶体管Tr27的漏极电流具有大致与晶体管Tr28的漏极电流相同的值或者对应于晶体管Tr28的漏极电流的值。
<半导体装置的工作实例>
接着，参照图14至图16对本发明的一个方式的半导体装置200的具体工作实例进行说明。
图16相当于图14所示的存储单元MC及存储单元MCR、图15所示的电路230、电路240及电流源电路250的工作时序图的例子。在图16中，在时刻T01至时刻T04，将第一模拟数据储存于存储单元MC及存储单元MCR。在时刻T05至时刻T10，设定流过电路230及电路240的偏移电流Ioffset的电流值。在时刻T11至时刻T16，取得对应于第一模拟数据与第二模拟数据之积和值的数据。
对布线VR[q]及布线VR[q+1]供应低电平电位。另外，对与电路230连接的具有指定电位的所有的布线供应高电平电位VDD。另外，对与电路240连接的具有指定电位的所有的布线供应低电平电位VSS。另外，对与电流源电路250连接的具有指定电位的所有的布线供应高电平电位VDD。
晶体管Tr11、Tr21、Tr24、Tr27[q]、Tr27[q+1]及Tr28在饱和区域中工作。
首先，在时刻T01至时刻T02，对布线WW[p]供应高电平电位，对布线WW[p+1]供应低电平电位。通过上述工作，图14所示的存储单元MC[p，q]、存储单元MC[p，q+1]、存储单元MCR[p]中的晶体管Tr12成为导通状态。另外，存储单元MC[p+1，q]、存储单元MC[p+1，q+1]及存储单元MCR[p+1]中的晶体管Tr12维持关闭状态。
另外，在时刻T01至时刻T02，对图14所示的布线WD[q]及布线WD[q+1]供应从第一参考电位VPR减去第一模拟电位而得到的电位。具体而言，对布线WD[q]供应电位VPR-Vx[p，q]，对布线WD[q+1]供应电位VPR-Vx[p，q+1]。另外，对布线WDREF供应第一参考电位VPR，对布线RW[p]及布线RW[p+1]作为基准电位供应电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。
因此，电位VPR-Vx[p，q]通过晶体管Tr12被供应到图14所示的存储单元MC[p，q]的节点N[p，q]，电位VPR-Vx[p，q+1]通过晶体管Tr12被供应到存储单元MC[p，q+1]的节点N[p，q+1]，第一参考电位VPR通过晶体管Tr12被供应到存储单元MCR[p]的节点NREF[p]。
在时刻T02结束时，供应到图14所示的布线WW[p]的电位从高电平变为低电平，在存储单元MC[p，q]、存储单元MC[p，q+1]及存储单元MCR[p]中晶体管Tr12成为关闭状态。通过上述工作，节点N[p，q]保持电位VPR-Vx[p，q]，节点N[p，q+1]保持电位VPR-Vx[p，q+1]，节点NREF[p]保持第一参考电位VPR。
接着，在时刻T03至时刻T04，图14所示的布线WW[p]的电位维持低电平，对布线WW[p+1]供应高电平电位。通过上述工作，图14所示的存储单元MC[p+1，q]、存储单元MC[p+1，q+1]、存储单元MCR[p+1]中的晶体管Tr12成为导通状态。另外，存储单元MC[p，q]、存储单元MC[p，q+1]及存储单元MCR[p]中的晶体管Tr12维持关闭状态。
另外，在时刻T03至时刻T04，对图14所示的布线WD[q]及布线WD[q+1]供应从第一参考电位VPR减去第一模拟电位而得到的电位。具体而言，对布线WD[q]供应电位VPR-Vx[p+1，q]，对布线WD[q+1]供应电位VPR-Vx[p+1，q+1]。另外，对布线WDREF供应第一参考电位VPR，对布线RW[p]及布线RW[p+1]作为基准电位供应电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。
因此，电位VPR-Vx[p+1，q]通过晶体管Tr12被供应到图14所示的存储单元MC[p+1，q]的节点N[p+1，q]，电位VPR-Vx[p+1，q+1]通过晶体管Tr12被供应到存储单元MC[p+1，q+1]的节点N[p+1，q+1]，第一参考电位VPR通过晶体管Tr12被供应到存储单元MCR[p+1]的节点NREF[p+1]。
在时刻T04结束时，供应到图14所示的布线WW[p+1]的电位从高电平变为低电平，在存储单元MC[p+1，q]、存储单元MC[p+1，q+1]及存储单元MCR[p+1]中晶体管Tr12成为关闭状态。通过上述工作，节点N[p+1，q]保持电位VPR-Vx[p+1，q]，节点N[p+1，q+1]保持电位VPR-Vx[p+1，q+1]，节点NREF[p+1]保持第一参考电位VPR。
接着，在时刻T05至时刻T06，对图15所示的布线ORP及布线ORM供应高电平电位。在图15所示的电路230[q]及电路230[q+1]中，在布线ORM被供应高电平电位时，晶体管Tr26成为导通状态，晶体管Tr24的栅极被供应电位VDD而被复位。在图15所示的电路240[q]及电路240[q+1]中，在布线ORP被供应高电平电位时，晶体管Tr23成为导通状态，晶体管Tr21的栅极被供应电位VSS而被复位。
在时刻T06结束时，供应到图14所示的布线ORP及布线ORM的电位从高电平变为低电平，电路230[q]及电路230[q+1]的晶体管Tr26成为关闭状态，电路240[q]及电路240[q+1]的晶体管Tr23成为关闭状态。通过上述工作，电路230[q]及电路230[q+1]的晶体管Tr24的栅极保持电位VDD，电路240[q]及电路240[q+1]的晶体管Tr21的栅极保持电位VSS。
接着，在时刻T07至时刻T08，对图15所示的布线OSP供应高电平电位。另外，对图14所示的布线RW[p]及布线RW[p+1]作为基准电位供应电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。当对布线OSP供应高电平电位时，电路240[q]及电路240[q+1]的晶体管Tr22成为导通状态。
在流过布线BL[q]的电流I[q]小于流过布线BLREF的电流IREF，即，电流△I[q]为正值的情况下，这意味着图14所示的存储单元MC[p，q]的晶体管Tr28能够灌入的电流及存储单元MC[p+1，q]的晶体管Tr28能够灌入的电流之和小于晶体管Tr27[q]的漏极电流。因此，在电流△I[q]为正值的情况下，在电路240[q]的晶体管Tr22成为导通状态时，晶体管Tr27[q]的漏极电流的一部分流入晶体管Tr21的栅极，使晶体管Tr21的栅极电位开始上升。当晶体管Tr21的漏极电流上升至大致等于电流△I[q]的值时，晶体管Tr21的栅极电位收敛到指定值。此时的晶体管Tr21的栅极电位相当于晶体管Tr21的漏极电流为电流△I[q](即，电流Ioffset[q](＝ICP[q]))时的电位。换言之，电路240[q]的晶体管Tr21被设为能够流动电流ICP[q]的电流源的状态。
同样地，在流过布线BL[q+1]的电流I[q+1]小于流过布线BLREF的电流IREF，即，电流△I[q+1]为正值的情况下，在电路240[q+1]的晶体管Tr22成为导通状态时，晶体管Tr27[q+1]的漏极电流的一部分流入晶体管Tr21的栅极，使晶体管Tr21的栅极电位开始上升。当晶体管Tr21的漏极电流上升至大致等于电流△I[q+1]的值时，晶体管Tr21的栅极电位收敛到指定值。此时的晶体管Tr21的栅极电位相当于晶体管Tr21的漏极电流为电流△I[q+1](即，电流Ioffset[q+1](＝ICP[q+1]))时的电位。换言之，电路240[q+1]的晶体管Tr21被设为能够流动电流ICP[q+1]的电流源的状态。
在时刻T08结束时，供应到图15所示的布线OSP的电位从高电平变为低电平，电路240[q]及电路240[q+1]的晶体管Tr22成为关闭状态。通过上述工作，保持晶体管Tr21的栅极电位。因此，电路240[q]维持被设为能够流动电流ICP[q]的电流源的状态，电路240[q+1]维持被设为能够流动电流ICP[q+1]的电流源的状态。
接着，在时刻T09至时刻T10，对图15所示的布线OSM供应高电平电位。另外，对图14所示的布线RW[p]及布线RW[p+1]作为基准电位供应电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。当对布线OSM供应高电平电位时，电路230[q]及电路230[q+1]的晶体管Tr25成为导通状态。
在流过布线BL[q]的电流I[q]大于流过布线BLREF的电流IREF，即，电流△I[q]为负值的情况下，这意味着图14所示的存储单元MC[p，q]的晶体管Tr28能够灌入的电流及存储单元MC[p+1，q]的晶体管Tr28能够灌入的电流之和大于晶体管Tr27[q]的漏极电流。因此，在电流△I[q]为负值的情况下，在电路230[q]的晶体管Tr25成为导通状态时，电流从晶体管Tr24的栅极流出到布线BL[q]，使晶体管Tr24的栅极电位开始下降。当晶体管Tr24的漏极电流下降至大致等于电流△I[q]的值时，晶体管Tr24的栅极电位收敛到指定值。此时的晶体管Tr24的栅极电位相当于晶体管Tr24的漏极电流为电流△I[q](即，电流Ioffset[q](＝ICM[q]))时的电位。换言之，电路230[q]的晶体管Tr24被设为能够流动电流ICM[q]的电流源的状态。
同样地，在流过布线BL[q+1]的电流I[q+1]大于流过布线BLREF的电流IREF，即，电流△I[q+1]为负值的情况下，在电路230[q+1]的晶体管Tr25成为导通状态时，电流从晶体管Tr24的栅极流出到布线BL[q+1]，使晶体管Tr24的栅极电位开始下降。当晶体管Tr24的漏极电流下降至大致等于电流△I[q+1]的绝对值的值时，晶体管Tr24的栅极电位收敛到指定值。此时的晶体管Tr24的栅极电位相当于晶体管Tr24的漏极电流值与电流△I[q+1](即，电流Ioffset[q+1](＝ICM[q+1]))的绝对值相同时的电位。换言之，电路230[q+1]的晶体管Tr24被设为能够流动电流ICM[q+1]的电流源的状态。
在时刻T08结束时，供应到图15所示的布线OSM的电位从高电平变为低电平，电路230[q]及电路230[q+1]的晶体管Tr25成为关闭状态。通过上述工作，保持晶体管Tr24的栅极电位。因此，电路230[q]维持被设为能够流动电流ICM[q]的电流源的状态，电路230[q+1]维持被设为能够流动电流ICM[q+1]的电流源的状态。
在电路240[q]及电路240[q+1]中，晶体管Tr21具有灌入电流的功能。因此，在时刻T07至时刻T08，在流过布线BL[q]的电流I[q]大于流过布线BLREF的电流IREF，即，电流△I[q]为负值的情况下，或者，在流过布线BL[q+1]的电流I[q+1]大于流过布线BLREF的电流IREF，即，电流△I[q+1]为负值的情况下，可能不容易从电路240[q]或电路240[q+1]对布线BL[q]或布线BL[q+1]充分地供应电流。在此情况下，由于调整流过布线BL[q]或布线BL[q+1]的电流与流过布线BLREF的电流的平衡，因此存储单元MC的晶体管Tr11、电路240[q]或电路240[q+1]的晶体管Tr21及晶体管Tr27[q]或Tr27[q+1]则有可能不容易在饱和区域中工作。
为了在时刻T07至时刻T08在电流△I[q]为负值的情况下也确保晶体管Tr11、Tr21、Tr27[q]或Tr27[q+1]在饱和区域中工作，也可以在时刻T05至时刻T06中将晶体管Tr24的栅极电位设定为能够获得指定的漏极电流的电平，而不将晶体管Tr24的栅极复位到电位VDD。通过采用上述结构，除了晶体管Tr27[q]或Tr27[q+1]的漏极电流以外，还可以从晶体管Tr24供应电流，因此，可以由晶体管Tr21在一定程度上灌入相当于晶体管Tr11不能灌入的部分的电流，因此可以确保晶体管Tr11、Tr21、Tr27[q]或Tr27[q+1]在饱和区域工作。
在时刻T09至时刻T10，在流过布线BL[q]的电流I[q]小于流过布线BLREF的电流IREF，即，电流△I[q]为正值的情况下，由于在时刻T07至时刻T08，电路240[q]已被设为能够流动电流ICP[q]的电流源，因此电路230[q]的晶体管Tr24的栅极电位大致保持电位VDD。同样地，在流过布线BL[q+1]的电流I[q+1]小于流过布线BLREF的电流IREF，即，电流△I[q+1]为正值的情况下，由于在时刻T07至时刻T08，电路240[q+1]已被设为能够流动电流ICP[q+1]的电流源，因此电路230[q+1]的晶体管Tr24的栅极电位大致保持电位VDD。
接着，在时刻T11至时刻T12，对图14所示的布线RW[p]供应第二模拟电位Vw[p]。另外，继续对布线RW[p+1]作为基准电位供应电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。具体而言，布线RW[p]的电位为对作为基准电位的电位VSS与电位VDD之间的电位(例如，电位(VDD+VSS)/2)加上电位差Vw[p]的电位，但是，下面，为了容易理解，假设布线RW[p]的电位为第二模拟电位Vw[p]。
当布线RW[p]的电位成为第二模拟电位Vw[p]时，假设电容器C11的第一电极的电位的变化量大致反映到节点N的电位的变化量，图14所示的存储单元MC[p，q]的节点N的电位变为VPR-Vx[p，q]+Vw[p]，存储单元MC[p，q+1]的节点N的电位变为VPR-Vx[p，q+1]+Vw[p]。根据上述算式6可知对应于存储单元MC[p，q]的第一模拟数据及第二模拟数据之积和值反映到从电流△I[q]减去电流Ioffset[q]的电流，即，从布线BL[q]流出的电流Iout[q]。另外，可知对应于存储单元MC[p，q+1]的第一模拟数据及第二模拟数据之积和值反映到从电流△I[q+1]减去电流Ioffset[q+1]的电流，即，从布线BL[q+1]流出的电流Iout[q+1]。
在时刻T12结束时，再次对布线RW[p]供应作为基准电位的电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。
接着，在时刻T13至时刻T14，对图14所示的布线RW[p+1]供应第二模拟电位Vw[p+1]。另外，继续对布线RW[p]作为基准电位供应电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。具体而言，布线RW[p+1]的电位为对作为基准电位的电位VSS与电位VDD之间的电位(例如，电位(VDD+VSS)/2)加上电位差Vw[p+1]的电位，但是，下面，为了容易理解，假设布线RW[p+1]的电位为第二模拟电位Vw[p+1]。
当布线RW[p+1]的电位成为第二模拟电位Vw[p+1]时，假设电容器C11的第一电极的电位的变化量大致反映到节点N的电位的变化量，图14所示的存储单元MC[p+1，q]的节点N的电位变为VPR-Vx[p+1，q]+Vw[p+1]，存储单元MC[p+1，q+1]的节点N的电位变为VPR-Vx[p+1，q+1]+Vw[p+1]。根据上述算式6可知对应于存储单元MC[p+1，q]的第一模拟数据及第二模拟数据之积和值反映到从电流△I[q]减去电流Ioffset[q]的电流，即，电流Iout[q]。另外，可知对应于存储单元MC[p+1，q+1]的第一模拟数据及第二模拟数据之积和值反映到从电流△I[q+1]减去电流Ioffset[q+1]的电流，即，电流Iout[q+1]。
在时刻T12结束时，再次对布线RW[p+1]供应作为基准电位的电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。
接着，在时刻T15至时刻T16，对图14所示的布线RW[p]供应第二模拟电位Vw[p]，对布线RW[p+1]供应第二模拟电位Vw[p+1]。具体而言，布线RW[p]的电位为对作为基准电位的电位VSS与电位VDD之间的电位，(例如，电位(VDD+VSS)/2)加上电位差Vw[p]的电位，布线RW[p+1]的电位为对作为基准电位的电位VSS与电位VDD之间的电位(例如，电位(VDD+VSS)/2)加上电位差Vw[p+1]的电位，但是，下面，为了容易理解，假设布线RW[p]的电位为第二模拟电位Vw[p]，布线RW[p+1]的电位为第二模拟电位Vw[p+1]。
当布线RW[p]的电位成为第二模拟电位Vw[p]时，假设电容器C11的第一电极的电位的变化量大致反映到节点N的电位的变化量，图14所示的存储单元MC[p，q]的节点N的电位变为VPR-Vx[p，q]+Vw[p]，存储单元MC[p，q+1]的节点N的电位变为VPR-Vx[p，q+1]+Vw[p]。当布线RW[p+1]的电位成为第二模拟电位Vw[p+1]时，假设电容器C11的第一电极的电位的变化量大致反映到节点N的电位的变化量，图14所示的存储单元MC[p+1，q]的节点N的电位变为VPR-Vx[p+1，q]+Vw[p+1]，存储单元MC[p+1，q+1]的节点N的电位变为VPR-Vx[p+1，q+1]+Vw[p+1]。
根据上述算式6可知对应于存储单元MC[p，q]及存储单元MC[p+1，q]的第一模拟数据及第二模拟数据之积和值反映到从电流△I[q]减去电流Ioffset[q]的电流，即，电流Iout[q]。另外，可知对应于存储单元MC[p，q+1]及存储单元MC[p+1，q+1]的第一模拟数据及第二模拟数据之积和值反映到从电流△I[q+1]减去电流Ioffset[q+1]的电流，即，电流Iout[q+1]。
在时刻T16结束时，再次对布线RW[p]及布线RW[p+1]供应作为基准电位的电位VSS与电位VDD之间的电位，例如电位(VDD+VSS)/2。
通过上述结构，可以以较小的电路规模执行积和运算。另外，通过上述结构，可以高速执行积和运算。另外，通过上述结构，可以以低功耗执行积和运算。
注意，作为晶体管Tr12、Tr22、Tr23、Tr25或Tr26优选使用关态电流极低的晶体管。通过作为晶体管Tr12使用关态电流极低的晶体管，可以长时间保持节点N的电位。另外，通过作为晶体管Tr22及Tr23使用关态电流极低的晶体管，可以长时间保持晶体管Tr21的栅极电位。另外，通过作为晶体管Tr25及Tr26使用关态电流极低的晶体管，可以长时间保持晶体管Tr24的栅极电位。
作为关态电流极低的晶体管可以使用OS晶体管。在源极-漏极间电压为10V，室温(25℃左右)的状态下，可以使以沟道宽度标准化的OS晶体管的泄漏电流为10×10-21A/μm(10zA/μm)以下。
通过使用上述半导体装置，可以进行神经网络NN1中的积和运算。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式4)
在本实施方式中，说明可以在上述实施方式中使用的OS晶体管的结构实例。
<晶体管的结构实例>
图17(A)是示出晶体管的结构实例的俯视图。图17(B)是沿着图17(A)的X1-X2线的截面图，图17(C)是沿着Y1-Y2线的截面图。在此，有时将X1-X2线的方向称为沟道长度方向，将Y1-Y2线的方向称为沟道宽度方向。图17(B)是示出晶体管的沟道长度方向的截面结构的图，图17(C)是示出晶体管的沟道宽度方向的截面结构的图。为了明确地示出装置结构，在图17(A)中省略部分构成要素。
根据本发明的一个方式的半导体装置包括绝缘层812至820、金属氧化物膜821至824、导电层850至853。晶体管801形成在绝缘表面。图17示出晶体管801形成在绝缘层811上的情况。晶体管801被绝缘层818及绝缘层819覆盖。
构成晶体管801的绝缘层、金属氧化物膜、导电层等可以为单层或多个膜的叠层。在制造这些层时，可以使用溅射法、分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光烧蚀(PLA：Pulsed Laser Ablation)法、CVD法、原子层沉积法(ALD法)等各种成膜方法。CVD法包括等离子体CVD法、热CVD法、有机金属CVD法等。
导电层850包括被用作晶体管801的栅电极的区域。导电层851、导电层852包括被用作源电极或漏电极的区域。导电层853包括被用作背栅电极的区域。绝缘层817包括被用作栅电极(前栅电极)一侧的栅极绝缘层的区域，由绝缘层814至绝缘层816的叠层构成的绝缘层包括被用作背栅电极一侧的栅极绝缘层的区域。绝缘层818被用作层间绝缘层。绝缘层819具有阻挡层的功能。
将金属氧化物膜821至824总称为氧化物层830。如图17(B)和图17(C)所示，氧化物层830包括依次层叠有金属氧化物膜821、金属氧化物膜822及金属氧化物膜824的区域。此外，一对金属氧化物膜823分别位于导电层851、导电层852上。在晶体管801处于开启状态时，氧化物层830的沟道形成区域主要形成在金属氧化物膜822中。
金属氧化物膜824覆盖金属氧化物膜821至823、导电层851、导电层852。绝缘层817位于金属氧化物膜823与导电层850之间。导电层851、导电层852都包括隔着金属氧化物膜823、金属氧化物膜824、绝缘层817与导电层850重叠的区域。
导电层851及导电层852通过利用用来形成金属氧化物膜821及金属氧化物膜822的硬掩模而形成。由此，导电层851及导电层852不包括与金属氧化物膜821及金属氧化物膜822的侧面接触的区域。例如，可以通过下述工序形成金属氧化物膜821、822、导电层851、导电层852。首先，在层叠的2层的金属氧化物膜上形成导电膜。将该导电膜加工(蚀刻)为所希望的形状，由此形成掩模。利用硬掩模对2层的金属氧化物膜的形状进行加工，由此形成层叠的金属氧化物膜821及金属氧化物膜822。接着，将硬掩模形成为所希望的形状，由此形成导电层851及导电层852。
作为用于绝缘层811至818的绝缘材料，有如下材料：氮化铝、氧化铝、氮氧化铝、氧氮化铝、氧化镁、氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽、硅酸铝等。绝缘层811至818由包括上述绝缘材料的单层或叠层构成。构成绝缘层811至818的层可以含有多个绝缘材料。
在本说明书等中，氧氮化物是指氧含量大于氮含量的化合物，氮氧化物是指氮含量大于氧含量的化合物。
为了抑制氧化物层830中的氧空位增加，绝缘层816至绝缘层818优选为包含氧的绝缘层。绝缘层816至绝缘层818优选使用通过加热可释放氧的绝缘膜(以下也称为“包含过剩氧的绝缘膜”)形成。通过从包含过剩氧的绝缘膜向氧化物层830供应氧，可以填补氧化物层830中的氧空位。可以提高晶体管801的可靠性及电特性。
包含过剩氧的绝缘膜为在利用热脱附谱分析法(TDS：Thermal DesorptionSpectroscopy)时膜表面温度为100℃以上且700℃以下或100℃以上且500℃以下的范围内的氧分子的释放量为1.0×1018[分子/cm3]以上的膜。氧分子的释放量优选为3.0×1020分子/cm3以上。
包含过剩氧的绝缘膜可以通过进行对绝缘膜添加氧的处理来形成。作为氧的添加处理，可以举出氧气氛下的加热处理、等离子体处理或使用离子注入法、离子掺杂法或等离子体浸没离子注入法的处理等。作为用来添加氧的气体，可以使用16O2或18O2等氧气体、一氧化二氮气体或臭氧气体等。
为了防止氧化物层830中的氢浓度增加，优选降低绝缘层812至819中的氢浓度。尤其是，优选降低绝缘层813至818中的氢浓度。具体而言，其氢浓度为2×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，进一步优选为5×1018atoms/cm3以下。
上述氢浓度是通过二次离子质谱分析法(SIMS：Secondary Ion MassSpectrometry)而测量的。
在晶体管801中，氧化物层830优选被对氧和氢具有阻挡性的绝缘层(以下也称为阻挡层)包围。通过采用该结构，可以抑制氧从氧化物层830释放出并可以抑制氢侵入到氧化物层830，由此可以提高晶体管801的可靠性及电特性。
例如，绝缘层819被用作阻挡层，绝缘层811、812、814中的至少一个被用作阻挡层。阻挡层可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氮化硅等的材料形成。
在此示出绝缘层811至818的结构实例。在该实例中，绝缘层811、812、815、819都被用作阻挡层。绝缘层816至818是包含过剩氧的氧化物层。绝缘层811是氮化硅层，绝缘层812是氧化铝层，绝缘层813是氧氮化硅层。被用作背栅电极一侧的栅极绝缘层的绝缘层814至816是氧化硅、氧化铝和氧化硅的叠层。被用作前栅极一侧的栅极绝缘层的绝缘层817是氧氮化硅层。被用作层间绝缘层的绝缘层818是氧化硅层。绝缘层819是氧化铝层。
作为用于导电层850至853的导电材料，有钼、钛、钽、钨、铝、铜、铬、钕、钪等金属或以上述金属为成分的金属氮化物(氮化钽、氮化钛、氮化钼、氮化钨)等。可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在此示出导电层850至853的结构实例。导电层850是氮化钽或钨的单层。或者，导电层850是氮化钽、钽及氮化钽的叠层。导电层851是氮化钽的单层或者氮化钽和钨的叠层。导电层852的结构与导电层851相同。导电层853是氮化钽单层或氮化钽与钨的叠层。
为了降低晶体管801的关态电流，金属氧化物膜822例如优选具有大能隙。金属氧化物膜822的能隙为2.5eV以上且4.2eV以下，优选为2.8eV以上且3.8eV以下，更优选为3eV以上且3.5eV以下。
氧化物层830优选具有结晶性。优选的是，至少金属氧化物膜822具有结晶性。通过具有上述结构，可以实现可靠性及电特性优异的晶体管801。
可以用于金属氧化物膜822的氧化物例如是In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M为Al、Ga、Y或Sn)。金属氧化物膜822不局限于包含铟的氧化物层。金属氧化物膜822例如可以使用Zn-Sn氧化物、Ga-Sn氧化物、Zn-Mg氧化物等形成。金属氧化物膜821、823、824也可以使用与金属氧化物膜822同样的氧化物形成。尤其是，金属氧化物膜821、823、824分别可以使用Ga氧化物形成。
当在金属氧化物膜822与金属氧化物膜821之间的界面形成有界面能级时，由于沟道形成区域也形成在界面附近的区域中，因此晶体管801的阈值电压发生变动。因此，金属氧化物膜821优选包含构成金属氧化物膜822的金属元素中的至少一个作为其构成要素。由此，在金属氧化物膜822与金属氧化物膜821之间的界面就不容易形成界面能级，而可以降低晶体管801的阈值电压等电特性的偏差。
金属氧化物膜824优选包含构成金属氧化物膜822的金属元素中的至少一个作为其构成要素。由此，在金属氧化物膜822与金属氧化物膜824之间的界面不容易发生界面散射，且不容易阻碍载流子的迁移，因此可以提高晶体管801的场效应迁移率。
优选的是，在金属氧化物膜821至824中，金属氧化物膜822具有最高的载流子迁移率。由此，可以在设置在远离绝缘层816、817位置的金属氧化物膜822中形成沟道。
例如，In-M-Zn氧化物等包含In的金属氧化物可以通过提高In的含量来提高载流子迁移率。在In-M-Zn氧化物中，主要是重金属的s轨道推动载流子传导，通过增加铟含量可增加s轨道的重叠，由此铟含量多的氧化物的迁移率比铟含量少的氧化物高。因此，通过将铟含量多的氧化物用于金属氧化物膜，可以提高载流子迁移率。
因此，例如，使用In-Ga-Zn氧化物形成金属氧化物膜822，并且使用Ga氧化物形成金属氧化物膜821、823。例如，当使用In-M-Zn氧化物形成金属氧化物膜821至823时，使金属氧化物膜822的In含量高于金属氧化物膜821、823的In含量。当利用溅射法形成In-M-Zn氧化物时，通过改变靶材中的金属元素的原子数比，可以改变In含量。
例如，用来形成金属氧化物膜822的靶材的金属元素的原子数比优选为In:M:Zn＝1:1:1、3:1:2或4:2:4.1。例如，用来形成金属氧化物膜821、823的靶材的金属元素的原子数比优选为In:M:Zn＝1:3:2或1:3:4。使用In:M:Zn＝4:2:4.1的靶材形成的In-M-Zn氧化物的原子数比大致为In:M:Zn＝4:2:3。
为了对晶体管801赋予稳定的电特性，优选降低氧化物层830中的杂质浓度。在金属氧化物中，氢、氮、碳、硅以及除了主要成分以外的金属元素都是杂质。例如，氢和氮引起施主能级的形成，导致载流子密度增高。此外，硅和碳引起金属氧化物中的杂质能级的形成。该杂质能级成为陷阱，有时使晶体管的电特性劣化。
例如，氧化物层830具有硅浓度为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下的区域。氧化物层830中的碳浓度也是同样的。
氧化物层830具有碱金属浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下的区域。氧化物层830的碱土金属浓度也是同样的。
氧化物层830具有氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3的区域。
上述氧化物层830中的杂质浓度是通过SIMS而测量的。
在金属氧化物膜822具有氧空位的情况下，有时因为氢进入该氧空位部而形成施主能级。其结果是，成为晶体管801的通态电流降低的要因。注意，氧空位部在氧进入时比氢进入时更加稳定。因此，通过降低金属氧化物膜822中的氧空位，有时能够提高晶体管801的通态电流。由此，通过减少金属氧化物膜822中的氢来防止氢进入氧空位部的方法对通态电流特性是有效的。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。另外，有时氢的一部分与键合于金属原子的氧键合，而产生作为载流子的电子。由于沟道形成区域设置在金属氧化物膜822中，所以当金属氧化物膜822包含氢时，晶体管801容易具有常开启特性。由此，优选尽可能减少金属氧化物膜822中的氢。
金属氧化物膜822也可以在与导电层851或导电层852接触的区域包括n型化的区域822n。区域822n通过金属氧化物膜822中的氧被导电层851或导电层852抽出的现象或者导电层851或导电层852中的导电材料与金属氧化物膜822中的元素键合的现象等形成。通过形成区域822n，可以降低导电层851或导电层852与金属氧化物膜822的接触电阻。
图17示出氧化物层830为四层结构的例子，但是不局限于此。例如，氧化物层830也可以为没有金属氧化物膜821或金属氧化物膜823的三层结构。或者，可以在氧化物层830的任意的层之间、氧化物层830之上和氧化物层830之下中的任两个以上的位置设置一层或多层与金属氧化物膜821至824同样的金属氧化物膜。
参照图18对金属氧化物膜821、822、824的叠层效果进行说明。图18是晶体管801的沟道形成区域的能带结构的示意图。
在图18中，Ec816e、Ec821e、Ec822e、Ec824e、Ec817e分别表示绝缘层816、金属氧化物膜821、金属氧化物膜822、金属氧化物膜824、绝缘层817的导带底的能量。
这里，真空能级与导带底的能量之间的能量差(也称为“电子亲和势”)是真空能级与价带顶之间的能量差(也称为电离电位)减去能隙而得到的值。另外，能隙可以利用光谱椭偏仪(HORIBA JOBIN YVON公司制造的UT-300)来测量。此外，真空能级与价带顶之间的能量差可以利用紫外线光电子能谱(UPS：Ultraviolet Photoelectron Spectroscopy)装置(PHI公司制造的VersaProbe)来测量。
因为绝缘层816、817是绝缘体，所以Ec816e及Ec817e比Ec821e、Ec822e及Ec824e更接近于真空能级(其电子亲和势小)。
金属氧化物膜822的电子亲和势比金属氧化物膜821、824大。例如，金属氧化物膜822与金属氧化物膜821的电子亲和势之差以及金属氧化物膜822与金属氧化物膜824的电子亲和势之差都为0.07eV以上且1.3eV以下。该电子亲和势之差优选为0.1eV以上且0.7eV以下，更优选为0.15eV以上且0.4eV以下。电子亲和势是真空能级与导带底之间的能量差。
当对晶体管801的栅电极(导电层850)施加电压时，沟道主要形成在金属氧化物膜821、金属氧化物膜822和金属氧化物膜824中的电子亲和势较大的金属氧化物膜822中。
铟镓氧化物具有小电子亲和势和高氧阻挡性。因此，金属氧化物膜824优选包含铟镓氧化物。镓原子的比率[Ga/(In+Ga)]例如为70％以上，优选为80％以上，更优选为90％以上。
有时在金属氧化物膜821与金属氧化物膜822之间存在金属氧化物膜821和金属氧化物膜822的混合区域。另外，有时在金属氧化物膜824与金属氧化物膜822之间存在金属氧化物膜824和金属氧化物膜822的混合区域。混合区域的界面态密度较低，因此层叠有金属氧化物膜821、822、824的区域的能带结构中，各界面附近的能量连续地变化(也称为连续接合)。
在具有上述能带结构的氧化物层830中，电子主要在金属氧化物膜822中迁移。因此，即使在金属氧化物膜821与绝缘层816之间的界面或者金属氧化物膜824与绝缘层817之间的界面存在能级，这些界面能级也不容易阻碍氧化物层830中的电子迁移，因此可以增加晶体管801的通态电流。
此外，如图18所示，虽然在金属氧化物膜821与绝缘层816之间的界面附近以及金属氧化物膜824与绝缘层817之间的界面附近有可能形成起因于杂质或缺陷的陷阱能级Et826e、Et827e，但是由于金属氧化物膜821、824的存在，可以使金属氧化物膜822远离陷阱能级Et826e、Et827e。
在此，当Ec821e与Ec822e的能量差小时，有时金属氧化物膜822的电子越过该能量差达到陷阱能级Et826e。在电子被陷阱能级Et826e俘获时，在绝缘膜的界面产生固定负电荷，这导致晶体管的阈值电压漂移到正方向。在Ec822e与Ec824e的能量差小时也是同样的。
为了减小晶体管801的阈值电压的变动而提高晶体管801的电特性，Ec821e与Ec822e的能量差以及Ec824e与Ec822e的能量差优选为0.1eV以上，更优选为0.15eV以上。
注意，晶体管801也可以具有不包括背栅电极的结构。
<叠层结构的例子>
接着，对由OS晶体管以及其他的晶体管的叠层构成的半导体装置的结构进行说明。
图19示出半导体装置860的叠层结构的例子，其中层叠有为Si晶体管的晶体管Tr100与为OS晶体管的Tr200以及电容器C100。
半导体装置860由CMOS层871、布线层W1至W5、晶体管层872、布线层W6、W7的叠层构成。
CMOS层871中设置有晶体管Tr100。晶体管Tr100的沟道形成区域设置在单晶硅片870中。晶体管Tr100的栅电极873通过布线层W1至W5与电容器C100的一个电极875连接。
晶体管层872中设置有晶体管Tr200。在图19中，晶体管Tr200与晶体管801(图17)具有同样的结构。相当于晶体管Tr200的源极和漏极中的一个的电极874与电容器C100的一个电极875连接。图19示出晶体管Tr200在布线层W5中具有背栅电极的情况。另外，布线层W6中设置有电容器C100。
如上所述，通过层叠OS晶体管与其他的元件，可以缩小电路的面积。
上述结构可以应用于在实施方式3中说明的半导体装置200等。例如，作为图14中的晶体管Tr11、晶体管Tr12及电容器C11，可以分别使用晶体管Tr100、晶体管Tr200及电容器C100。此外，作为图15中的晶体管Tr21或Tr24、晶体管Tr22、Tr23、Tr25或Tr26以及电容器C21或C22可以分别使用晶体管Tr100、晶体管Tr200及电容器C100。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式5)
在本实施方式中，对能够用于上述实施方式中说明的显示部的显示装置的结构实例进行说明。
<显示装置的结构实例1>
图20(A)示出能够用于显示部20的显示装置400的结构实例。显示装置400包括像素部401、驱动电路402及驱动电路403。
像素部401由多个像素pix构成，相当于图1中的显示区域DSP。像素pix的每一个与布线SL及布线GL连接。此外，布线GL的每一个与驱动电路402连接，布线SL的每一个与驱动电路403连接。布线GL被供应选择信号，布线SL被供应图像信号。
驱动电路402具有将选择信号供应到像素pix的功能。具体而言，驱动电路402具有将选择信号供应到布线GL的功能，布线GL具有将从驱动电路402输出的选择信号传送到像素pix的功能。此外，也可以将驱动电路402称为栅极侧驱动电路或栅极驱动器，将布线GL称为选择信号线、栅极线等。
驱动电路403具有将图像信号供应到像素pix的功能。具体而言，驱动电路403具有将图像信号供应到布线SL的功能，布线SL具有将从驱动电路403输出的图像信号传送到像素pix的功能。此外，也可以将驱动电路403称为源极侧驱动电路或源极驱动器，将布线SL称为图像信号线、源极线等。
图20(B)示出作为显示元件使用发光元件的像素pix的结构实例。图20(B)所示的像素pix包括晶体管Tr31、Tr32、电容器C31及发光元件LE。此外，这里晶体管Tr31、Tr32为n沟道型，但是也可以适当地改变晶体管的极性。
晶体管Tr31的栅极与布线GL连接，晶体管Tr31的源极和漏极中的一个与晶体管Tr32的栅极及电容器C31的一个电极连接，晶体管Tr31的源极和漏极中的另一个与布线SL连接。晶体管Tr32的源极和漏极中的一个与电容器C31的另一个电极及发光元件LE的一个电极连接，晶体管Tr32的源极和漏极中的另一个与被供应电位Va的布线连接。发光元件LE的另一个电极与被供应电位Vc的布线连接。将与晶体管Tr31的源极和漏极中的一个、晶体管Tr32的栅极及电容器C31的一个电极连接的节点称为节点N31。此外，将与晶体管Tr32的源极和漏极中的一个及电容器C31的另一个电极连接的节点称为节点N32。
这里，对电位Va为高电源电位且电位Vc为低电源电位的情况进行说明。电位Va及电位Vc在多个像素pix中可以为共同电位。电容器C31被用作用来保持节点N31的电位的存储电容器。
晶体管Tr31具有控制对节点N31供应布线SL的电位的功能。具体而言，通过控制布线GL的电位，使晶体管Tr31处于开启状态，对应于图像信号的布线SL的电位被供应到节点N31，由此进行对像素pix的写入。然后，通过控制布线GL的电位，使晶体管Tr31处于关闭状态，由此保持节点N31的电位。
根据节点N31、N32之间的电压控制流过晶体管Tr32的源极与漏极之间的电流量，由此发光元件LE以对应于该电流量的亮度发光。因此，可以控制像素pix的灰度。此外，优选使晶体管Tr32在饱和区域中工作。
另外，如图20(B)所示优选像素pix内包括两个晶体管(Tr31及Tr32)。通过采用该结构，在采用后述的底部发射结构时，可以提高像素开口率。但是，本发明的一个方式不局限于此，像素pix内也可以包括三个以上的晶体管。
图20(C)示出作为显示元件使用液晶元件的像素pix的结构实例。图20(C)所示的像素pix包括晶体管Tr33、电容器C32、液晶元件LC。此外，这里，晶体管Tr33为n沟道型晶体管，但是也可以适当地改变晶体管的极性。
晶体管Tr33的栅极与布线GL连接，晶体管Tr33的源极和漏极中的一个与液晶元件LC的一个电极及电容器C32的一个电极连接，晶体管Tr33的源极和漏极中的另一个与布线SL连接。液晶元件LC的另一个电极与被供应电位Vcom的布线连接。电容器C32的另一个电极与被供应规定的电位的布线连接。将与晶体管Tr33的源极和漏极中的一个、液晶元件LC的一个电极及电容器C32的一个电极连接的节点称为节点N3。
电位Vcom在多个像素pix中可以为共同电位。此外，电位Vcom也可以为与连接于电容器C32的另一个电极的布线相同的电位。另外，电容器C32被用作用来保持节点N33的电位的存储电容器。
晶体管Tr33具有控制对节点N33供应布线SL的电位的功能。具体而言，通过控制布线GL的电位，使晶体管Tr33处于开启状态，对应于图像信号的布线SL的电位被供应到节点N33，由此进行对像素pix的写入。然后，通过控制布线GL的电位，使晶体管Tr33处于关闭状态，由此保持节点N33的电位。
液晶元件LC包括一对电极及包含被供应一对电极间的电压的液晶材料的液晶层。包含在液晶元件LC中的液晶分子的取向根据被供应到一对电极间的电压的值变化，因此液晶层的透过率变化。由此，通过控制从布线SL供应到节点N33的电位，可以控制像素pix的灰度。
通过按每个布线GL依次进行上述工作，可以显示第一帧的图像。
当选择布线GL时，既可以使用逐行扫描方式，又可以使用隔行扫描方式。另外，当将图像信号供应到布线SL时，既可以使用向布线SL依次供应图像信号的点顺序驱动，又可以使用向所有布线SL一齐供应图像信号的线顺序驱动。此外，也可以以多个布线SL为单位依次供应图像信号。
然后，在第二帧期间，通过与上述第一帧期间同样的工作显示图像。由此，改写显示在像素部401上的图像。
作为像素pix中的晶体管所使用的半导体，可以使用硅、锗等第十四族的元素、砷化镓等化合物半导体、有机半导体、金属氧化物等。另外，半导体可以为非单晶半导体(非晶半导体、微晶半导体、多晶半导体等)也可以为单晶半导体。
像素pix中的晶体管优选在沟道形成区域中含有非晶半导体，尤其是含有氢化非晶硅(a-Si：H)。使用非晶半导体的晶体管更容易对应衬底的大面积化，例如，当制造能够对应4K2K广播或8K4K广播等的大屏幕显示装置时，可以简化制造工序。
作为像素pix所包括的晶体管也可以使用在沟道形成区域中包含金属氧化物的晶体管(OS晶体管)。OS晶体管的场效应迁移率比使用氢化非晶硅的晶体管高。此外，在形成OS晶体管的工序中不需要在形成使用多晶硅的晶体管等中需要的晶化工序。
由于OS晶体管的关态电流极小，当作为晶体管Tr31使用OS晶体管时，可以在像素pix中极长时间地保持图像信号。由此，在像素部401显示的图像没有变化的期间或变化为一定值以下的期间中，可以将图像信号的更新频度设定得极低。作为图像信号的更新频度，例如，可以设定为0.1秒间1回以下、1秒间1回以下或10秒间1回以下等。尤其是，当对应4K2K广播或8K4K广播等设置多个像素pix时，通过省略图像信号的更新可以有效地降低功耗。
<显示装置的结构实例2>
显示部20也可以使用由多个显示面板构成的显示装置。图21示出具有多个显示面板DP的显示装置410的结构实例。
显示装置410具有的多个显示面板DP分别具有根据从信号生成部30(参照图1)输入的图像信号显示图像的功能。图21示出具有I行J列(I、J为自然数)显示面板DP的显示装置410。注意，显示面板DP能够分别独立地控制显示。
通过利用多个显示面板DP显示一个图像，可以扩大图像的显示区域。例如，可以实现屏幕尺寸为对角线30英寸以上、40英寸以上、50英寸以上或60英寸以上的显示部20。另外，可以实现分辨率为全高清以上，例如分辨率为4K2K、8K4K或其以上的具有高分辨率的显示部。
在使用多个显示面板DP显示图像的情况下，一个显示面板DP的尺寸不需要大。由此，不需要使用来制造显示面板的制造装置大型化。此外，因为可以使用中小型显示面板的制造装置，所以不需要另行准备大型显示装置用设备，从而可以抑制制造成本。另外，能够防止显示面板的大型化所导致的成品率的下降。
由信号生成部30生成的信号SD被分割为I×J的信号SDdiv并对各显示面板DP供给信号SDdiv。并且，各显示面板DP根据信号SDdiv显示指定图像。由此，可以利用多个显示面板DP显示一个图像。
另外，各显示面板DP包括图20(A)所示的像素部401、驱动电路402和驱动电路403。
当在显示装置410中设置多个显示面板DP时，在多个显示面板DP中，优选在相邻的显示面板DP间连贯地设置显示区域。图22示出显示面板DP的结构例子及配置例子。
图22(A)所示的显示面板DP包括显示区域421、以及与显示区域421相邻且使可见光透过的区域422和遮断可见光的区域423。图22(A)示出显示面板DP中设置有FPC(Flexible Printed Circuit)424的例子。
显示区域421具有多个像素pix(未图示)。在区域422中，例如可以设置有构成显示面板DP的一对衬底及用来密封夹在该一对衬底之间的显示元件的密封剂等。此时，将对可见光具有透光性的材料用作设置在区域422中的构件。在区域423中，例如可以设置有与显示区域421所具有的像素pix连接的布线等。在区域423中，还可以设置有驱动电路402或驱动电路403。在区域423中，还可以设置有与FPC424连接的端子及与该端子连接的布线等。
图22(B)示出图22(A)所示的显示面板DP的配置例子。在此，作为一个例子示出相邻的四个显示面板DPa、DPb、DPc及DPd。另外，图22(C)是从与显示面相反一侧看四个显示面板时的立体示意图。
显示面板DP具有与其他显示面板DP彼此重叠的区域。具体地，以一个显示面板DP所具有的使可见光透过的区域422包括重叠于其他显示面板DP所包括的显示区域421上(显示面一侧)的区域的方式配置有显示面板DPa、DPb、DPc及DPd。此外，以一个显示面板DP所具有的遮断可见光的区域423不重叠于其他显示面板DP的显示区域421上的方式配置有显示面板DPa、DPb、DPc及DPd。
更具体而言，沿着显示面板DPa的显示区域421a的短边的区域重叠于显示面板DPb的区域422b的一部分。另外，沿着显示面板DPa的显示区域421a的长边的区域重叠于显示面板DPc的区域422c的一部分。另外，显示面板DPd的区域422d重叠于沿着显示面板DPb的显示区域421b的长边的区域以及沿着显示面板DPc的显示区域421c的短边的区域。
如此，通过显示区域421上重叠使可见光透过的区域422，可以从显示面一侧看到显示区域421。由此，能够将没有接缝且连贯地配置有显示区域421a、421b、421c及421d的区域用作显示装置410的显示区域425。
优选的是，用于显示面板DP的一对衬底具有柔性，显示面板DP具有柔性。因此，如图22(B)和图22(C)所示，使FPC424a一侧的显示面板DPa的一部分弯曲，将FPC424a重叠于相邻的显示面板DPb的显示区域421b的下侧。其结果，可以使FPC424a与显示面板DPb的背面在物理上互不干涉。另外，当将显示面板DPa与显示面板DPb重叠粘合时，由于不需要考虑FPC424a的厚度，所以可以减少显示面板DPb的区域422b的顶面与显示面板DPa的显示区域421a的顶面的高度差。其结果，可以抑制位于显示区域421a上的显示面板DPb的端部被看到。
再者，通过使各显示面板DP具有柔性，可以以显示面板DPb的显示区域421b的顶面高度与显示面板DPa的显示区域421a的顶面高度一致的方式平缓地使显示面板DPb弯曲。由此，除了显示面板DPa与显示面板DPb重叠的区域附近以外，能够使各显示区域的高度一致，从而可以提高显示在显示区域425上的图像的显示品质。
另外，为了减小邻接的两个显示面板DP之间的台阶，优选的是，显示面板DP的厚度薄。例如显示面板DP的厚度优选为1mm以下，更优选为300μm以下，进一步优选为100μm以下。
再者，通过使各显示面板DP具有柔性，可以使用多个显示面板DP形成具有曲面的显示区域。例如，如图23所示，通过沿着圆柱状的柱430的曲面设置具有柔性的显示面板DP，可以形成具有曲面的显示区域。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式6)
在本实施方式中，对上述实施方式中说明的显示装置的具体结构实例进行说明。
图24示出显示装置300的结构实例。显示装置300具有使用发光元件显示图像的功能。
显示装置300包括电极308，电极308通过各向异性导电层310与FPC309所包括的端子连接。此外，电极308通过形成在绝缘层307、绝缘层306及绝缘层305中的开口与布线304连接。电极308由与电极层341相同的材料形成。
设置在衬底301上的像素pix包括晶体管Tr32(参照图20B)。晶体管Tr32设置在绝缘层302上。晶体管Tr32包括设置在绝缘层302上的电极331，电极331上形成有绝缘层303。绝缘层303上设置有半导体层332。半导体层332上设置有电极333及电极334，电极333及电极334上设置有绝缘层305及绝缘层306，绝缘层305及绝缘层306上设置有电极335。电极333及电极334由与布线304相同的材料形成。
在晶体管Tr32中，电极331被用作栅电极，电极333被用作源电极和漏电极中的一个，电极334被用作源电极和漏电极中的另一个，电极335被用作背栅电极。
晶体管Tr32具有底栅极结构且包括背栅极，因此可以增大通态电流(on-statecurrent)。另外，可以控制晶体管的阈值。此外，为了使制造工序简化有时可以省略形成电极335。
作为用于晶体管的半导体材料，例如可以使用第14族元素(硅、锗等)或金属氧化物。典型的是，可以使用包含硅的半导体、包含砷化镓的半导体或包含铟的金属氧化物等。
形成晶体管的沟道的半导体例如可以使用硅。作为硅，尤其优选使用非晶硅。通过使用非晶硅，可以在大型衬底上高成品率地形成晶体管，所以生产性优越。
此外，可以使用具有结晶性的硅诸如微晶硅、多晶硅、单晶硅。尤其是，多晶硅与单晶硅相比能够在低温下形成，并且其场效应迁移率比非晶硅高，所以多晶硅的可靠性高。
作为形成晶体管的沟道的半导体，尤其可以使用其带隙比硅宽的金属氧化物。通过使用带隙比硅宽且载流子密度比硅小的半导体材料，可以降低晶体管的关态电流(off-state current)，所以是优选的。
另外，使用其带隙比硅宽的金属氧化物的晶体管由于其关态电流低，因此能够长期间保持储存于与晶体管串联连接的电容器中的电荷。通过将这种晶体管用于像素，能够在保持显示在各显示区域上的图像的灰度的同时，停止驱动电路。其结果是，可以实现功耗极低的显示装置。
例如，金属氧化物优选包括至少包含铟、锌及M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕或铪等金属)的表示为In-M-Zn类氧化物的材料。另外，为了减少使用该半金属氧化物的晶体管的电特性不均匀，除了上述元素以外，优选还包含稳定剂(stabilizer)。
作为稳定剂，例如有镓、锡、铪、铝或锆等。另外，作为其他稳定剂，可以举出镧系元素的镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱、镥等。
作为构成半导体层的金属氧化物，例如可以使用In-Ga-Zn类氧化物、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物、In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
注意，在此，In-Ga-Zn类氧化物是指作为主要成分包含In、Ga和Zn的氧化物，对In、Ga、Zn的比例没有限制。此外，也可以包含In、Ga、Zn以外的金属元素。
另外，半导体层和导电层也可以具有上述氧化物中的相同的金属元素。通过使半导体层和导电层具有相同的金属元素，可以降低制造成本。例如，通过使用由相同的金属组成的金属氧化物靶材，可以降低制造成本。另外，也可以共同使用对半导体层和导电层进行加工时的蚀刻气体或蚀刻液。然而，即使半导体层和导电层具有相同的金属元素，有时其组成也互不相同。例如，在晶体管及电容器的制造工序中，有时膜中的金属元素脱离而成为不同的金属组成。
构成半导体层的金属氧化物的能隙优选为2eV以上，优选为2.5eV以上，更优选为3eV以上。如此，通过使用能隙宽的金属氧化物，可以减少晶体管的关态电流。
当构成半导体层的金属氧化物为In-M-Zn氧化物时，优选用来形成In-M-Zn氧化物膜的溅射靶材的金属元素的原子数比满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子数比优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2、4:2:4.1等。注意，所形成的半导体层的原子数比分别包含上述溅射靶材中的金属元素的原子数比的±40％的范围内的误差。
优选将载流子密度低的金属氧化物用于半导体层。例如，作为半导体层可以使用载流子密度为1×1017/cm3以下，优选为1×1015/cm3以下，更优选为1×1013/cm3以下，进一步优选为1×1011/cm3以下，更进一步优选为小于1×1010/cm3，1×10-9/cm3以上的金属氧化物。因为这种半导体层的杂质浓度及缺陷能级密度低，所以具有稳定的特性。
注意，本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外，优选适当地设定半导体层的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
当构成半导体层的金属氧化物包含第14族元素之一的硅或碳时，半导体层中的氧空位增加，有可能使该半导体层变为n型。因此，优选将半导体层中的硅或碳的浓度(通过二次离子质谱分析法测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，有时当碱金属及碱土金属与金属氧化物键合时生成载流子，而使晶体管的关态电流增大。因此，优选将通过二次离子质谱分析法测得的半导体层的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
另外，金属氧化物例如也可以具有非单晶结构。非单晶结构例如包括多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高。
非晶结构的金属氧化物例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物膜例如是完全的非晶结构且不具有结晶部。
此外，金属氧化物也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有包括上述区域中的两种以上的区域的单层结构或叠层结构。
上述半导体材料除了晶体管Tr32以外还可以用于图20B中的晶体管Tr31、图20(C)中的晶体管Tr33。
显示装置300包括电容器C31。电容器C31包括电极334与电极336隔着绝缘层303重叠的区域。电极336有与电极331相同的材料形成。
图24是作为显示元件使用EL元件等发光元件的显示装置的一个例子。EL元件被分类为有机EL元件及无机EL元件。
在有机EL元件中，通过施加电压，电子从一个电极注入到EL层中，而空穴从另一个电极注入到EL层中。通过这些载流子(电子及空穴)重新结合，发光有机化合物形成激发态，当从该激发态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。EL层除了发光化合物以外也可以还包括空穴注入性高的物质、空穴传输性高的物质、空穴阻挡材料、电子传输性高的物质、电子注入性高的物质或双极性的物质(电子传输性及空穴传输性高的物质)等。EL层可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法、涂敷法等的方法形成。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用供体能级和受主能级的供体-受主重新结合型发光。薄膜型无机EL元件是其中发光层夹在电介质层之间，并且该夹着发光层的电介质层夹在电极之间的结构，其发光机理是利用金属离子的内壳层电子跃迁的局部型发光。
在图24中对作为发光元件LE使用有机EL元件的例子进行说明。
在图24中，发光元件LE与设置在像素pix中的晶体管Tr32连接。发光元件LE由电极层341、发光层342、电极层343的叠层构成，但是不局限于该结构。根据从发光元件LE取出光的方向等，可以适当地改变发光元件LE的结构。
隔壁344使用有机绝缘材料或无机绝缘材料形成。尤其优选使用感光树脂材料，在电极层341上形成开口部，并且将该开口部的侧面形成为具有连续曲率的倾斜面。
发光层342可以使用一个层构成，也可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧化碳等侵入发光元件LE，也可以在电极层343及隔壁344上形成保护层。作为保护层，可以形成氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝、DLC(Diamond Like Carbon)等。此外，在由衬底301、衬底312以及密封剂311密封的空间中设置有填充剂345并被密封。如此，为了不暴露于外部气体，优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(封入)。
作为填充剂345，除了氮或氩等惰性气体以外，也可以使用紫外线固化树脂或热固化树脂，例如可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)等。填充剂345也可以包含干燥剂。
作为密封剂311，可以使用玻璃粉等玻璃材料或者两液混合型树脂等在常温下固化的固化树脂、光固化树脂、热固化树脂等树脂材料。密封剂311也可以包含干燥剂。
另外，根据需要，也可以在发光元件的光射出面上适当地设置诸如偏振片或者圆偏振片(包括椭圆偏振片)、相位差板(λ/4板，λ/2板)、滤色片等的光学薄膜。此外，也可以在偏振片或者圆偏振片上设置抗反射膜。例如，可以进行通过利用表面的凹凸扩散反射光来降低反射眩光的抗眩光处理。
通过使发光元件具有微腔结构，能够提取色纯度高的光。另外，通过组合微腔结构和滤色片，可以防止反射眩光，而可以提高图像的可见度。
电极层341及电极层343可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、铟锡氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等的具有透光性的导电材料。
电极层341及电极层343可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等金属、其合金和其氮化物中的一种以上形成。
此外，电极层341及电极层343可以使用包含导电高分子(也称为导电聚合体)的导电组成物形成。作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的两种以上构成的共聚物或其衍生物等。
为了将发光元件LE的光提取到外部，使电极层341和电极层343中的至少一个为透明即可。显示装置根据光提取方法分类为顶面发射(顶部发射)结构、底面发射(底部发射)结构及双面发射结构。顶面发射结构为从衬底312一侧提取光的结构。底面发射结构为从衬底301一侧提取光的结构。双面发射结构为从衬底312一侧及衬底301一侧的双方提取光的结构。例如，在顶面发射结构中，使电极层343为透明即可。例如，在底面发射结构中，使电极层341为透明即可。另外，在双面发射结构中，使电极层341及电极层343都是透明即可。
图25是作为图24所示的晶体管Tr32使用顶栅型晶体管时的截面图。在图25所示的晶体管Tr32中，电极331被用作栅电极，电极333被用作源电极和漏电极中的一个，电极334被用作源电极和漏电极中的另一个。
关于图25的其他构成要素的详细内容，可以参照图24的记载。
如图24及图25所示，在作为显示元件使用发光元件时，显示装置300也可以被称为发光装置。此外，在本实施方式中，对作为显示元件使用发光元件的情况进行说明，但是，如图20(C)所示，作为显示元件也可以使用液晶元件。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式7)
在本实施方式中，对上述实施方式中说明的显示装置的具体结构实例进行说明。
本实施方式的显示装置具有利用发光元件显示图像的功能。在本实施方式中，尤其对作为发光元件使用Micro LED时的例子进行说明。在本实施方式中，说明具有双异质结的Micro LED。注意，本发明的一个方式不局限于此，也可以使用具有量子阱结的MicroLED。
通过作为显示元件使用Micro LED，可以降低显示装置的功耗。另外，可以实现显示装置的薄型·轻量化。另外，作为显示元件使用Micro LED的显示装置具有高对比度及宽视角，因此可以提高显示品质。
Micro LED的发射光的区域的面积优选为1mm2以下，更优选为10000μm2以下，进一步优选为3000μm2以下，更优选为700μm2以下。
图26(A1)示出显示装置350A的截面图。图26(A2)示出显示装置350A包括的发光元件LE1及其附近的放大图。
图26(B1)示出显示装置350B的截面图。图26(B2)示出显示装置350B包括的发光元件LE2及其附近的放大图。
图27(A1)示出显示装置350C的截面图。图27(A2)示出显示装置350C包括的发光元件LE3及其附近的放大图。
图27(B)示出显示装置350D的截面图。由于显示装置350D中的发光元件LE4具有与发光元件LE2相同的结构，所以省略放大图及其详细说明。
另外，在本实施方式的显示装置中，与图24或图25同样的结构可以参照实施方式6的记载，所以有时省略详细说明。例如，本实施方式的显示装置中的像素pix以外的结构与图24或图25相同而可以参照实施方式6的记载。
另外，本实施方式的显示装置中的像素pix中的晶体管Tr32及电容器C31与图24或图25相同，可以参照实施方式6的记载。尤其是本实施方式的显示装置优选在晶体管Tr32的沟道形成区域中包括金属氧化物。如上所述，使用金属氧化物的晶体管可以降低功耗。为此，通过组合Micro LED可以实现功耗极低的显示装置。
下面，对各图中的发光元件及其附近的结构进行详细说明。
图26(A1)和图26(A2)所示的发光元件LE1包括电极361、包覆层372、活性层373、包覆层374及电极363。
电极361通过接合层371与电极351电连接。电极351与晶体管Tr32中的电极334电连接。也就是说，电极361用作像素电极。接合层371优选使用导电性高的材料形成。
电极363通过接合层371与电极353电连接。电极351与电极353被分隔壁344电绝缘。电极363用作公共电极。
活性层373被包覆层372与包覆层374夹持。在活性层373中，电子与空穴结合发光。也就是说，也可以将活性层373称为发光层。包覆层372和包覆层374中的一方为n型包覆层，另一方为p型包覆层。包括包覆层372、活性层373及包覆层374的叠层结构以能够发射红色、黄色、绿色或蓝色等颜色的光的方式形成。例如，将镓-磷化合物、镓-砷化合物、镓-铝-砷化合物、铝-镓-铟-磷化合物、镓氮化物、铟-氮化镓化合物、硒-锌化合物等用于该叠层结构。如上所述，由于包括包覆层372、活性层373及包覆层374的叠层结构以发射红色、黄色、绿色或蓝色等颜色的光的方式形成，所以不需要形成滤色片等着色膜的工序。因此，可以抑制显示装置的制造成本。
发光元件LE1可以利用密封剂346固定到分隔壁344上。由此，可以抑制发光元件LE1的显示不良等。
图26(A1)和图26(A2)所示的发光元件LE1为底部发射结构，光从衬底301一侧射出。因此，电极351、接合层371、电极353、电极361及电极363都使用透过可见光的导电材料形成。
作为发光元件LE1，例如，在载流子衬底上形成再将其从该载流子衬底转置到衬底301上(具体而言，电极351上、电极353上及分隔壁344上)。发光元件LE1也可以根据不同颜色形成在不同的载流子衬底上并将其分别转置到衬底301上。另外，也可以在一个载流子衬底上形成分别呈现不同颜色的多个发光元件LE1，并将该多个发光素LE1一起转置到衬底301上。
图26(B1)和图26(B2)所示的发光元件LE2包括电极361、包覆层372、活性层373、包覆层374及电极362。如图26(B1)所示，一个晶体管Tr32可以与多个发光元件电连接。
电极361通过接合层371与电极351电连接。电极351与晶体管Tr32中的电极334电连接。也就是说，电极361用作像素电极。
电极362通过电极353与电极357电连接。电极351与电极357被绝缘层355电绝缘。另外，电极351与电极353被绝缘层356电绝缘。电极362用作公共电极。
活性层373被包覆层372与包覆层374夹持。
图26(B1)和图26(B2)所示的发光元件LE2为顶部发射结构，光从衬底312一侧射出。因此，电极362及电极353都使用透过可见光的导电材料形成。电极351、电极357及电极361没有透光性的限制，所以也可以使用遮光金属材料形成。另外，也可以以与发光元件LE2重叠的方式配置晶体管Tr32或电容器C31，由此可以提高开口率。
作为发光元件LE2，例如，在载流子衬底上形成再将其从该载流子衬底转置到衬底301上(具体而言，电极351上、电极357上及绝缘层355上)。转置后，通过在发光元件LE2上形成电极353，可以使电极362与电极357电连接。
图27(A1)和图27(A2)所示的发光元件LE3包括电极361、包覆层372、活性层373、包覆层374及电极363。
电极361通过接合层371与电极351电连接。电极351与晶体管Tr32中的电极334电连接。也就是说，电极361用作像素电极。
电极363通过接合层371与电极353电连接。电极351与电极353被分隔壁344电绝缘。电极363用作公共电极。
活性层373被包覆层372与包覆层374夹持。
在发光元件LE3中，电极361与电极363使用不同的材料形成。另外，包覆层372及活性层373以与电极361重叠而不与电极363重叠的方式形成。
发光元件LE3为底部发射结构，光从衬底301一侧射出。因此，电极351、接合层371及电极361都使用透过可见光的导电材料形成。电极363不与发光元件LE3的发光区域重叠，因此其透光性不受限。
图27(B)所示的发光元件LE4具有与发光元件LE2同样的结构。如图27(B)所示，一个晶体管Tr32与一个发光元件电连接。
如上所述，本实施方式的显示装置的显示元件使用Micro LED。由此，可以实现功耗低且显示质量高的显示装置。另外，通过与本发明的一个方式的半导体装置组合，可以以低功耗显示高品质的具有立体感的图像。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式8)
在本实施方式中，对可用于在上述实施方式中说明的OS晶体管的金属氧化物进行说明。下面尤其对金属氧化物与CAC(Cloud-Aligned Composite)-OS进行详细说明。
CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的沟道形成区的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(控制开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。另外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时观察到其边缘模糊而以云状连接的导电性区域。
此外，在CAC-OS或CAC-metal oxide中，导电性区域和绝缘性区域有时以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该结构中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分通过与具有宽隙的成分的互补作用，与具有窄隙的成分联动而使载流子流过具有宽隙的成分。因此，在将上述CAC-OS或CAC-metal oxide用于晶体管的沟道形成区时，在晶体管的开启状态中可以得到高电流驱动力，即，大通态电流及高场效应迁移率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
CAC-OS例如是指包含在氧化物半导体中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域以0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸混合的状态称为马赛克(mosaic)状或补丁(patch)状。
金属氧化物优选至少包含铟。尤其优选包含铟及锌。除此之外，也可以还包含铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以将In-Ga-Zn氧化物称为CAC-IGZO)是指材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数))或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数))以及镓氧化物(以下，称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下，称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数))等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下，也称为云状)。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合金属氧化物。在本说明书中，例如，当第一区域的In与元素M的原子个数比大于第二区域的In与元素M的原子个数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC(c-axis aligned crystal：c轴取向结晶)结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与金属氧化物的材料构成有关。CAC-OS是指在包含In、Ga、Zn及O的材料构成中部分地观察到以Ga为主要成分的纳米粒子的区域和部分地观察到以In为主要成分的纳米粒子的区域以马赛克状无规律地分散的构成。因此，在CAC-OS中，结晶结构是次要因素。
CAC-OS不包含组成不同的两种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意，有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS是指如下构成：一部分中观察到以该金属元素为主要成分的纳米粒子状区域和一部分中观察到以In为主要成分的纳米粒子状区域分别以马赛克状无规律地分散。
CAC-OS例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为成膜气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。另外，成膜时的成膜气体的总流量中的氧气体的流量比越低越好，例如，将氧气体的流量比设定为0％以上且低于30％，优选为0％以上且10％以下。
CAC-OS具有如下特征：通过X射线衍射(XRD：X-ray diffraction)测定法之一的Out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。
另外，在通过照射束径为1nm的电子束(也称为纳米束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构是在平面方向及截面方向上没有取向的nc(nano-crystal)结构。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析图像，可确认到：具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，CAC-OS具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在此，以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
另外，使用CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适合于各种半导体装置。
本实施方式可以与其他实施方式的记载适当地组合。
(实施方式9)
在本实施方式中，参照附图对本发明的一个方式的电子设备进行说明。
下面所示的电子设备可以安装上述实施方式中说明的显示部20及信号生成部30。由此，可以提供能够具有立体感的图像的电子设备。
作为电子设备，例如除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示图像或数据等。另外，在电子设备包括天线及二次电池时，可以用天线进行非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。
图28(A)示出电视装置的一个例子。在电视装置7100中，外壳7101中组装有显示部7000。在此示出利用支架7103支撑外壳7101的结构。
可以对显示部7000适用本发明的一个方式的显示部。
可以通过利用外壳7101所具备的操作开关或另外提供的遥控操作机7111进行图28(A)所示的电视装置7100的操作。另外，也可以在显示部7000中具备触摸传感器，也可以通过用指头等触摸显示部7000进行电视装置7100的操作。另外，也可以在遥控操作机7111中具备显示从该遥控操作机7111输出的数据的显示部。通过利用遥控操作机7111所具备的操作键或触摸面板，可以进行频道及音量的操作，并可以对显示在显示部7000上的图像进行操作。
另外，电视装置7100具备接收机及调制解调器等。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器将电视装置连接到有线或无线方式的通信网络，从而进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间等)的信息通信。
图28(B)示出笔记型个人计算机7200。笔记型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7000。
可以对显示部7000使用本发明的一个方式的半导体装置。
图29(A)和图29(B)示出数字标牌的例子。
图29(A)所示的数字标牌7300包括外壳7301、显示部7000及扬声器7303等。此外，还可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器、麦克风等。
图29(B)示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7000。
在图29(A)和图29(B)中，可以对显示部7000适用本发明的一个方式的显示部。
显示部7000越大，一次能够提供的信息量越多。显示部7000越大，越容易吸引人的注意，例如可以提高广告宣传效果。
通过将触摸面板用于显示部7000，不仅可以在显示部7000上显示静态图像或动态图像，使用者还能够直觉性地进行操作，所以是优选的。另外，在用于提供线路信息或交通信息等信息的用途时，可以通过直觉性的操作提高易用性。
如图29(A)和图29(B)所示，数字标牌7300或数字标牌7400优选通过无线通信可以与用户所携带的智能手机等信息终端设备7311或信息终端设备7411联动。例如，显示在显示部7000上的广告信息可以显示在信息终端设备7311或信息终端设备7411的屏幕上。此外，通过操作信息终端设备7311或信息终端设备7411，可以切换显示部7000的显示。
此外，可以在数字标牌7300或数字标牌7400上以信息终端设备7311或信息终端设备7411的屏幕为操作单元(控制器)执行游戏。由此，不特定多个用户可以同时参加游戏，享受游戏的乐趣。
另外，可以将根据本发明的一个方式的显示系统沿着房屋或高楼的内壁或外壁、车辆的内部装饰或外部装饰的曲面组装。图30示出将根据本发明的一个方式的显示系统安装于车辆的例子。
图30示出具备显示部5001的车辆的结构例子。作为显示部5001，可以使用根据本发明的一个方式的显示系统的显示部。注意，图30示出将显示部5001安装在右侧驾驶车辆上的例子，但不局限于此，也可以将其安装在左侧驾驶车辆上。此时，图30所示的结构的配置的左右互换。
在图30中示出配置在驾驶员座位和前排乘客座位的周围的仪表盘5002、方向盘5003及前挡风玻璃5004等。显示部5001配置在仪表盘5002的预定位置(具体而言，驾驶员的周围)，并具有大致T字型的形状。虽然在图30中示出沿着仪表盘5002设置使用多个显示面板5007(显示面板5007a、5007b、5007c及5007d)形成的一个显示部5001的例子，但是显示部5001也可以以分为多个地方的方式配置。
多个显示面板5007也可以具有柔性。在此情况下，可以将显示部5001加工为复杂形状，由此能够实现沿着仪表盘5002等的曲面设置显示部5001的结构及在方向盘的连接部分、仪表的显示部、送风口5006等上没有设置显示部5001的显示区域的结构等。
此外，也可以在车辆外部设置用来拍摄侧后方情况的照相机5005。虽然图30示出设置照相机5005代替后视镜的例子，但是也可以设置后视镜和照相机的双方。
作为照相机5005，可以使用CCD照相机或CMOS照相机。此外，也可以与上述照相机组合地使用红外线照相机。由于随着被摄体的温度变高而红外线照相机的输出电平会变高，因此可以检测或提取人或动物等生物体。
可以将照相机5005所拍摄的图像输出到显示面板5007中的任一个或多个。上述显示部5001主要用于辅助车辆的驾驶。通过使用照相机5005拍摄后方的广视角图像并将该图像显示在面板5007上，可以使驾驶员看到死角区域而防止事故发生。
此外，可以将距离图像传感器设置在汽车的屋顶上等，将使用距离图像传感器获得的图像显示在显示部5001上。作为距离图像传感器，可以使用图像传感器或激光雷达(LIDAR：Light Detection and Ranging)等。通过将使用图像传感器获得的图像和使用距离图像传感器获得的图像都显示在显示部5001上，可以将更多信息提供给驾驶员而辅助驾驶。
显示部5001还可以具有显示地图信息、交通信息、电视图像、DVD图像等的功能，例如，可以以显示面板5007a、5007b、5007c及5007d为一个显示屏幕来显示大尺寸的地图信息。注意，可以根据所显示的图像增加显示面板5007的数量。
显示面板5007a、5007b、5007c及5002d所显示的图像可以根据驾驶员的喜好自由地设定。例如，可以将电视图像或DVD图像显示在左侧的显示面板5007d上，将地图信息显示在中央部的显示面板5007b上，将仪表显示在右侧的显示面板5007c上，将音频信息显示在变速杆附近(驾驶员座位与前排乘客座位之间)的显示面板5007a上。此外，通过组合多个显示面板5007，可以对显示部5001附加故障安全的功能。例如，即使由于某种原因某个显示面板5007发生故障，通过改变显示区域，也可以使用其他显示面板5007进行显示。
本实施方式可以与其他实施方式的记载适当地组合。
符号说明
10 显示系统
20 显示部
30 信号生成部
40 运算部
100 运算装置
110 处理装置
111 运算部
112 存储部
113 传送通道
114 接口
120 输入/输出装置
121 显示部
122 操作部
123 输入/输出部
124 通信部
200 半导体装置
210 存储电路
220 参考用存储电路
230 电路
240 电路
250 电流源电路
300 显示装置
301 衬底
302 绝缘层
303 绝缘层
304 布线
305 绝缘层
306 绝缘层
307 绝缘层
308 电极
309 FPC
310 各向异性导电层
311 密封剂
312 衬底
331 电极
332 半导体层
333 电极
334 电极
335 电极
336 电极
341 电极层
342 发光层
343 电极层
344 分隔壁
345 填充剂
350A 显示装置
350B 显示装置
350C 显示装置
350D 显示装置
351 电极
353 电极
355 绝缘层
356 绝缘层
357 电极
361 电极
362 电极
363 电极
400 显示装置
401 像素部
402 驱动电路
403 驱动电路
410 显示装置
421 显示区域
422 区域
423 区域
424 FPC
425 显示区域
430 柱
801 晶体管
811 绝缘层
812 绝缘层
813 绝缘层
814 绝缘层
815 绝缘层
816 绝缘层
817 绝缘层
818 绝缘层
819 绝缘层
820 绝缘层
821 金属氧化物膜
822 金属氧化物膜
822n 区域
823 金属氧化物膜
824 金属氧化物膜
830 氧化物层
850 导电层
851 导电层
852 导电层
853 导电层
860 半导体装置
870 单晶硅片
871 CMOS层
872 晶体管层
873 栅电极
874 电极
875 电极
5001 显示部
5002 仪表盘
5003 方向盘
5004 挡风玻璃
5005 照相机
5006 送风口
5007 显示面板
7000 显示部
7100 电视装置
7101 外壳
7103 支架
7111 遥控操作机
7200 笔记本型个人计算机
7211 外壳
7212 键盘
7213 指向装置
7214 外部连接端口
7300 数字标牌
7301 外壳
7303 扬声器
7311 信息终端设备
7400 数字标牌
7401 柱
7411 信息终端设备

Claims (15)

1.一种半导体装置，包括：
第一取得部；
第二取得部；
选择部；以及
校正部，
其中，所述第一取得部具有获取关于图像场景的第一信息的功能，
所述第二取得部具有获取关于图像深度的第二信息的功能，
所述选择部具有根据所述第一信息及所述第二信息选择适合于强调图像立体感的深度图的功能，
所述校正部具有根据所述深度图校正图像数据的功能，
所述选择部包括神经网络，
所述神经网络的输入层被输入所述第二信息，
所述神经网络的输出层输出所述深度图的选择结果。
2.根据权利要求1所述的半导体装置，
其中所述第一取得部具有通过机器学习获得所述第一信息的功能，
并且所述第二取得部具有通过机器学习获得所述第二信息的功能。
3.根据权利1或2所述的半导体装置，
其中所述校正部包括转换部和强调部，
所述校正部具有进行所述图像数据的校正的功能，
并且所述强调部具有对经所述校正部校正后的所述图像数据进行强调立体感的处理的功能。
4.根据权利1或2所述的半导体装置，
其中所述神经网络包括积和运算元件，
所述积和运算元件包括具有第一晶体管、第二晶体管和电容器的存储电路，
所述第一晶体管的源极或漏极的一方与所述第二晶体管的栅极及所述电容器电连接，
并且所述第一晶体管的沟道形成区包含金属氧化物。
5.一种显示系统，包括：
使用权利要求1或2所述的半导体装置构成的信号生成部；以及
显示部，
其中，所述信号生成部具有使用经校正后的所述图像数据生成图像信号的功能，
并且，所述显示部具有根据所述图像信号显示图像的功能。
6.根据权利要求5所述的显示系统，
其中所述显示部包括显示面板，
并且所述显示面板具有柔性。
7.一种显示系统，包括：
显示部；以及
信号生成部，
其中，所述显示部包括显示面板，
所述显示面板包括显示元件和第一晶体管，
所述显示元件与所述第一晶体管电连接，
所述显示元件包括微发光二极管，
所述第一晶体管的沟道形成区包含金属氧化物，
所述信号生成部具有校正图像数据的功能以及使用经校正后的图像数据生成图像信号的功能，
并且，所述显示部具有根据所述图像信号显示图像的功能。
8.一种显示系统，包括：
显示部；以及
信号生成部，
其中，所述显示部包括显示面板，
所述显示面板包括显示元件，
所述显示元件包括微发光二极管，
所述信号生成部包括第一晶体管，
所述第一晶体管的沟道形成区包含金属氧化物，
所述信号生成部具有校正图像数据的功能以及使用经校正后的图像数据生成图像信号的功能，
并且，所述显示部具有根据所述图像信号显示图像的功能。
9.根据权利要求8所述的显示系统，
其中所述显示面板还包括第二晶体管，
所述显示元件与所述第一晶体管电连接，
所述第一晶体管的沟道形成区包含金属氧化物。
10.根据权利要求7至9中任一项所述的显示系统，
其中所述信号生成部包括第一取得部、第二取得部、选择部及校正部，
所述第一取得部具有获得关于图像场景的第一信息的功能，
所述第二取得部具有获得关于图像深度的第二信息的功能，
所述选择部具有根据所述第一信息及所述第二信息选择适合于强调图像立体感的深度图的功能，
所述校正部具有根据所述深度图校正图像数据的功能，
所述选择部包括神经网络，
所述神经网络的输入层被输入所述第二信息，
所述神经网络的输出层输出所述深度图的选择结果。
11.根据权利要求10所述的显示系统，
其中所述第一取得部具有通过机器学习获得所述第一信息的功能，
并且所述第二取得部具有通过机器学习获得所述第二信息的功能。
12.根据权利要求10所述的显示系统，
其中所述校正部包括转换部和强调部，
并且所述强调部具有对经所述校正部校正后的图像数据进行强调立体感的处理的功能。
13.根据权利要求10所述的显示系统，
其中所述神经网络包括积和运算元件，
所述积和运算元件包括具有第三晶体管、第四晶体管和电容器的存储电路，
所述第三晶体管的源极或漏极的一方与所述第四晶体管的栅极及所述电容器电连接，
并且所述第三晶体管的沟道形成区包含金属氧化物。
14.根据权利要求7至9中任一项所述的显示系统，其中所述显示面板具有柔性。
15.安装有权利要求6至9中任一项所述的显示系统的电子设备。
CN201880015034.4A 2017-03-24 2018-03-13 半导体装置、显示系统及电子设备 Active CN110352596B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017-058778 2017-03-24
JP2017058778 2017-03-24
JP2017-074244 2017-04-04
JP2017074244 2017-04-04
PCT/IB2018/051632 WO2018172881A1 (ja) 2017-03-24 2018-03-13 半導体装置、表示システム及び電子機器

Publications (2)

Publication Number Publication Date
CN110352596A true CN110352596A (zh) 2019-10-18
CN110352596B CN110352596B (zh) 2023-04-25

Family

ID=63585142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880015034.4A Active CN110352596B (zh) 2017-03-24 2018-03-13 半导体装置、显示系统及电子设备

Country Status (6)

Country Link
US (2) US10984703B2 (zh)
EP (1) EP3606062A4 (zh)
JP (1) JP7143278B2 (zh)
KR (1) KR20190133695A (zh)
CN (1) CN110352596B (zh)
WO (1) WO2018172881A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102603411B1 (ko) * 2017-12-18 2023-11-16 엘지디스플레이 주식회사 마이크로led 표시장치
TWI798308B (zh) 2017-12-25 2023-04-11 日商半導體能源研究所股份有限公司 顯示器及包括該顯示器的電子裝置
CN111630584B (zh) * 2018-01-25 2022-09-27 Ａｇｃ株式会社 透明显示装置和具备透明显示装置的夹层玻璃
CN112639937B (zh) 2018-09-05 2023-06-23 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
US12033987B2 (en) 2018-09-07 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR20210074292A (ko) * 2018-10-11 2021-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 측정 장치
GB2578769B (en) 2018-11-07 2022-07-20 Advanced Risc Mach Ltd Data processing systems
KR102612390B1 (ko) * 2018-12-19 2023-12-12 엘지디스플레이 주식회사 표시 패널 및 표시 장치
GB2583061B (en) * 2019-02-12 2023-03-15 Advanced Risc Mach Ltd Data processing systems
US11710760B2 (en) 2019-06-21 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and manufacturing method of display device
JP2021089423A (ja) 2019-11-12 2021-06-10 株式会社半導体エネルギー研究所 機能パネル、表示装置、入出力装置、情報処理装置
US11610877B2 (en) 2019-11-21 2023-03-21 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, and data processing device
KR102658371B1 (ko) 2020-04-02 2024-04-18 삼성디스플레이 주식회사 화소 회로 및 표시 패널
KR20210124573A (ko) 2020-04-03 2021-10-15 삼성디스플레이 주식회사 화소 회로 및 표시 패널
CN112294437B (zh) * 2020-10-08 2021-09-14 哈尔滨工业大学 一种基于磁梯度仪阵列的定位及其设计方法
US11693560B2 (en) 2021-01-22 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM-based cell for in-memory computing and hybrid computations/storage memory architecture
KR20230010156A (ko) 2021-07-09 2023-01-18 삼성디스플레이 주식회사 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201005673A (en) * 2008-07-18 2010-02-01 Ind Tech Res Inst Example-based two-dimensional to three-dimensional image conversion method, computer readable medium therefor, and system
CN101938670A (zh) * 2009-06-26 2011-01-05 Lg电子株式会社 图像显示装置及其操作方法
CN102812715A (zh) * 2011-01-27 2012-12-05 松下电器产业株式会社 三维图像摄影装置以及三维图像拍摄方法
CN103226810A (zh) * 2012-01-26 2013-07-31 索尼公司 图像处理设备和图像处理方法
CN103515544A (zh) * 2012-06-15 2014-01-15 苹果公司 背沟道蚀刻金属氧化物薄膜晶体管和工艺
US20140151686A1 (en) * 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104919900A (zh) * 2012-12-17 2015-09-16 勒克斯维科技公司 智能像素照明和显示微控制器
US20150294626A1 (en) * 2014-04-14 2015-10-15 Apple Inc. Organic Light-Emitting Diode Display With Compensation for Transistor Variations
US20170103688A1 (en) * 2015-10-09 2017-04-13 Apple Inc. Systems and methods for indirect light-emitting-diode voltage sensing in an electronic display

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ID27878A (id) * 1997-12-05 2001-05-03 Dynamic Digital Depth Res Pty Konversi image yang ditingkatkan dan teknik mengenkodekan
JP2012122816A (ja) 2010-12-07 2012-06-28 Nippon Telegr & Teleph Corp <Ntt> ３次元情報取得方法、３次元情報取得装置、および３次元情報取得プログラム
JP2012253644A (ja) 2011-06-06 2012-12-20 Sony Corp 画像処理装置および方法、並びにプログラム
JP2013172214A (ja) 2012-02-17 2013-09-02 Sony Corp 画像処理装置、および画像処理方法、並びにプログラム
KR20160064978A (ko) 2014-11-28 2016-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 모듈, 표시 시스템, 및 전자 기기
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10019657B2 (en) * 2015-05-28 2018-07-10 Adobe Systems Incorporated Joint depth estimation and semantic segmentation from a single image
US10277877B2 (en) * 2015-11-13 2019-04-30 Vefxi Corporation 3D system including a neural network
US10643511B2 (en) * 2016-08-19 2020-05-05 Apple Inc. Electronic device display with monitoring circuitry

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201005673A (en) * 2008-07-18 2010-02-01 Ind Tech Res Inst Example-based two-dimensional to three-dimensional image conversion method, computer readable medium therefor, and system
CN101938670A (zh) * 2009-06-26 2011-01-05 Lg电子株式会社 图像显示装置及其操作方法
CN102812715A (zh) * 2011-01-27 2012-12-05 松下电器产业株式会社 三维图像摄影装置以及三维图像拍摄方法
CN103226810A (zh) * 2012-01-26 2013-07-31 索尼公司 图像处理设备和图像处理方法
CN103515544A (zh) * 2012-06-15 2014-01-15 苹果公司 背沟道蚀刻金属氧化物薄膜晶体管和工艺
US20140151686A1 (en) * 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104919900A (zh) * 2012-12-17 2015-09-16 勒克斯维科技公司 智能像素照明和显示微控制器
US20150294626A1 (en) * 2014-04-14 2015-10-15 Apple Inc. Organic Light-Emitting Diode Display With Compensation for Transistor Variations
US20170103688A1 (en) * 2015-10-09 2017-04-13 Apple Inc. Systems and methods for indirect light-emitting-diode voltage sensing in an electronic display

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WEI HAO等: "《A 2D-TO-3D CHIP AND ITS APPLICATION TO TV SYSTEMS》", 《2011 INTERNATIONAL CONFERENCE ON 3D IMAGING(IC3D)》 *

Also Published As

Publication number Publication date
JPWO2018172881A1 (ja) 2020-06-11
CN110352596B (zh) 2023-04-25
EP3606062A1 (en) 2020-02-05
KR20190133695A (ko) 2019-12-03
US10984703B2 (en) 2021-04-20
EP3606062A4 (en) 2020-12-09
JP7143278B2 (ja) 2022-09-28
WO2018172881A1 (ja) 2018-09-27
US20210297646A1 (en) 2021-09-23
US20200027388A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
CN110352596A (zh) 半导体装置、显示系统及电子设备
JP6736791B1 (ja) 発光装置
JP2018136537A (ja) 半導体装置及び表示システム
JP7068753B2 (ja) 機械学習方法、機械学習システム
CN104205199B (zh) 显示装置以及电子设备
TWI772447B (zh) 顯示系統及資料處理方法
JP2023071740A (ja) 表示装置
CN104134673B (zh) 显示装置及其制造方法
CN1757052B (zh) 显示装置、折叠型便携终端
JP2023063320A (ja) 表示装置
CN111052215A (zh) 显示装置及电子设备
CN107544166A (zh) 显示设备
CN111034183B (zh) 图像处理方法、半导体装置及电子设备
CN109121438A (zh) 半导体装置以及包括该半导体装置的显示装置
CN117116946A (zh) 半导体装置、显示装置以及半导体装置的制造方法
WO2019048966A1 (ja) 表示システム
CN109360838A (zh) 一种感控显示面板及感控显示装置
CN108473334A (zh) 金属氧化物膜以及半导体装置
JP2022058453A (ja) 半導体装置、表示システム、電子機器
WO2019030615A1 (ja) 表示装置
CN110024135A (zh) 半导体装置
CN111279408A (zh) 显示装置、显示装置的驱动方法以及电子设备
CN110226219A (zh) 半导体装置以及半导体装置的制造方法
CN108538916A (zh) 半导体装置及半导体装置的制造方法
JP2019020687A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant