CN110352560B - 面积高效的数模转换器和模数转换器 - Google Patents

面积高效的数模转换器和模数转换器 Download PDF

Info

Publication number
CN110352560B
CN110352560B CN201780087810.7A CN201780087810A CN110352560B CN 110352560 B CN110352560 B CN 110352560B CN 201780087810 A CN201780087810 A CN 201780087810A CN 110352560 B CN110352560 B CN 110352560B
Authority
CN
China
Prior art keywords
dac
resistive
cell
switches
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780087810.7A
Other languages
English (en)
Other versions
CN110352560A (zh
Inventor
张俊
王煊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN110352560A publication Critical patent/CN110352560A/zh
Application granted granted Critical
Publication of CN110352560B publication Critical patent/CN110352560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

用于将M位数字值转换为模拟信号的数模转换器(DAC)(100)包括电容性DAC(104)和电阻性DAC(116)。电容性DAC(104)被配置为将数字值的N个最高有效位转换为模拟信号。电阻性DAC(116)被配置为将数字值的M‑N个最低有效位(LSB)转换为模拟信号。电阻性DAC(116)包括粗略DAC(106)和精细DAC(108)。粗略DAC(106)被配置为将M‑N个最低有效位中的R个最高有效位转换为模拟信号。粗略DAC(106)的输出可切换地耦合到电容性DAC(104)的第一电容器。精细DAC(108)被配置为将M‑N个最低有效位中的M‑N‑R个最低有效位转换为模拟信号。精细DAC(108)的输出可切换地耦合到电容性DAC(104)的第二电容器。

Description

面积高效的数模转换器和模数转换器
背景技术
模数转换器(ADC)是将连续信号(即模拟信号)转换为离散时间(数字)表示的电子装置。模数转换器可以将输入模拟电压或电流转换为数字值。数字值可以与输入模拟信号的电压电平的量值(magnitude)成比例。转换器的分辨率指示它可以在模拟值范围内产生的离散值的数量。当以二进制形式电子地存储值时，分辨率以位表示。
逐次逼近型ADC对模拟电压输入进行采样，并应用二进制搜索以收敛在最优表示模拟电压输入的数字值上。在逐次逼近ADC中，控制电路系统为数模转换器(DAC)提供近似值。DAC从近似值生成模拟电压，并且比较器将采样和保持的模拟电压输入与DAC生成的电压进行比较。控制电路系统基于比较的电压连续地确定数字输出值的每个位的值。
发明内容
本文公开了逐次逼近模数转换器(ADC)和用于ADC的数模转换器(DAC)。在一个实施例中，模数转换器(ADC)包括逐次逼近电路系统和数模转换器(DAC)。逐次逼近电路系统被配置为对最佳表示模拟输入信号的数字值执行二进制搜索。DAC耦合到逐次逼近逻辑。DAC被配置为将M位数字值转换为模拟信号。DAC包括电容性DAC和电阻性DAC。电容性DAC被配置为将数字值的N个最高有效位(MSB)转换为模拟信号。电阻性DAC被配置为将数字值的M-N个最低有效位(LSB)转换为模拟信号。电阻性DAC包括粗略DAC和精细DAC。粗略DAC被配置为将M-N个LSB的R个最高有效位转换为模拟信号。精细DAC被配置为将M-N个最低有效位的M-N-R个LSB转换为模拟信号。
在另一实施例中，用于将M位数字值转换为模拟信号的DAC包括电容性DAC和电阻性DAC。电容性DAC被配置为将数字值的N个MSB转换为模拟信号。电阻性DAC被配置为将数字值的M-N个LSB转换为模拟信号。电阻性DAC包括粗略DAC和精细DAC。粗略DAC被配置为将M-N个LSB的R个最高有效位转换为模拟信号。粗略DAC的输出可切换地耦合到电容性DAC的第一电容器。精细DAC被配置为将M-N个LSB的M-N-R个LSB转换为模拟信号。精细DAC的输出可切换地耦合到电容性DAC的第二电容器。
在进一步的实施例中，用于将M位数字值转换为模拟信号的DAC包括电容性DAC和电阻性DAC。电容性DAC被配置为将数字值的N个MSB转换为模拟信号。电阻性DAC被配置为将数字值的M-N个LSB转换为模拟信号。电阻性DAC包括粗略DAC和精细DAC。粗略DAC被配置为将M-N个LSB的R个最高有效位转换为模拟信号。粗略DAC包括2R-1个顺序连接的单元电阻器和2R个开关。开关中的每个连接到粗略DAC的不同电压。粗略DAC的输出可切换地耦合到电容性DAC的第一电容器。精细DAC被配置为将M-N个最低有效位的M-N-R个LSB转换为模拟信号。精细DAC包括2(M-N-R)个顺序连接的单元电阻器和2(M-N-R)个开关。精细DAC的开关中的每个连接到精细DAC的单元电阻器中的一个的端子。精细DAC的输出可切换地耦合到电容性DAC的第二电容器。精细DAC的电阻等效于单元电阻器。
附图说明
对于各种示例的详细描述，现在将参考附图，其中：
图1示出了根据各种示例的包括数模转换器(DAC)的逐次逼近模数转换器(ADC)的示意图；
图2示出了根据各种示例的适用于逐次逼近ADC的电阻性DAC的示意图；
图3A和图3B示出了根据各种示例的适用于逐次逼近ADC的精细DAC的示例；
图4示出了根据各种示例的适用于逐次逼近ADC的电阻性DAC的示意图；
图5示出了根据各种示例的具有解码电路系统的精细DAC的框图；
图6示出了根据各种示例的适用于逐次逼近ADC的DAC的示意图；
图7A至图7C示出了根据各种示例的适用于精细DAC的校准电路系统的示意图；
图8示出了根据各种示例的包括校准电路系统的精细DAC；以及
图9示出了根据各种示例的适用于差分逐次逼近ADC的差分DAC的示意图。
具体实施方式
在以下描述和权利要求中使用某些术语来指代特定系统部件。如本领域技术人员将理解的，不同的公司可以通过不同的名称来指代部件。本文档无意区分名称不同但功能相同的部件。在下面的讨论和权利要求中，术语“包括”和“包含”以开放式的方式使用，并因此应该被解释为“包括但不限于.......”。此外，术语“耦合”或“耦连”旨在表示间接或直接的有线或无线连接。因此，如果第一装置耦合到第二装置，则该连接可以通过直接连接或通过经由其他装置和连接的间接连接。“基于”的叙述旨在表示“至少部分地基于”。因此，如果X基于Y，则X可以是Y和任何数量的其他因素的函数。
模数转换器(ADC)和数模转换器(DAC)通常被合并为较大集成电路的子系统。例如，微控制器集成电路可以包括DAC或ADC。ADC或DAC的电路面积是影响集成电路总成本的一个因素。因此，减小ADC或DAC电路面积可以降低集成电路成本。
本文公开的DAC和ADC的实施例包括混合电容电阻性DAC，其包括电容性DAC和电阻性DAC两者。电阻性DAC包括粗略电阻性DAC和精细电阻性DAC，其用比常规混合DAC中少得多的电阻器实现。例如，在常规的混合电容电阻性DAC中，七位电阻性DAC可以包括128个单元电阻器和128个开关。相反，根据本公开的实施例的七位电阻性DAC可以仅包括31个单元电阻器和24个开关。因此，本文公开的梯形电阻器DAC包括更少的电阻器、更少的开关、占用更少的电路面积，并且比常规的梯形电阻器DAC消耗更少的功率。本文公开的电阻性DAC的实施例还提供恒定的阻抗和电流负载，这降低了参考缓冲器设计复杂性，并且相对于常规的R-2R DAC降低了由DAC阻抗和电流负载切换引入的噪声。
图1示出了根据各种示例的逐次逼近ADC 100的示意图。ADC 100包括混合电容电阻性DAC 102和逐次逼近电路系统114。DAC 102包括电容性DAC 104，以及包括粗略电阻性DAC 106和精细电阻性DAC 108的电阻性DAC 116。电容性DAC 104包括电容器110，其在图1中示出为电容器110-1至110-12。电容性DAC 104示出为五位DAC。在一些实施例中，电容性DAC 104可以转换不同数量的位，并且包括不同数量的电容器110。电容器110耦合到比较器112并且耦合到多个开关，该多个开关可切换地将电容器110连接到输入信号、参考信号、或电阻性DAC 116的输出。
逐次逼近电路系统114应用比较器112的输出以对DAC 102转换为幅度最接近模拟输入信号(例如，AINP/M)的模拟信号的值执行二进制搜索。逐次逼近电路系统114生成控制电容性DAC 104、粗略电阻性DAC 106和精细电阻性DAC 108的操作的信号。例如，逐次逼近电路系统114可以提供将电容器110在模拟输入、参考电压和电阻性DAC输出之间进行切换的信号，以测试与电容性DAC 104的每个位相关联的电压。逐次逼近电路系统114可以提供代表数字值的有效位的信号，其中提供给电阻性DAC 116的有效位低于提供给电容性DAC104的有效位。在提供给电阻性DAC 116的信号中，可以向粗略电阻性DAC 104提供表示较高有效位的选定数量的信号，并且可以向精细电阻性DAC 108提供表示较低有效位的信号。例如，在将12位数字值转换为模拟信号的DAC 102的实施例中，电容性DAC 104可以将数字值的五个最高有效位(例如，位11-7)转换为模拟信号，粗略电阻性DAC 106将接下来的四个位(例如，位6-3)转换为模拟信号，并且精细电阻性DAC 108可以将最低的三个有效位(例如，位2-0)转换为模拟信号。DAC 102的实施例可以将各种数量的数字位转换为模拟信号，并且在DAC 102的不同实施例中，电容性DAC 104、粗略DAC 106和精细DAC 108中的每个可以将各种位数转换为模拟信号。
图2示出了根据各种示例的适用于逐次逼近ADC 100的电阻性DAC 116的示意图。电阻性DAC 116包括粗略DAC 106和精细DAC 108。粗略DAC 106包括串联连接的多个单元电阻器202(示出为单元电阻器202-X)。例如，粗略DAC 106在图2中示出为四位DAC，并包括串联连接的15个单元电阻器202-2至202-16。粗略DAC 106还包括多个开关204-0至204-15(统称为开关204)。开关204-1至204-15中的每个连接到单元电阻器202中的一个的端子。开关204-0连接到底部参考电压源VRB(例如，接地)。逐次逼近电路系统114控制开关204的断开和闭合，以针对每个四位数字值产生粗略DAC 106的电压输出。单元电阻器202-15连接到顶部参考电压源(例如，VRT)。因此，粗略DAC 106的四位实施例包括15个单元电阻器202和16个开关204。粗略DAC106还可以包括解复用电路系统，以选择性地闭合对应于每个不同的四位数字值的开关204中的一个。
精细DAC 108的一端连接到粗略DAC 106，而另一端连接到底部参考电压源。精细DAC 108包括单元电阻器202，其被布置成提供等效于一个单元电阻器202的电阻。在图2中，精细DAC 108的所示实施例是三位DAC。精细DAC 108包括串联连接的第一多个单元电阻器(202-1A、202-1B、202-1C、202-1D、202-1E、202-1F、202-1G)，以及与第一多个单元电阻器202并联连接的单个单元电阻器202-1H。第二多个单元电阻器(202-1J至202-1K)彼此并联连接，并与由单元电阻器202-1A-202-1H形成的组合电阻串联连接。第二多个单元电阻器202连接到底部参考电压源。第二多个中的电阻器的数量可以比第一多个中的电阻器的数量多一个。精细DAC 108还包括多个开关205(205-0至205-7)。开关205-1至205-7中的每个连接到单元电阻器202中的两个的接合点。开关205-0连接到底部参考电压。因此，精细DAC108的三位实施例包括16个单元电阻器202和八个开关205。精细DAC 108还可以包括解复用电路系统，以选择性地闭合对应于每个不同的三位数字值的开关205中的一个。
因此，图2的七位电阻性DAC 116包括31个电阻器和24个开关。相反，常规的七位电阻性DAC可以包括128个电阻器和128个开关。
图3A和图3B示出了根据各种示例的适用于逐次逼近ADC的精细电阻性DAC的附加示例。图3A示出了两位精细DAC 300。精细DAC 300类似于精细DAC 108，但包括更少的电阻器和开关以适应更小数字值的转换。精细DAC 300包括串联连接的第一多个单元电阻器(302-1A，302-1B，302-1C)，以及与第一多个单元电阻器302并联连接的单个单元电阻器302-1D。第二多个单元电阻器(302-1E至302-1H)彼此并联连接，并且与由单元电阻器302-1A至302-1D形成的组合电阻串联连接。第二多个单元电阻器302连接到底部参考电压源。精细DAC 300还包括多个开关(305-0至305-3)。开关305-1至305-3中的每个连接到单元电阻器302中的两个的接合点。开关305-0连接到底部参考电压。因此，精细DAC 300的两位实施例包括八个单元电阻器302和四个开关305。
图3B示出了一位精细DAC 310。精细DAC 310类似于精细DAC 300，但包括更少的电阻器和开关以适应单个位数字值的转换。精细DAC 310包括与第二单元电阻器312-1B并联连接的第一单元电阻器312-1A。第三单元电阻器和第四单元电阻器(312-1C和312-1D)彼此并联连接，并且与由单元电阻器312-1A和312-1B形成的组合电阻串联连接。第三单元电阻器和第四单元电阻器(312-1C和312-1D)连接到底部参考电压源。精细DAC 310还包括多个开关(315-0和315-1)。开关315-1连接到单元电阻器中的两个312-1A、312-1C的接合点。开关315-0连接到底部参考电压。因此，精细DAC 310的一位实施例包括四个单元电阻器312和两个开关315。
图4示出了根据各种示例的适用于逐次逼近ADC的电阻性DAC 400的示意图。电阻性DAC 400包括串联连接并且被布置为二维阵列的多个单元电阻器406。DAC 400通常被配置为四位粗略DAC，其中第一两位解码器402基于四位数字值的两位选择单元电阻器阵列的行，并且第二两位解码器404基于四位数字值的另外两位选择单元电阻器阵列的列。单元电阻器406-16和开关408-16可以实现为如本文所公开的精细电阻性DAC的实施例。例如，单元电阻器406-16和开关408-16可以实现为精细电阻性DAC 108的实施例。
表1定义了七位电阻性DAC 400的一些输出电压：
表1
图5示出了根据各种示例的具有适用于电阻性DAC 400的解码电路系统的精细电阻性DAC的示意图。电阻器阵列504可以如图2的精细DAC 108中所示布置。三位解码器502解码三位数字值以选择精细DAC 108的八个开关中的一个，从而选择精细DAC的输出电压。
图6示出了根据各种示例的适用于逐次逼近ADC的12位DAC 600的实施例的示意图。DAC 600类似于DAC 102，但在电容性DAC 604中包括附加一对电容器610-13和610-14。粗略电阻性DAC 106与电容性DAC 604的连接类似于电容性DAC104中的连接。在电容性DAC604中，精细电阻性DAC 108连接到电容器610-14。在DAC 600的一些实施例中，可以采用粗略电阻性DAC 400(如图4所示)来代替粗略电阻性DAC 106。
精细电阻性DAC 108(或本文公开的其他精细电阻性DAC)的一些实施例可以包括校准电路系统，以补偿单元电阻器202的值的不确定性或在精细DAC 108的电路系统中的影响精细DAC产生的输出电压的其他变化。图7A至图7C示出了根据各种示例的适用于精细DAC108的校准电路系统的示意图。校准电路系统通常类似于精细DAC本身的电路系统。图7A示出了四分之一步进(step)校准单元702，其包括八个单元电阻器和四个开关。校准单元702包括串联连接的第一多个单元电阻器(710-1、710-2、710-3)，以及与第一多个单元电阻器710并联连接的单个单元电阻器710-4。单元电阻器710-1连接到顶部电压源。第二多个单元电阻器(710-5至710-8)彼此并联连接，并且与由单元电阻器710-1至710-4形成的组合电阻串联连接。第二多个单元电阻器710连接到底部电压源。校准单元702还包括多个开关(712-1至712-4)。开关712-2到712-4中的每个连接到单元电阻器710中的两个的接合点。开关712-1连接到顶部电压源。
图7B示出了包括六个单元电阻器和三个开关的三分之一步进校准单元704。校准单元704包括串联连接的第一多个单元电阻器(720-1、720-2)，以及与第一多个单元电阻器710并联连接的单个单元电阻器720-3。单元电阻器720-1连接到顶部电压源。第二多个单元电阻器(720-4至720-6)彼此并联连接，并且与由单元电阻器720-1至720-3形成的组合电阻串联连接。第二多个单元电阻器720连接到底部电压源。校准单元704还包括多个开关(722-1至712-3)。开关722-2和722-3中的每个连接到单元电阻器720中的两个的接合点。开关722-1连接到顶部电压源。
图7C示出了半步进校准单元706，其包括四个单元电阻器和两个开关。校准单元706包括并联连接的第一多个单元电阻器730-1和730-2。单元电阻器730-1连接到顶部电压源。第二多个单元电阻器720-3和730-4彼此并联连接，并且与由单元电阻器730-1和730-2形成的组合电阻串联连接。第二多个单元电阻器720连接到底部电压源。校准单元706还包括多个开关732-1和732-2)。开关732-2连接到单元电阻器730-1和730-3中的两个的接合点。开关732-1连接到顶部电压源。
校准单元的其他实施例可以包括八分之一步进校准单元，其包括十六个单元电阻器和八个开关；五分之一步进校准单元，其包括十个单元电阻器和五个开关；七分之一步进校准单元，其包括十四个单元电阻器和七个开关，六分之一步进校准单元，其包括十二个单元电阻器和六个开关；五分之一步进校准单元，其包括十个单元电阻器和五个开关，等等。校准单元的开关可以根据由逐次逼近电路系统114执行的校准过程来选择，作为ADC 100的初始化的一部分。
可以以各种方式应用校准单元以实现精细DAC 108的校准。例如，图2所示的精细DAC 108或粗略DAC 106的单元电阻器202-1G和/或202-1K和/或其他单元电阻器202可以由校准单元702代替，以提供1/4LSB的校准步进和+/-2LSB的校准范围。因此，实施例可以提供校准而不包括如常规实现方式中的校准DAC。图8示出了精细电阻性DAC 800的实施例，其包括根据各种示例的校准电路系统。精细电阻性DAC 800是三位DAC，其通常类似于精细电阻性DAC108，但是用校准单元代替串联单元电阻器202中的一些。在精细电阻性DAC800中，校准单元802-1、802-2、802-3和802-4代替串联连接的单元电阻器202中的四个。校准单元802是类似于校准单元706的半步进校准单元。校准单元的输出VDAC_CAL可以提供给电容性DAC的电容器以调节DAC输出电压。
图9示出了根据各种示例的适用于逐次逼近差分ADC的差分DAC 900的示意图。差分DAC 900是16位DAC。差分DAC 900包括粗略电容性DAC、精细电容性DAC、包括粗略电阻性DAC 906-1和精细电阻性DAC 908-1的第一电阻性DAC 914-1，以及包括粗略电阻性DAC906-2和精细电阻性DAC 908-2的第二电阻性DAC 914-2。粗略电容性DAC和精细电容性DAC是五位DAC，并且电阻性DAC 914是七位DAC。粗略电阻性DAC 906可以类似于粗略电阻性DAC106。精细电阻性DAC 908可以类似于精细电阻性DAC 800或108。粗略电阻性DAC 906-1和906-2分别耦合到电容性DAC 902的电容器904-4和904-3。精细电阻性DAC 908-1和908-2分别耦合到电容性DAC 902的电容器904-1和904-2。精细电阻性DAC 908-1、908-2中的每个的校准电压输出连接到耦合到粗略电容性DAC和精细电容性DAC的电容器。
使用精细电阻性DAC 800来实现DAC 908，差分DAC 900可以用于全差分逐次逼近ADC，其具有两个校准位、1/4LSB的校准步进，以及校准范围≈+/-4LSB。通过用校准单元706替换八个单元电阻器，可以在精细电阻性DAC 108上增加二十四个单元电阻器来实现校准。与具有1/4LSB校准步进和+/-4LSB范围的常规十六位ADC相比，DAC 900可以被实现为在电阻性DAC中少66个单元电阻器和少208个开关，并且具有24个单元电阻器和16个开关以代替附加的电阻校准DAC和附加的32个开关。因此，就电路面积而言，DAC 900的实施例可以比等效的常规实现方式充分地更高效，而不会损失性能。
以上讨论旨在说明本发明的原理和各种实施例。一旦完全理解上述公开内容，许多变体和修改对于本领域技术人员将变得显而易见。旨在将所附权利要求解释为包含所有此些变体和修改。

Claims (18)

1.一种模数转换器即ADC，包括：
逐次逼近电路系统，其被配置为对最佳地表示模拟输入信号的数字值执行二进制搜索；
耦合到逐次逼近逻辑的数模转换器即DAC，所述DAC被配置为将M位数字值转换为模拟信号，所述DAC包括：
耦合到所述逐次逼近逻辑的比较器；
第一电容性DAC，其耦合到所述比较器并被配置为将所述数字值的N个最高有效位转换为模拟信号；
第二电容性DAC，其与所述第一电容性DAC串联耦合到所述比较器并被配置为将所述数字值的所述N个最高有效位转换为模拟信号；
第一电阻性DAC，其被配置为将所述数字值的M-N个最低有效位即LSB转换为模拟信号；以及
第二电阻性DAC，其被配置为将所述数字值的M-N个最低有效位转换为模拟信号，其中所述第一电阻性DAC和所述第二电阻性DAC中的每一个包括：
相应粗略DAC，其被配置为将所述M-N个最低有效位中的R个最高有效位转换为模拟信号；以及
相应精细DAC，其被配置为将所述M-N个最低有效位中的M-N-R个最低有效位转换为模拟信号，
其中对于所述第一电阻性DAC：
所述相应粗略DAC的输出耦合到与所述第二电容性DAC耦合的第一电容器，并且所述相应精细DAC的输出耦合到与所述第二电容性DAC耦合的第二电容器；并且
其中对于所述第二电阻性DAC：
所述相应粗略DAC的输出可切换地耦合到与所述第二电容性DAC耦合的第三电容器，并且所述相应精细DAC的输出可切换地耦合到与所述第二电容性DAC耦合的第四电容器。
2.根据权利要求1所述的ADC，其中，对于所述第一电阻性DAC和所述第二电阻性DAC中的每一个，所述相应粗略DAC包括2R-1个顺序连接的单元电阻器和2R个开关，所述开关中的每个连接到所述相应粗略DAC中的不同电压。
3.根据权利要求2所述的ADC，其中，对于所述第一电阻性DAC和所述第二电阻性DAC中的每一个，所述顺序连接的单元电阻器的第一端连接到顶部参考电压，并且所述顺序连接的单元电阻器的第二端连接到所述相应精细DAC。
4.根据权利要求1所述的ADC，其中，对于所述第一电阻性DAC和所述第二电阻性DAC中的每一个，所述相应精细DAC包括2(M-N-R)个顺序连接的单元电阻器和2(M-N-R)个开关，所述开关中的每个连接到所述单元电阻器中的一个的端子。
5.根据权利要求4所述的ADC，其中，对于所述第一电阻性DAC和所述第二电阻性DAC中的每一个，所述顺序连接的单元电阻器的第一端连接到所述相应粗略DAC，并且所述顺序连接的单元电阻器的第二端连接到底部参考电压。
6.根据权利要求5所述的ADC，其中，对于所述第一电阻性DAC和所述第二电阻性DAC中的每一个，所述相应精细DAC包括与连接到所述底部参考电压的所述顺序连接的单元电阻器中的一个并联连接的2(M-N-R)-1个单元电阻器。
7.根据权利要求6所述的ADC，其中，对于所述第一电阻性DAC和所述第二电阻性DAC中的每一个，所述相应精细DAC包括与未连接到所述底部参考电压的所述顺序连接的单元电阻器中的2(M-N-R)-1个并联连接的给定单元电阻器，其中所述给定单元电阻器的第一端子连接到所述相应粗略DAC，并且所述给定单元电阻器的第二端子连接到并联连接的所述2(M -N-R)-1个单元电阻器的公共端子。
8.根据权利要求6所述的ADC，其中，对于所述第一电阻性DAC和所述第二电阻性DAC中的每一个，所述相应精细DAC包括校准电路，所述校准电路替代所述顺序连接的单元电阻器中的至少一个或并联连接的所述单元电阻器中的至少一个，所述校准电路包括：
串联连接的2Y个单元电阻器；
2Y个开关，所述开关中的一个对应于所述2Y个单元电阻器中的每个；
与串联连接的所述2Y个单元电阻器中的一个并联连接的2Y-1个单元电阻器；以及
并联连接在串联连接的所述单元电阻器中的2Y-1个的两端的附加的单元电阻器。
9.根据权利要求1所述的ADC，其中，对于所述第一电阻性DAC和所述第二电阻性DAC中的每一个，所述相应粗略DAC包括：
2R个顺序连接的单元电阻器，其布置为每行R个单元电阻器和每列R个单元电阻器的阵列；
2R个开关，所述开关中的一个对应于所述顺序连接的单元电阻器中的每个；
行解码器，其连接到所述2R个开关，并被配置为基于所述数字值的位选择所述阵列的行；
R个列开关，所述列开关中的每个对应于所述阵列的列；以及
列选择器，其耦合到所述R个列开关，并被配置为基于所述数字值的位选择所述阵列的列；
其中所述相应精细DAC用作所述2R个顺序连接的单元电阻器中的一个。
10.一种用于将M位数字值转换为模拟信号的数模转换器即DAC，所述DAC包括：
第一电容性DAC，其被配置为将所述数字值的N个最高有效位转换为模拟信号；
第二电容性DAC，其与所述第一电容性DAC串联耦合并被配置为将所述数字值的所述N个最高有效位转换为模拟信号；以及
第一电阻性DAC，其被配置为将所述数字值的M-N个最低有效位即LSB转换为模拟信号；以及
第二电阻性DAC，其被配置为将所述数字值的M-N个最低有效位转换为模拟信号，其中所述第一电阻性DAC和所述第二电阻性DAC中的每一个包括：
相应粗略DAC，其被配置为将所述M-N个最低有效位中的R个最高有效位转换为模拟信号；以及
相应精细DAC，其被配置为将所述M-N个最低有效位中的M-N-R个最低有效位转换为模拟信号，其中：
对于所述第一电阻性DAC：
所述相应粗略DAC的输出耦合到与所述第二电容性DAC耦合的第一电容器，并且所述相应精细DAC的输出耦合到与所述第二电容性DAC耦合的第二电容器；并且
对于所述第二电阻性DAC：
所述相应粗略DAC的输出可切换地耦合到与所述第二电容性DAC耦合的第三电容器，并且所述相应精细DAC的输出可切换地耦合到与所述第二电容性DAC耦合的第四电容器。
11.根据权利要求10所述的DAC，其中，对于所述第一电阻性DAC和所述第二电阻性DAC中的每一个：
所述相应粗略DAC包括2R-1个顺序连接的单元电阻器和2R个开关，并且所述开关中的每个连接到所述相应粗略DAC的不同电压；以及
所述顺序连接的单元电阻器的第一端连接到顶部参考电压，并且所述顺序连接的单元电阻器的第二端连接到所述相应精细DAC。
12.根据权利要求10所述的DAC，其中，对于所述第一电阻性DAC和所述第二电阻性DAC中的每一个：
所述相应精细DAC包括2(M-N-R)个顺序连接的单元电阻器和2(M-N-R)个开关，并且所述开关中的每个连接到所述单元电阻器中的一个的端子；
所述顺序连接的单元电阻器的第一端连接到所述相应粗略DAC；以及
所述顺序连接的单元电阻器的第二端连接到底部参考电压。
13.根据权利要求12所述的DAC，其中，对于所述第一电阻性DAC和所述第二电阻性DAC中的每一个，所述相应精细DAC包括与连接到所述底部参考电压的所述顺序连接的单元电阻器中的一个并联连接的2(M-N-R)-1个单元电阻器。
14.根据权利要求13所述的DAC，其中，对于所述第一电阻性DAC和所述第二电阻性DAC中的每一个，所述相应精细DAC包括与未连接到所述底部参考电压的所述顺序连接的单元电阻器中的2(M-N-R)-1个并联连接的给定单元电阻器，其中所述给定单元电阻器的第一端子连接到所述相应粗略DAC，并且所述给定单元电阻器的第二端子连接到并联连接的所述单元电阻器的公共端子。
15.根据权利要求13所述的DAC，其中，对于所述第一电阻性DAC和所述第二电阻性DAC中的每一个，所述相应精细DAC包括校准电路，所述校准电路替代所述顺序连接的单元电阻器中的至少一个或并联连接的所述单元电阻器中的至少一个，所述校准电路包括：
串联连接的2Y个单元电阻器；
2Y个开关，所述开关中的一个对应于所述2Y个单元电阻器中的每个；
与串联连接的所述2Y个单元电阻器中的一个并联连接的2Y-1个单元电阻器；
并联连接在串联连接的所述单元电阻器中的2Y-1个的两端的附加的单元电阻器；以及
Y大于零。
16.根据权利要求10所述的DAC，其中，对于所述第一电阻性DAC和所述第二电阻性DAC中的每一个，所述相应粗略DAC包括：
2R个顺序连接的单元电阻器，其被布置为每行R个单元电阻器和每列R个单元电阻器的阵列；
2R个开关，所述开关中的一个对应于所述顺序连接的单元电阻器中的每个；
行解码器，其连接到所述2R个开关，并被配置为基于所述数字值的位选择所述阵列的行；
R个列开关，所述列开关中的每个对应于所述阵列的列；以及
列选择器，其耦合到所述R个列开关，并被配置为基于所述数字值的位选择所述阵列的列；
其中所述相应精细DAC用作所述2R个顺序连接的单元电阻器中的一个。
17.根据权利要求10所述的DAC，其中对于所述第二电阻性DAC：所述第二电阻性DAC的所述相应粗略DAC的输出耦合到所述电容性DAC的第三电容器，并且所述第二电阻性DAC的所述相应精细DAC的输出耦合到所述电容性DAC的第四电容器。
18.一种用于将M位数字值转换为模拟信号的数模转换器即DAC，所述DAC包括：
第一电容性DAC，其被配置为将所述数字值的N个最高有效位转换为模拟信号；
第二电容性DAC，其与所述第一电容性DAC串联耦合并被配置为将所述数字值的所述N个最高有效位转换为模拟信号；
第一电阻性DAC，其被配置为将所述数字值的M-N个最低有效位即LSB转换为模拟信号；以及
第二电阻性DAC，其被配置为将所述数字值的M-N个最低有效位转换为模拟信号，其中所述第一电阻性DAC和所述第二电阻性DAC中的每一个包括：
相应粗略DAC，其被配置为将所述M-N个最低有效位中的R个最高有效位转换为模拟信号，其中所述相应粗略DAC包括2R-1个顺序连接的单元电阻器和2R个开关，所述开关中的每个连接到所述相应粗略DAC中的不同电压；以及
相应精细DAC，其被配置为将所述M-N个最低有效位中的M-N-R个最低有效位转换为模拟信号，所述相应精细DAC包括2(M-N-R)个顺序连接的单元电阻器和2(M-N-R)个开关，所述开关中的每个连接到所述单元电阻器中的一个的端子，其中：
对于所述第一电阻性DAC：
所述相应粗略DAC的输出耦合到与所述第二电容性DAC耦合的第一电容器，并且所述相应精细DAC的输出耦合到与所述第二电容性DAC耦合的第二电容器；并且
对于所述第二电阻性DAC：
所述相应粗略DAC的输出可切换地耦合到与所述第二电容性DAC耦合的第三电容器，并且所述相应精细DAC的输出可切换地耦合到与所述第二电容性DAC耦合的第四电容器。
CN201780087810.7A 2017-01-06 2017-01-06 面积高效的数模转换器和模数转换器 Active CN110352560B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/070373 WO2018126427A1 (en) 2017-01-06 2017-01-06 Area efficient digital to analog and analog to digital converters

Publications (2)

Publication Number Publication Date
CN110352560A CN110352560A (zh) 2019-10-18
CN110352560B true CN110352560B (zh) 2024-03-08

Family

ID=61026908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780087810.7A Active CN110352560B (zh) 2017-01-06 2017-01-06 面积高效的数模转换器和模数转换器

Country Status (5)

Country Link
US (1) US9887703B1 (zh)
EP (1) EP3566310A4 (zh)
JP (1) JP6903835B2 (zh)
CN (1) CN110352560B (zh)
WO (1) WO2018126427A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020107985A (ja) * 2018-12-27 2020-07-09 ルネサスエレクトロニクス株式会社 アナログデジタル変換回路及びその信号変換方法
CN113131942A (zh) * 2019-12-31 2021-07-16 圣邦微电子（北京）股份有限公司 一种数模转换器
CN116325506A (zh) * 2020-12-03 2023-06-23 高通股份有限公司 具有改进的稳定性的功率和面积有效的数字-时间转换器
US11522552B1 (en) * 2021-07-13 2022-12-06 United States Of America As Represented By The Administrator Of Nasa Pivoting successive approximation register ADC for a radiation hard autonomous digital readout
CN114665881B (zh) * 2022-05-25 2022-08-16 微龛(广州)半导体有限公司 一种电阻型dac电路结构及数模转换器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101056106A (zh) * 2006-04-12 2007-10-17 曹先国 数模转换器
CN101977058A (zh) * 2010-10-28 2011-02-16 电子科技大学 带数字校正的逐次逼近模数转换器及其处理方法
CN102324934A (zh) * 2011-07-04 2012-01-18 电子科技大学 一种逐次逼近数模转换器的电阻串复用电路结构
CN103095303A (zh) * 2012-10-23 2013-05-08 深圳先进技术研究院 一种电流型与电压型组合数模转换器
WO2015168854A1 (en) * 2014-05-06 2015-11-12 Texas Instruments Incorporated Digital to analog converter
CN105827245A (zh) * 2016-03-14 2016-08-03 中国电子科技集团公司第五十八研究所 一种逐次逼近式模数转换器结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041824A (ja) * 1996-07-26 1998-02-13 Mitsubishi Electric Corp Ｄ／ａ変換器及びａ／ｄ変換器
US6297759B1 (en) * 2000-05-25 2001-10-02 Lewyn Consulting, Inc. Digital-to-analog converter with high-speed output
JP3461339B2 (ja) * 2001-02-21 2003-10-27 Ｎｅｃマイクロシステム株式会社 抵抗ラダー型ディジタル／アナログ変換器
JP3767431B2 (ja) * 2001-07-26 2006-04-19 株式会社デンソー Ｄ／ａ変換器
US6714151B2 (en) * 2002-06-21 2004-03-30 Fujitsu Limited A/D converter
JP3971663B2 (ja) * 2002-06-21 2007-09-05 富士通株式会社 Ａｄ変換器
JP2005210592A (ja) * 2004-01-26 2005-08-04 Matsushita Electric Ind Co Ltd Ｄ／ａ変換回路
JP4652214B2 (ja) * 2005-11-18 2011-03-16 富士通セミコンダクター株式会社 アナログデジタル変換器
CN101072032B (zh) * 2006-05-12 2010-05-12 中兴通讯股份有限公司 一种逐次逼近的模数转换电路
US7501970B2 (en) * 2006-10-30 2009-03-10 Texas Instruments Incorporated Digital to analog converter architecture and method having low switch count and small output impedance
JP5050951B2 (ja) * 2008-03-24 2012-10-17 富士通セミコンダクター株式会社 逐次比較型ａ／ｄ変換器
JP2009302973A (ja) * 2008-06-13 2009-12-24 Sharp Corp Ｄ／ａ変換器及びこれを備える基準電圧回路
US7868795B2 (en) * 2008-09-30 2011-01-11 Freescale Semiconductor, Inc. Data conversion circuitry with an extra successive approximation step and method therefor
JP5427663B2 (ja) * 2010-03-24 2014-02-26 スパンション エルエルシー Ａ／ｄ変換器
JP5554675B2 (ja) * 2010-09-29 2014-07-23 富士通株式会社 逐次比較ａ／ｄ変換器
US8618975B2 (en) * 2011-10-26 2013-12-31 Semtech Corporation Multi-bit successive approximation ADC
US8593325B2 (en) * 2011-11-02 2013-11-26 Semtech Corporation Successive approximation analog-to-digital conversion

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101056106A (zh) * 2006-04-12 2007-10-17 曹先国 数模转换器
CN101977058A (zh) * 2010-10-28 2011-02-16 电子科技大学 带数字校正的逐次逼近模数转换器及其处理方法
CN102324934A (zh) * 2011-07-04 2012-01-18 电子科技大学 一种逐次逼近数模转换器的电阻串复用电路结构
CN103095303A (zh) * 2012-10-23 2013-05-08 深圳先进技术研究院 一种电流型与电压型组合数模转换器
WO2015168854A1 (en) * 2014-05-06 2015-11-12 Texas Instruments Incorporated Digital to analog converter
CN105827245A (zh) * 2016-03-14 2016-08-03 中国电子科技集团公司第五十八研究所 一种逐次逼近式模数转换器结构

Also Published As

Publication number Publication date
EP3566310A1 (en) 2019-11-13
EP3566310A4 (en) 2020-01-08
WO2018126427A1 (en) 2018-07-12
CN110352560A (zh) 2019-10-18
JP2020507247A (ja) 2020-03-05
US9887703B1 (en) 2018-02-06
JP6903835B2 (ja) 2021-07-14

Similar Documents

Publication Publication Date Title
CN110352560B (zh) 面积高效的数模转换器和模数转换器
CN106797220B (zh) Dac电容阵列及模数转换器、降低模数转换器功耗的方法
US8508400B2 (en) Successive approximation register analog to digital converter and conversion method thereof
CN108574487B (zh) 逐次逼近寄存器模数转换器
US8310388B2 (en) Subrange analog-to-digital converter and method thereof
US8416116B2 (en) Successive approximation analog-to-digital converter having auxiliary prediction circuit and method thereof
KR100814255B1 (ko) 디지털-아날로그 변환기
KR102001762B1 (ko) Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법
EP2171853A1 (en) Sar analog-to-digital converter with large input range
KR20120027829A (ko) 아날로그 디지털 변환 장치
EP0282034B1 (en) D/A converter
CN112583409B (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN109802678B (zh) 逐次逼近模数转换器及其数字校准方法和装置
WO2006053157A1 (en) Balanced dual resistor string digital to analog converter system and method
CN110708067A (zh) 一种应用于模数转换器的双排序间隔选取的电容校正方法
Li et al. Digital foreground calibration methods for SAR ADCs
CN101179273B (zh) 模拟-数字转换器
CN113271105A (zh) 带有可变采样电容器的sar adc
US11206038B2 (en) Successive approximation register analog-to-digital converter
KR100696945B1 (ko) 아날로그 디지털 변환기의 단위 블록을 재사용하여고해상도를 구현하는 축차근사형 아날로그 디지털 변환 장치
US20050206546A1 (en) Device and method for low non-linearity analog-to-digital converter
KR101681942B1 (ko) 이중 샘플링 기법과 적은 에너지 소모 스위칭 기법을 이용한 연속 근사 아날로그 디지털 변환기
JP6387690B2 (ja) 逐次比較ａ／ｄ変換器
CN113131940B (zh) 一种用于电容型逐次逼近模数转换器的电容排序电路
CN111294050B (zh) 高线性度的循续渐近式模拟至数字转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant