CN113131942A - 一种数模转换器 - Google Patents
一种数模转换器 Download PDFInfo
- Publication number
- CN113131942A CN113131942A CN201911416942.7A CN201911416942A CN113131942A CN 113131942 A CN113131942 A CN 113131942A CN 201911416942 A CN201911416942 A CN 201911416942A CN 113131942 A CN113131942 A CN 113131942A
- Authority
- CN
- China
- Prior art keywords
- switch
- resistor
- digital
- input signal
- string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本申请公开了一种数模转换器。包括:第一电阻网络,包括耦合在参考电压与第一节点之间的R‑2R电阻梯结构;第二电阻网络,包括耦合在第一节点和输出端口之间的电阻串结构;切换控制电路,包括位于第二电阻网络的接地路径的第一开关,以及位于第一节点与所述输出端口之间的第二开关;以及逻辑控制电路,用于根据数字输入信号控制第一开关和第二开关的闭合/断开状态,以在对输出单调性不敏感的情况下采用更加节省面积的R‑2R电阻梯结构,以及在对输出单调性敏感的情况下采用电阻串结构进行线性分压以提高输出的单调性。
Description
技术领域
本发明涉及集成电路制造领域,更具体地涉及一种数模转换器。
背景技术
随着计算机技术、多媒体技术、信号处理技术迅速发展,先进的电子系统不断涌现,在现代电子系统的前端和后端都将应用到数模转换器(digital to analogconverter,DAC)。
数模转换器用于将数字信号转换为模拟信号,一般来说,在集成电路设计中,DAC电路主要采用电阻串结构和电阻梯型(例如R-2R)这两种结构。
如图1示出了一种传统的电阻梯型的数模转换器的结构示意图。如图1所示,数模转换器100包括R-2R电阻网络110和解码器电路120。R-2R电阻网络由阻值为R的主干电阻和阻值为2R的分支电阻构成的电阻网络构成。此外,数模转换器100还包括参考输入端口101、数字输入端口102、输出端子103、反馈输入端口104和运算放大器A1。参考输入端口101用于接收参考电压VREF,数字输入端口102用于接收多位数字输入信号,反馈输入端口104用于接收反馈电压VFB,输出端子103用于提供模拟输出信号Vout。解码器电路120用于对多位的数字输入信号进行解码并产生多个选择信号,所述多个选择信号用于控制R-2R梯形网络结构中的多个开关S0-S3以选择性的将分支电阻连接到参考电压VREF或者参考地。
电阻梯型的数模转换器无法保证相邻电压值的单调性,所以电阻梯型的数模转换器的单调性较差。而电阻串型的数模转换器虽然具有很好的单调性,但是,当数字输入信号的位数较大时,电路需要的开关数目较多,电路会占用更大的面积,同时开关的杂散电容也会限制数模转换的速度。
发明内容
有鉴于此,本发明的目的在于提供一种数模转换器,在对输出单调性不敏感的情况下采用更加节省面积的R-2R电阻梯结构,以及在对输出单调性敏感的情况下采用电阻串结构进行线性分压以提高输出的单调性。
根据本发明实施例,提供了一种数模转换器,包括:第一电阻网络,包括耦合在参考电压与第一节点之间的R-2R电阻梯结构;第二电阻网络,包括耦合在所述第一节点和输出端口之间的电阻串结构;切换控制电路,包括位于所述第二电阻网络的接地路径的第一开关,以及位于所述第一节点与所述输出端口之间的第二开关;以及逻辑控制电路,用于根据数字输入信号控制所述第一开关和所述第二开关的闭合/断开状态。
优选地,所述数字输入信号至少包括第一有效位和第二有效位,所述逻辑控制电路用于在所述第一有效位全部为“0”时闭合所述第一开关,且断开所述第二开关,以及在所述第一有效位不全为“0”时断开所述第一开关,且闭合所述第二开关。
优选地,当所述第一开关闭合,所述第二开关断开时,所述第一电阻网络基于所述数字输入信号的第一有效位在所述第一节点提供第一电压,所述第一电压作为所述第二电阻网络的基准电压,且所述第二电阻网络基于所述数字输入信号的第二有效位得到第二电压,并将所述第二电压提供至所述输出端口,以及当所述第一开关断开,所述第二开关闭合时,所述第一电阻网络基于所述数字输入信号的第一有效位和第二有效位在所述第一节点提供第三电压,将所述第三电压提供至所述输出端口。
优选地,所述R-2R电阻梯结构包括:主干电阻串,其耦合到所述第一节点,所述主干电阻串包括多个主干电阻;分支电阻串,所述分支电阻串包括与所述多个主干电阻耦合的分支电阻,其中,所述主干电阻的阻值为所述分支电阻的一半。
优选地,所述第一电阻网络还包括:梯开关电路,其与所述分支电阻串耦合,所述梯开关电路用于基于所述数字输入信号选择性地将所述分支电阻连接到所述参考电压或参考地。
优选地,所述电阻串结构包括耦合在所述第一节点和所述第一开关之间的多个串电阻。
优选地,所述第二电阻网络还包括:串开关电路,其与所述多个串电阻和所述输出端口耦合,所述串开关电路用于基于所述数字输入信号选定至少一个所述串电阻。
优选地,所述数模转换器还包括解码器电路,所述解码器电路用于对所述数字输入信号进行解码以产生多个选择信号。
优选地,所述第一有效位为高阶位,所述第二有效位为低阶位。
本发明的数模转换器采用包含电阻串结构和R-2R电阻梯结构的混合DAC结构,且在数字输入信号的位数较少时(即数字输入信号的高阶位全部为“0”)仅采用R-2R电阻梯结构进行分压,以在对输出单调性不敏感的情况下采用更加节省面积的R-2R电阻梯结构;以及在数字输入信号的位数较多时(即数字输入信号的高阶位不全为“0”)采用电阻串结构和R-2R电阻梯共同分压,不仅可以在对输出单调性敏感的情况下提高输出的单调性,而且可以提高电路的分压点数。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出了一种传统的电阻梯型的数模转换器的结构示意图。
图2示出根据本发明实施例的数模转换器的结构示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节,例如部件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。
应当理解,在以下的描述中,“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时,它可以直接耦合或连接到另一元件或者可以存在中间元件,元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反,当称元件“直接耦合到”或“直接连接到”另一元件时,意味着两者不存在中间元件。
图2示出根据本发明实施例的数模转换器的结构示意图,如图2所示,数模转换器(DAC电路)200用于将具有特定位数的数字输入信号转换为模拟输出信号。数模转换器200可以由集成电路实施为独立模块或与其他模块组合。
数模转换器200的外围包括参考输入端口201、数字输入端口202和输出端子203。参考输入端口201经配置以接收参考电压VREF,参考电压VREF使得数模转换器200可根据参考框架产生模拟输出。
数字输入端口202经配置以接收数字输入信号。数字输入信号可包含N个二进制位的数据(即,D[N:1])。在这个N个二进制位中,数模转换器200可将其中的一部分指定为低阶位,将另一部分指定为高阶位。例如,数模转换器200可将n个最低有效位(LeastSignificant Bit,LSB)(例如,D[n:1])指定为低阶位,且将m个最高有效位(MostSignificant Bit,MSB)(例如,D[N:N-m+1])指定为高阶位,其中,n和m都是正整数。在m和n的总和等于N的配置中,高阶位数(m)可以表示为总位数与低阶位数(n)之间的差(即,N-n)。在这种情况下,低阶位可以为数字输入信号的前n位(即,D[n:1]),而高阶位可为数字输入信号的剩余位(即,D[N:n+1])。
数模转换器200内部采用包含电阻串结构和R-2R电阻梯结构的混合DAC结构。具体的,数模转换器200包括第一电阻网络210和第二电阻网络220。第一电阻网络210包括耦合在参考输入端口201和节点A之间的R-2R电阻梯结构,第二电阻网络220包括耦合在节点A和输出端口203之间的电阻串结构。
数模转换器200还包括切换控制电路和逻辑控制电路230。切换控制电路包括开关K1和开关K2,开关K1连接在第二电阻网络220的接地路径上,开关K2连接在节点A和输出端口之间。
逻辑控制电路230经配置以根据数字输入信号控制开关K1和开关K2的闭合/断开状态,以使得数模转换器200具有不同的工作状态。进一步的,逻辑控制电路230经配置以根据数字输入信号的N个二进制位的数据控制开关K1和开关K2的状态。示例的,逻辑控制电路230用于在数字输入信号的高阶位(即,D[N:n+1])全部为“0”时闭合开关K1且断开开关K2;以及,逻辑控制电路230还用于在数字输入信号的高阶位(即,D[N:n+1])不全为“0”时断开开关K1且闭合开关K2。
当开关K1闭合且开关K2断开时,第一电阻网络210和第二电阻网络220串联在参考输入端口201和输出端口203之间。此时第二电阻网络220经配置以转换低阶位(即,D[n:1]),第一电阻网络210经配置以转换高阶位(即,D[N:n+1])。第一电阻网络210基于数字输入信号中的高阶位对参考电压VREF进行分压以在节点A得到第一电压VA,该第一电压VA作为第二电阻网络220中的电阻串结构的基准电压,第二电阻网络220基于数字输入信号的低阶位得到在节点B得到第二电压VB,并将该电压直接提供至输出端口203。
当开关K1断开且开关K2闭合时,仅第一电阻网络210连接在参考端口201和输出端口203之间。此时第一电阻网络210经配置以转换数字输入信号的高阶位和低阶位(即,D[N:2]),第一电阻网络210基于数字输入信号的高阶位和低阶位在节点B得到第三电压VB’,并将该电压提供至输出端口203。
进一步的,第一电阻网络210中的R-2R电阻梯结构包括主干电阻串211、分支电阻串212和梯开关电路213。主干电阻串211包括与节点A耦合的阻值为R的主干电阻,分支电阻串212包括与主干电阻耦合的阻值为2R的分支电阻。梯开关电路213与分支电阻串212耦合,梯开关电路213用于基于数字输入信号选择性的将对应的分支电阻连接到参考电压VREF或者参考地。
为了转换多位的数字信号,第一电阻网络210多个主干电阻、多个分支电阻以及多个梯开关。梯开关电路213中的每一个开关用于将对应的分支电阻连接到参考电压VREF或者参考地。示例的,第一电阻网络210可包含用于转换11位的二进制数据的11个分支电阻(例如分支电阻212-a至212-k)。分支电阻212-a至212-k的一端与对应的梯开关213-a至213-k连接,另一端与对应的主干电阻211-b至211-k连接。例如,分支电阻212-a的第一端与梯开关213-a连接,另一端与主干电阻211-b的第一端连接,分支电阻212-b的第一端与梯开关213-b连接,另一端与主干电阻211-b的第二端连接,以此类推。
第二电阻网络220包括电阻串221和串开关电路222,电阻串221包括耦合在节点A和开关K1的第一端之间的多个串电阻(例如221-a至221-d),开关K1的第二端接地。其中,第二电阻网络220中串电阻的数目对应于数字输入信号的低阶位的数目。一般来说,第二电阻网络220包括2n-1个串电阻,其中n表示数字输入信号的低阶位数目对应的正整数。串开关电路220经配置以基于数字输入信号中的低阶位在电阻串221中选定至少一个串电阻。
进一步的,数模转换器200还包括解码器电路240,解码器电路240经配置以对数字输入信号进行解码并且产生多个选择信号,所述多个选择信号用于控制梯开关电路213中的多个梯开关和/或串开关电路222中的多个串开关,每个选择信号表示一个特定的二进制组合。
下面以12位的数字输入信号为例对本发明实施例的数模转换器进行说明。
如上所述,逻辑控制电路230用于根据数字输入信号的二进制位的数据控制开关K1和开关K2的状态。首先指定12位的数字输入信号中的前8位为高阶位(即,D[11:4]),后4位为低阶位(即,D[3:0])。
当数字输入信号的前8位(即,D[11:4])不全为“0”时,此时开关K1断开且开关K2闭合,此时仅通过第一电阻网络210对11位的数字输入信号(即,D[11:1])进行分压,分压点为211,以在对输出单调性不敏感的情况下采用更加节省面积的R-2R电阻梯结构。
当数字输入信号的前8位(即,D[11:4])全部为“0”时,此时开关K1闭合且开关K2断开,此时通过第一电阻网络210对12位的数字输入信号中的高阶位(即,D[11:4])进行分压,通过第二电阻网络220对12位数字输入信号中的低阶位(即,D[3:0])进行分压,分压点为28*24=212,在对输出单调性敏感的情况下采用电阻串结构进行线性分压不仅可以提高输出的单调性,而且可以提高电路的分压点数。
进一步的,本实施例的第二电阻网络220不仅可以采用常规的线性分压,也可以采用指数分压。即解码器电路240根据数字输入信号中的低阶位(即,D[3:0])得到对应的十进制代码,然后利用指数公式计算出电压点,根据电压点设置对应的电阻阻值,再由第二电阻网络220中对应的串开关实现指数分压。例如,对于数字输入信号中的低阶位为D[3:0],其包括4位数据,对应的十进制代码为0~15,假设所述的指数分压公式为:
Vout=1.5code
其中的code为上述的十进制代码,然后将十进制代码0~15代入上述的指数公式,即可得到16个指数关系的电压点。
其中,在上述实施例中提到的“电阻”,可以为单个物理电阻器或者电阻元件,也可以为多个物理电阻器或电阻元件的组合。换言之,本发明所示的电阻型数模转换器适用于各种类型的阻抗元件,每个阻抗元件的阻抗对应于要求的电阻。因此,这里所指的“电阻”进一步是根据电路布局的任何数量不同类型的电阻元件,诸如精确薄膜电阻器,这些精确薄膜电阻器是以SiCr或其它材料、或在集成电路情况中以(掺杂p-或n-的)多晶硅形成的。还可以理解,这里描述的“电阻”可以包括任何电路元件,这些电路元件可以跨越它的端子产生与通过它的电流成正比的电压。
在上述实施例中,以12位数模转换器为例对本发明进行了详细说明,但是,正如本领域的技术人员所知,本发明公开的数模转换器也适用于转换其他位的数字信号,本发明不以此为限制。
综上所述,本发明的数模转换器采用包含电阻串结构和R-2R电阻梯结构的混合DAC结构,且在数字输入信号的位数较少时(即数字输入信号的高阶位全部为“0”)仅采用R-2R电阻梯结构进行分压,以在对输出单调性不敏感的情况下采用更加节省面积的R-2R电阻梯结构;以及在数字输入信号的位数较多时(即数字输入信号的高阶位不全为“0”)采用电阻串结构和R-2R电阻梯共同分压,不仅可以提高输出的单调性,而且可以提高电路的分压点数。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (9)
1.一种数模转换器,包括:
第一电阻网络,包括耦合在参考电压与第一节点之间的R-2R电阻梯结构;
第二电阻网络,包括耦合在所述第一节点和输出端口之间的电阻串结构;
切换控制电路,包括位于所述第二电阻网络的接地路径的第一开关,以及位于所述第一节点与所述输出端口之间的第二开关;以及
逻辑控制电路,用于根据数字输入信号控制所述第一开关和所述第二开关的闭合/断开状态。
2.根据权利要求1所述的数模转换器,其特征在于,所述数字输入信号至少包括第一有效位和第二有效位,
所述逻辑控制电路用于在所述第一有效位全部为“0”时闭合所述第一开关,且断开所述第二开关,以及
在所述第一有效位不全为“0”时断开所述第一开关,且闭合所述第二开关。
3.根据权利要求2所述的数模转换器,其特征在于,当所述第一开关闭合,所述第二开关断开时,所述第一电阻网络基于所述数字输入信号的第一有效位在所述第一节点提供第一电压,
所述第一电压作为所述第二电阻网络的基准电压,且所述第二电阻网络基于所述数字输入信号的第二有效位得到第二电压,并将所述第二电压提供至所述输出端口,以及
当所述第一开关断开,所述第二开关闭合时,所述第一电阻网络基于所述数字输入信号的第一有效位和第二有效位在所述第一节点提供第三电压,将所述第三电压提供至所述输出端口。
4.根据权利要求1所述的数模转换器,其特征在于,所述R-2R电阻梯结构包括:
主干电阻串,其耦合到所述第一节点,所述主干电阻串包括多个主干电阻;
分支电阻串,所述分支电阻串包括与所述多个主干电阻耦合的分支电阻,
其中,所述主干电阻的阻值为所述分支电阻的一半。
5.根据权利要求4所述的数模转换器,其特征在于,所述第一电阻网络还包括:
梯开关电路,其与所述分支电阻串耦合,所述梯开关电路用于基于所述数字输入信号选择性地将所述分支电阻连接到所述参考电压或参考地。
6.根据权利要求1所述的数模转换器,其特征在于,所述电阻串结构包括耦合在所述第一节点和所述第一开关之间的多个串电阻。
7.根据权利要求6所述的数模转换器,其特征在于,所述第二电阻网络还包括:
串开关电路,其与所述多个串电阻和所述输出端口耦合,所述串开关电路用于基于所述数字输入信号选定至少一个所述串电阻。
8.根据权利要求1所述的数模转换器,其特征在于,还包括解码器电路,所述解码器电路用于对所述数字输入信号进行解码以产生多个选择信号。
9.根据权利要求1所述的数模转换器,其特征在于,所述第一有效位为高阶位,所述第二有效位为低阶位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911416942.7A CN113131942A (zh) | 2019-12-31 | 2019-12-31 | 一种数模转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911416942.7A CN113131942A (zh) | 2019-12-31 | 2019-12-31 | 一种数模转换器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113131942A true CN113131942A (zh) | 2021-07-16 |
Family
ID=76769153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911416942.7A Withdrawn CN113131942A (zh) | 2019-12-31 | 2019-12-31 | 一种数模转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113131942A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5714953A (en) * | 1995-08-28 | 1998-02-03 | Kabushiki Kaisha Toshiba | Composite digital-to-analog converter |
JP2001136071A (ja) * | 1999-11-08 | 2001-05-18 | Matsushita Electric Ind Co Ltd | D/aコンバータ装置 |
US20080048935A1 (en) * | 2006-08-24 | 2008-02-28 | Sony Corporation | Digital-to-analog converter and image display device |
CN106664096A (zh) * | 2014-09-10 | 2017-05-10 | 德州仪器公司 | 混合数/模转换系统 |
CN110352560A (zh) * | 2017-01-06 | 2019-10-18 | 德克萨斯仪器股份有限公司 | 面积高效的数模转换器和模数转换器 |
-
2019
- 2019-12-31 CN CN201911416942.7A patent/CN113131942A/zh not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5714953A (en) * | 1995-08-28 | 1998-02-03 | Kabushiki Kaisha Toshiba | Composite digital-to-analog converter |
JP2001136071A (ja) * | 1999-11-08 | 2001-05-18 | Matsushita Electric Ind Co Ltd | D/aコンバータ装置 |
US20080048935A1 (en) * | 2006-08-24 | 2008-02-28 | Sony Corporation | Digital-to-analog converter and image display device |
CN106664096A (zh) * | 2014-09-10 | 2017-05-10 | 德州仪器公司 | 混合数/模转换系统 |
CN110352560A (zh) * | 2017-01-06 | 2019-10-18 | 德克萨斯仪器股份有限公司 | 面积高效的数模转换器和模数转换器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5243347A (en) | Monotonic current/resistor digital-to-analog converter and method of operation | |
US11133818B2 (en) | Interpolation digital-to-analog converter (DAC) | |
SE452229B (sv) | Kretsanordning for omvandling mellan pcm-signaler och analoga signaler | |
KR900008822B1 (ko) | 디지탈/아날로그변환기 | |
JPH0456519A (ja) | A/d変換器 | |
CN111900990A (zh) | 一种基于混合编码的电流舵型数模转换器 | |
CN115099182B (zh) | 分段cdac桥接电容整数化设计方法及模数转换器 | |
CN110380731B (zh) | 一种数字模拟转换电路 | |
RU2389133C1 (ru) | Параллельный аналого-цифровой преобразователь динамического типа (варианты) | |
JPH0377430A (ja) | D/aコンバータ | |
CN108429552B (zh) | 模数转换器和利用该模数转换器的半导体装置 | |
CN110752847A (zh) | 数模转换器 | |
KR20090031184A (ko) | 디지털 투 아날로그 컨버터 | |
CN113131942A (zh) | 一种数模转换器 | |
US20050206546A1 (en) | Device and method for low non-linearity analog-to-digital converter | |
GB2590513A (en) | Digital to analog converters | |
JPH04150519A (ja) | ディジタル・アナログ変換器 | |
CN113517891B (zh) | 一种应用于数模转换器的线性校准系统和方法 | |
Yenuchenko et al. | A 10-bit segmented M-string DAC | |
US5673045A (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
JP2001127634A (ja) | ディジタル・アナログ変換器 | |
US10659070B2 (en) | Digital to analog converter device and current control method | |
CN112305294B (zh) | 一种二段式电阻网络及基于二段式电阻网络的数模转换器 | |
CN114665881B (zh) | 一种电阻型dac电路结构及数模转换器 | |
CN220964860U (zh) | 一种r-2r数模转换修调校准电路及数模转换芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210716 |