CN110349613A - 半导体存储系统及修复半导体存储系统的方法 - Google Patents

半导体存储系统及修复半导体存储系统的方法 Download PDF

Info

Publication number
CN110349613A
CN110349613A CN201811472205.4A CN201811472205A CN110349613A CN 110349613 A CN110349613 A CN 110349613A CN 201811472205 A CN201811472205 A CN 201811472205A CN 110349613 A CN110349613 A CN 110349613A
Authority
CN
China
Prior art keywords
data
bare die
data input
output pin
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811472205.4A
Other languages
English (en)
Other versions
CN110349613B (zh
Inventor
申原圭
权正贤
郑承奎
洪道善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110349613A publication Critical patent/CN110349613A/zh
Application granted granted Critical
Publication of CN110349613B publication Critical patent/CN110349613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/804—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout to prevent clustered faults
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种半导体存储系统包括存储介质和数据输入/输出(I/O)引脚修复控制电路。存储介质包括多个存储裸片和备用裸片。多个存储裸片中的每一个具有多个存储区域和多个数据I/O引脚，并且备用裸片具有多个备用区域和多个数据I/O引脚。数据I/O引脚修复控制电路执行用包括在备用裸片中的多个数据I/O引脚的一个数据I/O引脚替换包括在多个存储裸片的任一个中的多个数据I/O引脚之中的异常数据I/O引脚的修复过程。

Description

半导体存储系统及修复半导体存储系统的方法
相关申请的交叉引用
本申请要求2018年4月3日提交的申请号为10-2018-0038902的韩国申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开的各个实施例涉及半导体存储系统，更具体地，涉及半导体存储系统和修复半导体存储系统的方法。
背景技术
在用于储存数据的半导体存储系统中采用的半导体存储器件通常可以分为易失性半导体存储器件或非易失性半导体存储器件。易失性半导体存储器件可以通过对单位电容器充电或对单位电容器放电来存储数据。诸如动态随机存取存储器(DRAM)的易失性半导体存储器件可以在它们的电源被提供时保留它们储存的数据，并且可以在它们的电源被中断时丢失它们储存的数据。这些易失性半导体存储器件可以主要用作计算机系统的主存储器件等。相反，非易失性半导体存储器件即使在它们的电源被中断时也可以保留它们储存的数据。非易失性半导体存储器件可以包括闪存器件、相变随机存取存储(PCRAM)器件等，并且可以主要用作在计算机系统、便携式通信系统或其他应用系统中储存程序和数据的储存介质。
半导体存储器件可以被存储裸片(memory die)或存储芯片封装和使用。在一些情况下，可以将多个存储芯片安装并堆叠在衬底上，例如，印刷电路板(PCB)，以提供存储模块。除了多个存储芯片之外，存储模块可以进一步包括备用芯片。在存储芯片发生故障的情况下，备用芯片可以替换存储芯片及其功能。
发明内容
根据当前教导，一种半导体存储系统包括存储介质和数据输入/输出(I/O)引脚修复控制电路。存储介质包括多个存储裸片和备用裸片。所述多个存储裸片中的每一个具有多个存储区域和多个数据I/O引脚，并且所述备用裸片具有多个备用区域和多个数据I/O引脚。数据I/O引脚修复控制电路执行用包括在所述备用裸片中的多个数据I/O引脚的一个数据I/O引脚替换包括在所述多个存储裸片的任一个中的多个数据I/O引脚之中的异常数据I/O引脚的修复过程。
此外，根据当前教导，存在一种修复半导体存储系统的方法，所述半导体存储系统包括多个存储裸片和备用裸片，其中，所述多个存储裸片中的每一个具有多个存储区域和多个数据输入/输出(I/O)引脚，并且其中，所述备用裸片具有多个备用区域和多个数据I/O引脚。所述方法包括执行用包括在所述备用裸片中的多个数据I/O引脚的一个数据I/O引脚替换包括在所述多个存储裸片的任一个中的多个数据I/O引脚之中的异常数据I/O引脚的修复过程。
附图说明
其中相同的附图标记在整个单独的视图中表示相同或功能相似的元件的附图以及下面的详细描述被并入说明书并构成说明书的一部分，并且用于进一步说明包括所要求的新颖性的概念的实施例，并解释这些实施例的各种原理和优点。
图1示出了图示根据本公开实施例的半导体存储系统的框图。
图2示出了图示包括在图1所示的半导体存储系统的存储介质中的存储裸片的配置的框图。
图3示出了图示包括在图1所示的半导体存储系统的存储介质中的备用裸片的配置的框图。
图4和图5示出了图示根据本公开实施例的修复半导体存储系统的方法的示意图。
图6示出了图示根据本公开实施例的修复半导体存储系统的方法的流程图。
图7示出了图示根据本公开实施例的用于在半导体存储系统的修复过程期间改变模式寄存器组(MRS)中的数据的过程的示意图。
图8和图9示出了图示根据本公开实施例的在半导体存储系统中以数据输入/输出(I/O)终端为单位执行修复过程期间的数据迁移的框图。
具体实施方式
在以下实施例的描述中，将理解术语“第一”和“第二”旨在识别元件，而不用于仅定义元件本身或表示特定序列。此外，当一个元件被称为是位于另一个元件“之上”、“上面”、“上方”、“下”或“下面”时，旨在表示相对位置关系，而不是用于强加两个元件彼此直接接触的限制。例如，在两个元件之间可能存在一个或多个中间组件。因此，在此使用的诸如“在...之上”、“在...上面”、“在...上方”、“在...之下”、“在...下面”、“在...下方”等的术语仅是用于描述特定实施例的目的，而不意在限制本公开的范围。另外，当一个元件被称为“连接”或“耦合”到另一元件时，两个元件可以电或机械地直接连接或耦合在一起，或者两个元件可以存在一个或多个中间组件。
各个实施例针对支持以数据输入/输出(I/O)终端为单位修复的半导体存储系统和修复半导体存储系统的方法。
通常，如果包括在存储介质中的多个存储裸片中的任一个的一个或多个数据I/O终端发生故障，则可以执行修复过程，以用备用裸片替换具有故障数据I/O终端的存储裸片。在修复过程之后，如果出现用于选择具有故障数据I/O终端的存储裸片的命令，则可以通过该命令选择备用裸片，并且可以用备用裸片实现数据通信，而不是用具有故障数据I/O终端的存储裸片实现数据通信。每个存储裸片都可以具有多个数据I/O终端。因此，即使任一个存储裸片的多个数据I/O终端之中的一个发生故障，备用裸片的整个部分也可以用于修复仅具有单个故障数据I/O终端的存储裸片。因此，本公开可以提供以数据I/O终端为单位可修复的半导体存储系统，使得仅使用一个备用裸片来修复两个或更多个存储裸片。
图1示出了图示根据本公开实施例的半导体存储系统10的框图。参见图1，半导体存储系统10可以配置为包括存储介质100和存储控制器200。在一个实施例中，存储介质100可以具有存储模块的配置。存储介质100可以包括多个存储裸片(例如，第一至第n存储裸片110-1、...、和110-n)和多个备用裸片(例如，第一至第m备用裸片120-1、...、和120-m)。在一个实施例中，可以使用诸如DRAM器件的易失性半导体存储器件来实现第一至第n存储裸片110-1、…、和110-n以及第一至第m备用裸片120-1、…、和120-m。在另一个实施例中，可以使用诸如PCRAM器件的非易失性半导体存储器件来实现第一至第n存储裸片110-1、…、和110-n以及第一至第m备用裸片120-1、…、和120-m。第一至第n存储裸片110-1、…、和110-n以及第一至第m备用裸片120-1、…、和120-m中的每一个可以包括模式寄存器组(MRS)。虽然在图1中未示出，但第一至第n存储裸片110-1、…、和110-n以及第一至第m备用裸片120-1、…、和120-m中的每一个可以具有用于数据传输的多个数据I/O终端(也称为数据I/O引脚)。存储介质100可以通过数据I/O线DQ与存储控制器200通信。即，存储介质100可以通过数据I/O线DQ从存储控制器200接收数据，并且可以通过数据I/O线DQ将数据输出到存储控制器200。此外，存储介质100还可以通过命令/地址线CMD/ADDR与存储控制器200通信。即，存储介质100可以通过命令/地址线CMD/ADDR从存储控制器200接收命令和地址。
存储控制器200可以配置为包括主机命令处理电路210、错误校正码(ECC)电路220和数据I/O(DQ)引脚修复控制电路230。主机命令处理电路210可以配置为处理由主机输出的命令和地址。在一个实施例中，由主机命令处理电路210处理的命令可以包括用于存储介质100的读取命令或写入命令。在一个实施例中，如果将读取命令和地址从主机发送到主机命令处理电路210，则主机命令处理电路210可以操作为将由地址指定的存储介质100中的读取数据发送到ECC电路220。在一个实施例中，如果将写入命令和地址从主机发送到主机命令处理电路210并且将写入数据从主机发送到ECC电路220，则随后主机命令处理电路210可以操作为将由ECC电路220编码的ECC编码写入数据储存到存储介质100的多个储存区域之中的由地址指定的储存区域。
ECC电路220可以包括ECC编码器和ECC解码器。在存储介质100的写入操作期间，ECC编码器可以执行从主机发送的写入数据的ECC编码操作。ECC编码器可以执行写入数据的ECC编码操作，以生成包括写入数据和奇偶校验数据的码字(codeword)。储存在存储介质100中的数据可以具有码字形式。在存储介质100的读取操作期间，ECC解码器可以对从存储介质100发送的读取数据执行ECC解码操作。如果读取数据有错误，则可以通过ECC解码操作来检测和校正错误。读取数据的错误校正可以在ECC电路220的错误校正能力的范围内实现。ECC电路220的错误校正能力可以定义为使用ECC电路220可校正的错误比特位或错误符号的数量。ECC编码操作和ECC解码操作可以根据ECC编码操作和ECC解码操作中使用的错误校正算法而以比特位或符号为单位来执行。
数据I/O(DQ)引脚修复控制电路230可以监测第一至第n存储裸片110-1、…、和110-n中的任一个是否具有发生故障的至少一个异常数据I/O引脚。为了监测第一至第n存储裸片110-1、…、和110-n的功能，数据I/O(DQ)引脚修复控制电路230可以访问关于由ECC电路220生成的错误数据的信息。第一至第n存储裸片110-1、…、和110-n中的任一个是否具有发生故障的至少一个异常数据I/O引脚可以通过监测通过数据I/O引脚传输的数据的错误频率来识别。例如，如果通过包括在存储介质100中的第一存储裸片110-1的第一数据I/O引脚传输的数据的错误发生频率大于预定参考值，那么数据I/O(DQ)引脚修复控制电路230可以将第一存储裸片110-1的第一数据I/O引脚视为发生故障的异常数据I/O引脚。用于识别第一至第n存储裸片110-1、…、和110-n的数据I/O引脚是否正常工作的预定参考值可以关于半导体存储系统10的可靠性或期望可靠性来设置。在一个实施例中，为了增加半导体存储系统10的可靠性，可以将预定参考值设置为具有较小的值。但是，如果预定参考值太小，则执行修复过程的次数可能增加，从而导致半导体存储系统10的功能退化。因此，可以考虑半导体存储系统10的性能来确定参考值。
如果数据I/O(DQ)引脚修复控制电路230将多个数据I/O引脚之中的特定数据I/O引脚确定为工作异常，那么数据I/O(DQ)引脚修复控制电路230可以以数据I/O引脚为单位执行修复过程。当以数据I/O引脚为单位执行修复过程时，在访问存储介质100时可能会出现中断。因此，在执行修复过程之前，用于中断访问半导体存储系统的主机操作的停止命令(halt command)可以被发送到主机。对于一些实施例，由数据I/O(DQ)引脚修复控制电路230以数据I/O引脚为单位执行的修复过程不是通过用备用裸片替换具有异常数据I/O引脚的存储芯片的整个部分来执行的，而是通过仅用备用裸片的多个数据I/O引脚中的任一个替换异常数据I/O引脚来执行的。下面描述以数据I/O引脚为单位执行的修复过程。
图2示出了图示与包括在图1所示的半导体存储系统10的存储介质100中的任一个存储裸片相对应的存储裸片110的配置的框图。也就是说，第一至第n存储裸片110-1、…、和110-n中的每一个可以具有与图2所示的存储裸片110基本相同的配置。在图2中，省略了存储裸片110的MRS。参见图2，存储裸片110可以包括存储储存区域111和多个数据I/O引脚，例如，第一至第四数据I/O引脚DQ0、DQ1、DQ2和DQ3(也由“112A”、“112B”、“112C”和“112D”表示)。存储储存区域111可以分为多个存储区域，例如，第一至第四存储区域111A、111B、111C和111D。存储裸片110可以进一步包括数据I/O逻辑电路113，其用作存储区域111A、111B、111C和111D与数据I/O引脚112A、112B、112C和112D之间的接口电路。对于一个实施例，存储区域111A、111B、111C和111D的数量可以等于数据I/O引脚112A、112B、112C和112D的数量。
在本实施例中，根据执行与第一至第四存储区域111A、111B、111C和111D的数据通信的第一至第四数据I/O引脚112A、112B、112C和112D，第一至第四存储区域111A、111B、111C和111D可以彼此区分。在一个实施例中，第一存储区域111A可以定义为通过第一数据I/O引脚112A接收或输出数据的区域。第二存储区域111B可以定义为通过第二数据I/O引脚112B接收或输出数据的区域。第三存储区域111C可以定义为通过第三数据I/O引脚112C接收或输出数据的区域，并且第四存储区域111D可以定义为通过第四数据I/O引脚112D接收或输出数据的区域。
图3示出了图示与包括在图1所示的半导体存储系统10的存储介质100中的任一个备用裸片相对应的备用裸片120的配置的框图。也就是说，第一至第m备用裸片120-1、…、和120-m中的每一个可以具有与图3所示的备用裸片120基本相同的配置。在图3中，省略了备用裸片120的MRS。参见图3，备用裸片120可以包括备用储存区域121和多个数据I/O引脚，例如，第一至第四数据I/O引脚DQ0、DQ1、DQ2和DQ3(也由“122A”、“122B”、“122C”和“122D”表示)。备用储存区域121可以实现为具有与图2所示的存储裸片110的存储储存区域111基本相同的配置。备用储存区域121可以分为多个备用区域，例如，第一至第四备用区域121A、121B、121C和121D。备用裸片120可以进一步包括数据I/O逻辑电路123，其用作备用区域121A、121B、121C和121D与数据I/O引脚122A、122B、122C和122D之间的接口电路。对于一个实施例，备用区域121A、121B、121C和121D的数量可以等于数据I/O引脚122A、122B、122C和122D的数量。
在本实施例中，根据执行与第一至第四存储区域121A、121B、121C和121D的数据通信的第一至第四数据I/O引脚122A、122B、122C和122D，第一至第四备用区域121A、121B、121C和121D可以彼此区分。在一个实施例中，第一备用区域121A可以定义为通过第一数据I/O引脚122A接收或输出数据的区域。第二存储区域121B可以定义为通过第二数据I/O引脚122B接收或输出数据的区域。第三存储区域121C可以定义为通过第三数据I/O引脚122C接收或输出数据的区域，并且第四存储区域121D可以定义为通过第四数据I/O引脚122D接收或输出数据的区域。备用裸片120的第一备用区域121A、第二备用区域121B、第三备用区域121C和第四备用区域121D可以设计为具有分别与存储裸片110的第一存储区域111A、第二存储区域111B、第三存储区域111C和第四存储区域111D基本相同的配置。
图4和图5示出了图示以数据I/O引脚为单位修复图1所示的半导体存储系统10的方法的示意图。本实施例被描述为具有三个存储裸片(即，第一至第三存储裸片110-1、110-2和110-3)以及一个备用裸片(即，图3所示的备用裸片120)。对于其他实施例，半导体存储系统具有不同数量的存储裸片和备用裸片。在本实施例中，第一至第三存储裸片110-1、110-2和110-3中的每一个可以具有四个数据I/O引脚DQ0、DQ1、DQ2和DQ3。例如，第一至第三存储裸片110-1、110-2和110-3中的每一个可以具有与参考图2描述的存储裸片110基本相同的配置。此外，备用裸片120可以具有与参考图3描述的备用裸片120基本相同的配置。
参见图4，如果在储存在第一至第三存储裸片110-1、110-2和110-3的每一个中的数据被读取的同时数据I/O(DQ)引脚修复控制电路230将第一存储裸片110-1的数据I/O引脚DQ0、DQ1、DQ2和DQ3之中的第四数据I/O引脚DQ3识别为异常数据I/O引脚(由单词“FAULT”表示)，那么可以执行修复过程，从而以数据I/O引脚为单位，用备用裸片120的第一数据I/O引脚DQ0替换第一存储裸片110-1的第四数据I/O引脚DQ3。也就是说，具有第四数据I/O引脚DQ3故障的第一存储裸片110-1的第一至第三数据I/O引脚DQ0、DQ1和DQ2不受修复过程的影响。如果对第一存储裸片110-1的第四数据I/O引脚DQ3执行修复过程，那么数据通过备用裸片120的第一数据I/O引脚DQ0传输，而不是通过第一存储裸片110-1的第四数据I/O引脚DQ3传输。
参见图5，在执行修复过程，以数据I/O引脚为单位用备用裸片120的第一数据I/O引脚DQ0替换第一存储裸片110-1的第四数据I/O引脚DQ3之后，假设数据I/O(DQ)引脚修复控制电路230将第三存储裸片110-3的数据I/O引脚DQ0、DQ1、DQ2和DQ3之中的第二数据I/O引脚DQ1识别为异常数据I/O引脚(用单词“FAULT”表示)。在这种情况下，可以执行另一修复过程，以数据I/O引脚为单位用备用裸片120的其余数据I/O引脚中的任一个(例如，用备用裸片120的第二数据I/O引脚DQ1)替换第三存储裸片110-3的第二数据I/O引脚DQ1(对应于异常数据I/O引脚)。也就是说，第三存储裸片110-3的数据I/O引脚DQ0、DQ2和DQ3不受第三存储裸片110-3的第二数据I/O引脚DQ1的修复过程的影响。如果对第三存储裸片110-3的第二数据I/O引脚DQ1执行修复过程，那么数据可以通过备用裸片120的第二数据I/O引脚DQ1传输，而不是通过第三存储裸片110-3的第二数据I/O引脚DQ1传输。
一起考虑图4和图5，在第一修复过程中，备用裸片120的第一数据I/O引脚DQ0替换第一存储裸片110-1的异常数据I/O引脚DQ3(见图4)。在后续执行的第二修复过程期间，备用裸片120的第二数据I/O引脚DQ1替换第三存储裸片110-3的异常数据I/O引脚DQ1(见图5)。如所示的，相同的备用裸片120在逐个引脚的基础上被用于修复两个不同的存储裸片，即，第一裸片110-1和第三裸片110-3。在另一个实施例中，备用裸片120上的两个不同引脚被用于在不同时期修复同一个存储裸片的两个不同的异常数据I/O引脚。
在以数据I/O引脚为单位执行修复过程之后，不再执行通过存储裸片的异常数据I/O引脚的数据传输。相反，执行通过备用裸片120的替换的数据I/O引脚的数据传输。为了成功地执行修复过程，可以实现数据迁移，使得输入到存储裸片的异常数据I/O引脚的数据通过备用裸片120的替换的数据I/O引脚传输。由于储存在存储裸片中的数据具有由ECC编码操作生成的码字的形式，因此可能需要使用ECC电路220再次执行ECC解码操作和ECC编码操作，以进行数据迁移。
图6示出了图示根据本公开实施例的以数据I/O引脚为单位修复半导体存储系统10的方法的流程图。图7示出了图示根据本公开实施例的用于在半导体存储系统10的修复过程期间改变模式寄存器组(MRS)中的数据的过程的示意图。此外，图8和图9示出了图示以数据I/O引脚为单位执行的半导体存储系统10的修复过程期间的数据迁移的框图。参见图6，可以改变备用裸片120的模式寄存器组(MRS)的设置值，以激活备用裸片120的第一数据I/O引脚DQ0(操作310)。结果，数据可以通过备用裸片120的第一数据I/O引脚DQ0储存在备用裸片120的储存区域中。
如图7所示，模式寄存器组(MRS)可以配置为具有能够激活或去激活数据I/O引脚的四位代码。包括在备用裸片120和存储裸片110-1、110-2和110-3中的每个MRS可以设计为具有与图7所示的MRS基本相同的配置。四位代码的第一比特位A0可以用于激活或去激活第一数据I/O引脚DQ0。例如，如果第一比特位A0具有逻辑电平“0”，则第一数据I/O引脚DQ0可以被去激活，而如果第一比特位A0具有逻辑电平“1”，则第一数据I/O引脚DQ0可以被激活。四位代码的第二比特位A1可以用于激活或去激活第二数据I/O引脚DQ1。例如，如果第二比特位A1具有逻辑电平“0”，则第二数据I/O引脚DQ1可以被去激活，而如果第二比特位A1具有逻辑电平“1”，则第二数据I/O引脚DQ1可以被激活。四位代码的第三比特位A2可以用于激活或去激活第三数据I/O引脚DQ2。例如，如果第三比特位A2具有逻辑电平“0”，则第三数据I/O引脚DQ2可以被去激活，而如果第三比特位A2具有逻辑电平“1”，则第三数据I/O引脚DQ2可以被激活。四位代码的第四比特位A3可以用于激活或去激活第四数据I/O引脚DQ3。例如，如果第四比特位A3具有逻辑电平“0”，则第四数据I/O引脚DQ3可以被去激活，而如果第四比特位A3具有逻辑电平“1”，则第四数据I/O引脚DQ3可以被激活。
在使用备用裸片120执行修复过程之前，备用裸片120的所有数据I/O引脚DQ0至DQ3可以被去激活。也就是说，在使用备用裸片120执行修复过程之前，构成包括在备用裸片120中的MRS的四位代码的所有比特位都可以被设置为具有逻辑电平“0”。因此，为了以数据I/O引脚为单位实现用于修复过程的数据迁移，包括在备用裸片120中的MRS的四位代码的第一比特位A0的逻辑电平可以首先从“0”改变为“1”，以激活第一数据I/O引脚DQ0。如果通过改变包括在备用裸片120中的MRS的设置值来允许通过备用裸片120的第一数据I/O引脚DQ0的数据传输，则可以执行从存储裸片110-1、110-2和110-3中的至少一个到备用裸片120的数据迁移。
如图8所示，在以数据I/O引脚为单位执行的修复过程期间，可以通过将通过第一存储裸片110-1的第四数据I/O引脚(DQ3)112-1D(对应于发生故障的异常数据I/O引脚)传输的第四存储区域111-1D中的数据移动到由第一数据I/O引脚(DQ0)122A控制的备用裸片120的第一备用区域121A来实现数据迁移。储存在第四存储区域111-1D中的数据可以包括对应于ECC操作的单位的符号。在这种情况下，储存在第四存储区域111-1D中的一些符号可以与储存在包括在第一存储裸片110-1中的其他存储区域111-1A、111-1B和111-1C中的符号一起通过ECC编码操作进行编码。因此，在执行数据迁移之前，储存在包括在第一存储裸片110-1中的所有存储区域111-1A、111-1B、111-1C和111-1D中的所有数据可以通过ECC解码操作进行解码，并且ECC解码数据可以通过ECC编码操作进行编码。在对第一存储裸片110-1中的所有数据进行ECC解码操作和ECC编码操作之前，可以将地址设置为“0”(图6的操作320)。地址“0”可以表示第一存储裸片110-1中的具有发生故障的第四数据I/O引脚112-1D的存储储存区域的第一地址。
在读取了第一存储裸片110-1中的具有地址“0”的数据之后，可以执行读取数据的ECC解码操作(图6的操作330)。在操作330期间，可以去除包括在具有地址“0”和码字形式的数据中的奇偶校验位，以提供原始读取数据，并且如果具有地址“0”的数据中包括错误比特位，则可以在ECC电路220的错误校正能力的范围内校正具有地址“0”的数据。在执行读取数据的ECC解码操作之后，可以执行仲裁过程，以将第一存储裸片110-1的第四数据I/O引脚(DQ3)112-1D(对应于异常数据I/O引脚)分配给备用裸片120的第一数据I/O引脚DQ0(122A)(对应于激活的数据I/O引脚)(图6的操作340)。接下来，可以执行ECC编码操作以对ECC解码数据进行编码，并且可以执行写入操作以将ECC编码数据储存到备用裸片120(图6的操作350)。在这种情况下，可以以储存在第一存储裸片110-1的第一至第四存储区域111-1A、111-1B、111-1C和111-1D中的数据为单位来执行ECC编码操作。也就是说，可以通过每个相应的存储区域分别执行储存在第一存储区域111-1A中的数据的ECC编码操作、储存在第二存储区域111-1B中的数据的ECC编码操作、储存在第三存储区域111-1C中的数据的ECC编码操作以及储存在第四存储区域111-1D中的数据的ECC编码操作。
在执行ECC编码操作之后，在写入操作期间，除了储存在第四存储区域111-1D中的数据之外，ECC编码数据可以写入到第一存储区域111-1A、第二存储区域111-1B和第三存储区域111-1C。因此，写入到第一存储区域111-1A的数据可以通过第一存储裸片110-1的第一数据I/O引脚(DQ0)112-1A传输。写入到第二存储区域111-1B的数据可以通过第一存储裸片110-1的第二数据I/O引脚(DQ1)112-1B传输。写入到第三存储区域111-1C的数据可以通过第一存储裸片110-1的第三数据I/O引脚(DQ2)112-1C传输。在写入操作期间，储存在第四存储区域111-1D中的数据可以写入到备用裸片120的第一备用区域121A。写入到第一备用区域121A的数据可以通过备用裸片120的第一数据I/O引脚(DQ0)122A传输。
在如操作350对具有地址“0”的数据进行ECC编码操作和写入操作之后，可以识别当前地址(即，地址“0”)是否是最终地址(图6的操作360)。如果当前地址不是最终地址，那么地址可以增加1(图6的操作370)。在这种情况下，可以对具有增加地址的数据再次顺序地执行操作330至360。如果地址是最终地址，那么具有对应于异常数据I/O引脚的第四数据I/O引脚112-1D的第一存储裸片110-1的MRS可以设置为去激活第四数据I/O引脚112-1D(图6的操作380)。具体地，如参考图7所描述的，可以通过将包括在第一存储裸片110-1中的MRS114-1的第四比特位A3的逻辑电平从“0”改变为“1”来去激活第四数据I/O引脚112-1D。这样，可以通过改变包括在第一存储裸片110-1中的MRS 114-1的设置值而中断通过第四数据I/O引脚112-1D的数据传输。
如参考图5所描述的，如果在以数据I/O引脚为单位执行的先前的修复过程中使用备用裸片120的第一数据I/O引脚122A之后，由数据I/O(DQ)引脚修复控制电路230将第三存储裸片110-3的数据I/O引脚112-3A、112-3B、112-3C和112-3D之中的第二数据I/O引脚(DQ1)112-3B识别为异常数据I/O引脚(用单词“FAULT”表示)，那么可以以数据I/O引脚为单位对第三存储裸片110-3执行附加的修复过程。在这种情况下，可以用备用裸片120的其余数据I/O引脚中的任一个(例如，第二数据I/O引脚122B)来替换与第三存储裸片110-3的异常数据I/O引脚相对应的第二数据I/O引脚(DQ1)112-3B。具体地，可以通过改变备用裸片120的MRS 124的设置值来激活备用裸片120的第二数据I/O引脚122B。也就是说，可以通过将包括在备用裸片120中的MRS 124的四位代码的第二比特位A1的逻辑电平从“0”改变为“1”来激活备用裸片120的第二数据I/O引脚122B。
如图9所示，在以数据I/O引脚为单位对第三存储裸片110-3执行的修复过程期间，可以通过将通过第三存储裸片110-3的第二数据I/O引脚(DQ1)112-3B(对应于发生故障的异常数据I/O引脚)传输的第二存储区域111-3B中的数据移动到由备用裸片120的第二数据I/O引脚(DQ1)122B控制的第二备用区域121B来实现数据迁移。在这种情况下，可以以与参考图8描述的基本相同的方式来实现数据迁移。也就是说，在执行数据迁移之前，可以通过增加数据的地址来执行储存在包括在第三存储裸片110-3中的所有存储区域111-3A、111-3B、111-3C和111-3D中的所有数据的ECC解码操作，并且可以通过ECC编码操作对ECC解码数据进行编码。可以由每个相应的存储区域单独地执行存储区域111-3A、111-3B、111-3C和111-3D的ECC编码操作。
在执行ECC解码操作之后，可以执行仲裁过程，以在执行ECC编码操作之前，将第三存储裸片110-3的第二数据I/O引脚(DQ1)112-3B(对应于异常数据I/O引脚)分配给备用裸片120的第二数据I/O引脚DQ1(122B)(对应于激活的数据I/O引脚)。接下来，可以对ECC解码数据执行ECC编码操作，并且可以通过写入操作将ECC编码数据写入到备用裸片120。因此，储存在第三存储裸片110-3的第二存储区域111-3B中的数据可以写入到备用裸片120的第二备用区域121B。如果完成了所有地址的数据迁移，那么可以通过将包括在第三存储裸片110-3中的MRS 114-3的四位代码的第二比特位A1的逻辑电平从‘1’改变到‘0’，来去激活与第三存储裸片110-3的异常数据I/O引脚相对应的第二数据I/O引脚(DQ1)112-3B。
已经为了说明的目的描述了本文所公开的实施例。本领域技术人员应理解，在不脱离如在所附权利要求中公开的本公开的范围和主旨的情况下，对于本公开实施例的各种修改、增加和替换都是可以的。

Claims (24)

1.一种半导体存储系统，包括：
存储介质，所述存储介质包括多个存储裸片和备用裸片，其中，所述多个存储裸片中的每一个具有多个存储区域和多个数据输入/输出引脚，并且其中，所述备用裸片具有多个备用区域和多个数据输入/输出引脚；以及
数据输入/输出引脚修复控制电路，所述数据输入/输出引脚修复控制电路配置为：执行用包括在所述备用裸片中的多个数据输入/输出引脚之中的第一数据输入/输出引脚替换包括在所述多个存储裸片的任一个中的多个数据输入/输出引脚之中的第一异常数据输入/输出引脚的第一修复过程。
2.如权利要求1所述的半导体存储系统，其中，所述数据输入/输出引脚修复控制电路进一步配置为：执行用包括在所述备用裸片中的多个数据输入/输出引脚之中的第二数据输入/输出引脚替换包括在所述多个存储裸片中的多个数据输入/输出引脚之中的第二异常数据输入/输出引脚的第二修复过程，其中，所述第一异常数据输入/输出引脚和所述第二异常数据输入/输出引脚属于相同的存储裸片，并且其中，在所述第一修复过程之后执行所述第二修复过程。
3.如权利要求1所述的半导体存储系统，其中，所述数据输入/输出引脚修复控制电路进一步配置为：执行用包括在所述备用裸片中的多个数据输入/输出引脚之中的第二数据输入/输出引脚替换包括在所述多个存储裸片中的多个数据输入/输出引脚之中的第二异常数据输入/输出引脚的第二修复过程，其中，所述第一异常数据输入/输出引脚和所述第二异常数据输入/输出引脚属于不同的存储裸片。
4.如权利要求1所述的半导体存储系统，
其中，包括在所述多个存储裸片的一个存储裸片中的每一个存储区域配置为通过包括在所述存储裸片中的任一个或多个数据输入/输出引脚来接收或输出数据；并且
其中，包括在所述备用裸片中的每一个备用区域配置为通过包括在所述备用裸片中的任一个或多个数据输入/输出引脚来接收或输出数据。
5.如权利要求1所述的半导体存储系统，进一步包括错误校正码电路，所述错误校正码电路配置为在对于所述多个存储裸片的读取操作期间或写入操作期间执行错误校正码操作。
6.如权利要求5所述的半导体存储系统，其中，所述数据输入/输出引脚修复控制电路配置为控制数据迁移过程，所述数据迁移过程将连接到所述第一异常数据输入/输出引脚的存储区域中的数据移动到包括在所述备用裸片中的备用区域。
7.如权利要求6所述的半导体存储系统，
其中，所述数据输入/输出引脚修复控制电路通过增加所述数据的地址来执行错误校正码解码操作，以生成储存在具有所述第一异常数据输入/输出引脚的存储裸片中包括的存储区域中的所有数据的错误校正码解码数据；
其中，所述数据输入/输出引脚修复控制电路执行错误校正码编码操作，以生成所述错误校正码解码数据的错误校正码编码数据；并且
其中，所述数据输入/输出引脚修复控制电路通过将至少一些所述错误校正码编码数据写入到包括在所述备用裸片中的任一备用区域来控制所述数据迁移过程。
8.如权利要求7所述的半导体存储系统，其中，所述数据输入/输出引脚修复控制电路控制所述第一修复过程，使得由每个相应的存储区域分别地执行包括在具有所述第一异常数据输入/输出引脚的存储裸片中的存储区域的错误校正码编码操作。
9.如权利要求8所述的半导体存储系统，其中，通过由所述数据输入/输出引脚修复控制电路执行的修复过程中使用的第一数据输入/输出引脚写入到所述备用区域的数据被定义为：存储区域中的数据的错误校正码编码数据，所述存储区域连接到具有所述第一异常数据输入/输出引脚的存储裸片的存储区域之中的第一异常数据输入/输出引脚。
10.如权利要求7所述的半导体存储系统，其中，所述多个存储裸片和所述备用裸片中的每一个包括模式寄存器组，所述模式寄存器组控制包括在每一个所述多个存储裸片和所述备用裸片中的每个数据输入/输出引脚的激活或去激活。
11.如权利要求10所述的半导体存储系统，
其中，所述数据输入/输出引脚修复控制电路设置具有所述第一异常数据输入/输出引脚的存储裸片的模式寄存器组，以去激活所述第一异常数据输入/输出引脚；并且
其中，所述数据输入/输出引脚修复控制电路设置所述备用裸片的模式寄存器组，以激活包括在所述备用裸片中的数据输入/输出引脚之中的在所述修复过程中使用的所述第一数据输入/输出引脚。
12.如权利要求11所述的半导体存储系统，
其中，所述数据输入/输出引脚修复控制电路控制所述第一修复过程，使得在执行所述数据迁移过程之后，设置具有所述第一异常数据输入/输出引脚的存储裸片的模式寄存器组；并且
其中，所述数据输入/输出引脚修复控制电路控制所述第一修复过程，使得在执行所述数据迁移过程之前，设置所述备用裸片的模式寄存器组，以激活所述备用裸片的数据输入/输出引脚之中的在所述修复过程中使用的所述第一数据输入/输出引脚。
13.如权利要求1所述的半导体存储系统，其中，在执行所述修复过程之前，所述数据输入/输出引脚修复控制电路向主机施加停止命令，以中断所述主机访问所述半导体存储系统。
14.一种修复半导体存储系统的方法，所述半导体存储系统包括多个存储裸片和备用裸片，其中，所述多个存储裸片中的每一个具有多个存储区域和多个数据输入输出输入/输出引脚，并且其中，所述备用裸片具有多个备用区域和多个数据输入/输出引脚，所述方法包括：
通过用包括在所述备用裸片中的多个数据输入/输出引脚之中的第一数据输入/输出引脚替换包括在所述多个存储裸片的任一个中的多个数据输入/输出引脚之中的第一异常数据输入/输出引脚来执行第一修复过程。
15.如权利要求14所述的方法，进一步包括：通过用包括在所述备用裸片中的多个数据输入/输出引脚之中的第二数据输入/输出引脚替换包括在所述多个存储裸片中的多个数据输入/输出引脚之中的第二异常数据输入/输出引脚来执行第二修复过程，其中，所述第一异常数据输入/输出引脚和所述第二异常数据输入/输出引脚属于相同的存储裸片，并且其中，在所述第一修复过程之后执行所述第二修复过程。
16.如权利要求14所述的方法，进一步包括：通过用包括在所述备用裸片中的多个数据输入/输出引脚之中的第二数据输入/输出引脚替换包括在所述多个存储裸片中的多个数据输入/输出引脚之中的第二异常数据输入/输出引脚来执行第二修复过程，其中，所述第一异常数据输入/输出引脚和所述第二异常数据输入/输出引脚属于不同的存储裸片。
17.如权利要求14所述的方法，
其中，包括在所述多个存储裸片的一个存储裸片中的每一个存储区域配置为通过包括在所述存储裸片中的任一个或多个数据输入/输出引脚来接收或输出数据；并且
其中，包括在所述备用裸片中的每一个备用区域配置为通过包括在所述备用裸片中的任一个或多个数据输入/输出引脚来接收或输出数据。
18.如权利要求17所述的方法，其中，执行所述第一修复过程包括：
执行仲裁过程，以将所述第一异常数据输入/输出引脚分配给所述备用裸片的数据输入/输出引脚之中的由于先前的修复过程而未使用的任一数据输入/输出引脚；并且
执行数据迁移过程，以将连接到所述第一异常数据输入/输出引脚的存储区域中的数据写入到包括在所述备用裸片中的任一备用区域。
19.如权利要求18所述的方法，进一步包括激活所述第一异常数据输入/输出引脚被分配给其的所述备用裸片的数据输入/输出引脚。
20.如权利要求19所述的方法，其中，在执行所述数据迁移过程之前，执行所述第一异常数据输入/输出引脚被分配给其的所述备用裸片的数据输入/输出引脚的激活。
21.如权利要求18所述的方法，其中，执行所述数据迁移过程包括：
通过增加所述数据的地址，读取储存在具有所述第一异常数据输入/输出引脚的存储裸片中包括的存储区域中的数据，并执行读取数据的错误校正码解码操作；
由所述存储区域单独执行包括在具有所述第一异常数据输入/输出引脚的存储裸片中的存储区域的错误校正码解码数据的错误校正码编码操作；并且
将连接到所述第一异常数据输入/输出引脚的存储区域的错误校正码编码数据写入到包括在所述备用裸片中的任一备用区域。
22.如权利要求18所述的方法，其中，执行所述第一修复过程进一步包括去激活所述第一异常数据输入/输出引脚。
23.如权利要求22所述的方法，其中，在执行所述数据迁移过程之后，执行去激活所述第一异常数据输入/输出引脚。
24.如权利要求14所述的方法，进一步包括：在执行所述第一修复过程之前，向主机施加停止命令，以中断所述主机访问所述半导体存储系统的操作。
CN201811472205.4A 2018-04-03 2018-12-04 半导体存储系统及修复半导体存储系统的方法 Active CN110349613B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180038902A KR102483476B1 (ko) 2018-04-03 2018-04-03 데이터 입/출력 핀 단위로의 리페어를 지원하는 반도체 메모리 장치 및 그 반도체 메모리 장치의 리페어 방법
KR10-2018-0038902 2018-04-03

Publications (2)

Publication Number Publication Date
CN110349613A true CN110349613A (zh) 2019-10-18
CN110349613B CN110349613B (zh) 2023-04-11

Family

ID=68056272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811472205.4A Active CN110349613B (zh) 2018-04-03 2018-12-04 半导体存储系统及修复半导体存储系统的方法

Country Status (3)

Country Link
US (1) US11036597B2 (zh)
KR (1) KR102483476B1 (zh)
CN (1) CN110349613B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731671B (zh) * 2020-05-07 2021-06-21 美商矽成積體電路股份有限公司 異常晶片檢測方法與異常晶片檢測系統

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200092036A (ko) * 2019-01-24 2020-08-03 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11726869B2 (en) * 2019-08-20 2023-08-15 Micron Technology, Inc. Performing error control operation on memory component for garbage collection
US11282567B2 (en) 2019-08-20 2022-03-22 Micron Technology, Inc. Sequential SLC read optimization
US11281578B2 (en) 2019-08-20 2022-03-22 Micron Technology, Inc. Garbage collection in a memory sub-system during a low battery state
US11281392B2 (en) 2019-08-28 2022-03-22 Micron Technology, Inc. Garbage collection in a memory component using an adjusted parameter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177744A (en) * 1990-09-04 1993-01-05 International Business Machines Corporation Method and apparatus for error recovery in arrays
CN102110481A (zh) * 2009-12-24 2011-06-29 海力士半导体有限公司 具有ecc电路的半导体存储系统及其控制方法
US20130326293A1 (en) * 2012-05-31 2013-12-05 Naveen Muralimanohar Memory error test routine
US20140317469A1 (en) * 2013-04-19 2014-10-23 Young-Soo Sohn Memory device for performing error correction code operation and redundancy repair operation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920513A (en) * 1997-08-22 1999-07-06 Micron Technology, Inc. Partial replacement of partially defective memory devices
JP2003338193A (ja) 2002-05-21 2003-11-28 Mitsubishi Electric Corp 半導体メモリモジュール
KR101318116B1 (ko) * 2005-06-24 2013-11-14 구글 인코포레이티드 집적 메모리 코어 및 메모리 인터페이스 회로
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
KR101218606B1 (ko) 2011-02-28 2013-01-04 에스케이하이닉스 주식회사 반도체 메모리 장치
US8869007B2 (en) 2012-06-14 2014-10-21 International Business Machines Corporation Three dimensional (3D) memory device sparing
KR20140078283A (ko) * 2012-12-17 2014-06-25 에스케이하이닉스 주식회사 리페어 장치
US9483339B2 (en) * 2014-06-27 2016-11-01 Sandisk Technologies Llc Systems and methods for fast bit error rate estimation
US10078567B2 (en) * 2016-03-18 2018-09-18 Alibaba Group Holding Limited Implementing fault tolerance in computer system memory
KR20190012566A (ko) * 2017-07-27 2019-02-11 삼성전자주식회사 에러 정정 기능을 갖는 메모리 시스템, 메모리 모듈 및 메모리 컨트롤러의 동작 방법
US10802910B2 (en) * 2018-09-17 2020-10-13 Intel Corporation System for identifying and correcting data errors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177744A (en) * 1990-09-04 1993-01-05 International Business Machines Corporation Method and apparatus for error recovery in arrays
CN102110481A (zh) * 2009-12-24 2011-06-29 海力士半导体有限公司 具有ecc电路的半导体存储系统及其控制方法
US20130326293A1 (en) * 2012-05-31 2013-12-05 Naveen Muralimanohar Memory error test routine
US20140317469A1 (en) * 2013-04-19 2014-10-23 Young-Soo Sohn Memory device for performing error correction code operation and redundancy repair operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731671B (zh) * 2020-05-07 2021-06-21 美商矽成積體電路股份有限公司 異常晶片檢測方法與異常晶片檢測系統

Also Published As

Publication number Publication date
KR102483476B1 (ko) 2023-01-03
KR20190115788A (ko) 2019-10-14
US20190303253A1 (en) 2019-10-03
CN110349613B (zh) 2023-04-11
US11036597B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
CN110349613A (zh) 半导体存储系统及修复半导体存储系统的方法
US9767922B2 (en) Memory device and memory system having repair unit modification function
US6304989B1 (en) Built-in spare row and column replacement analysis system for embedded memories
CN110277130B (zh) 涉及冗余区域的修复的半导体装置
KR100347354B1 (ko) 단자맵핑장치및메모리모듈
US10847243B2 (en) Methods of testing cell arrays and semiconductor devices executing the same
US4912710A (en) Self-checking random access memory
KR20130021196A (ko) 불량 페이지를 관리하는 메모리 장치
CN112908396A (zh) 具有修复匹配机制的存储器装置及其操作方法
CN114530189A (zh) 芯片的修复方法、修复装置、芯片
US20120269018A1 (en) Memory system having memory and memory controller and operation method thereof
CN110010188B (zh) 存储器件及其操作方法
US7073102B2 (en) Reconfiguration device for faulty memory
US7512023B2 (en) Memory and method for improving the reliability of a memory having a used memory region and an unused memory region
CN113948148A (zh) 进行选择性地启用的ecc解码的熔丝逻辑
CN113345511A (zh) 存储器件及其测试方法
CN113495677B (zh) 读写方法及存储器装置
CN107767900B (zh) 一种存储器器件和中央处理单元
CN113495674B (zh) 读写方法及存储器装置
CN113495676B (zh) 读写方法及存储器装置
CN113495671B (zh) 读写方法及存储器装置
US20240021260A1 (en) Memory, memory system and operation method of memory
CN111599392B (zh) 存储器及其操作方法
CN108231125B (zh) 半导体器件及其操作方法
JP4237157B2 (ja) 半導体記憶装置および情報読み出し方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant