CN110326100B - 用于将配线插入到半导体芯片的沟槽中的方法以及用于实现该方法的设备 - Google Patents

用于将配线插入到半导体芯片的沟槽中的方法以及用于实现该方法的设备 Download PDF

Info

Publication number
CN110326100B
CN110326100B CN201880008903.0A CN201880008903A CN110326100B CN 110326100 B CN110326100 B CN 110326100B CN 201880008903 A CN201880008903 A CN 201880008903A CN 110326100 B CN110326100 B CN 110326100B
Authority
CN
China
Prior art keywords
chip
wires
grooves
wiring
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880008903.0A
Other languages
English (en)
Other versions
CN110326100A (zh
Inventor
E·阿伦
R·莱希奇克
P·阮
C·麦卡尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Primo1D SA
Original Assignee
Primo1D SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Primo1D SA filed Critical Primo1D SA
Publication of CN110326100A publication Critical patent/CN110326100A/zh
Application granted granted Critical
Publication of CN110326100B publication Critical patent/CN110326100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4097—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by using design data to control NC machines, e.g. CAD/CAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07775—Antenna details the antenna being on-chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/02—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the selection of materials, e.g. to avoid wear during transport through the machine
    • G06K19/027—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the selection of materials, e.g. to avoid wear during transport through the machine the material being suitable for use as a textile, e.g. woven-based RFID-like labels designed for attachment to laundry items
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • D—TEXTILES; PAPER
    • D02—YARNS; MECHANICAL FINISHING OF YARNS OR ROPES; WARPING OR BEAMING
    • D02G—CRIMPING OR CURLING FIBRES, FILAMENTS, THREADS, OR YARNS; YARNS OR THREADS
    • D02G3/00—Yarns or threads, e.g. fancy yarns; Processes or apparatus for the production thereof, not otherwise provided for
    • D02G3/44—Yarns or threads characterised by the purpose for which they are designed
    • D02G3/441—Yarns or threads with antistatic, conductive or radiation-shielding properties
    • D—TEXTILES; PAPER
    • D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B2401/00—Physical properties
    • D10B2401/18—Physical properties including electronic components
    • D—TEXTILES; PAPER
    • D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
    • D10B2403/00—Details of fabric structure established in the fabric forming process
    • D10B2403/02—Cross-sectional features
    • D10B2403/024—Fabric incorporating additional compounds
    • D10B2403/0243—Fabric incorporating additional compounds enhancing functional properties
    • D10B2403/02431—Fabric incorporating additional compounds enhancing functional properties with electronic components, e.g. sensors or switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48138—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate the wire connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48993—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the wire connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/85138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H01L2224/85815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Textile Engineering (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Processing (AREA)

Abstract

本发明涉及一种用于将配线(7a、7b)插入半导体芯片(1)的纵向沟槽中以进行其组装的方法，所述沟槽包含垫(6a、6b)，所述垫由具有设定熔点的结合材料制成，所述方法包括：在定位步骤中，沿着所述沟槽将所述配线(7a、7b)的纵向区段放置成与所述垫(6a、6b)强制邻接；以及在插入步骤中，将包含所述垫(6a、6b)的至少一部分的区域暴露于高于所述结合材料的所述熔点的处理温度并且达足够的时间以使所述垫(6a、6b)至少部分熔化，并使所述配线(7a、7b)插入到所述沟槽中。本发明还涉及容许实施所述插入方法的设备。

Description

用于将配线插入到半导体芯片的沟槽中的方法以及用于实现 该方法的设备
技术领域
本发明涉及一种用于将配线(wire)插入半导体芯片的沟槽中以进行其组装的方法。本发明还涉及实现这种插入方法的一种设备。它在RFID电子标签(“射频识别”)领域中找到了示例性应用，以直接将天线与发送接收芯片相关联，并提供简单制造的特别小的射频装置。该装置可以集成到纺织线(textile thread)中，并且该线本身可以集成到各种对象中以用于其识别、跟踪和管理。
背景技术
例如，从文献US8471713、US8093617、US8723312、US2015318409、US8782880、US8814054或US2015230336中已知用于组装称为E-THREADTM的芯片和配线的技术。
利用该技术，芯片具有纵向沟槽，并且配线的纵向区段(longitudinal section)插入该沟槽中。可以通过将配线嵌入沟槽中来获得组件，然后充分调节配线和沟槽的尺寸以将两个元件机械地接合到彼此。如在文献WO2009112644或WO2014041107中所公开的，在一些情况下，沟槽可以设置有垫，使得可以将配线夹紧在沟槽中，以便将其保持在那里。附加地或替代地，可以通过在配线和芯片之间添加粘合剂材料，通过对配线和芯片进行焊接或钎焊来获得或加强组件。
在文献US8471773中，配线是导电的并且半导体芯片包含发送接收电路。配线和芯片的组装使得可以接触配线和发送接收电路的输入-输出端子以形成操作发送接收装置。配线是该装置的天线。
将配线插入芯片沟槽中是特别精细的操作，特别是在需要能够保持高生产率的工业环境中。
文献US8782880公开了一种适于保持该速率的插入设备。大的配线以线圈的形式提供在该种设备中，并且芯片存储在罐中。两个配线从线圈展开，彼此平行地供应到该种设备的夹持区域。其还被配置成相继地将芯片从罐引导到该夹持区域，在两个配线之间，并且将每个配线的纵向区段嵌入芯片的纵向沟槽中。替代地，该文献提供了将配线和放置在沟槽中的金属垫的彼此焊接以在插入设备的出口处固定芯片和配线。由此形成链，其由通过大配线连接的多个芯片构成。芯片链可以缠绕在支撑件上以形成存储卷轴。通过根据期望的切割图案切割配线，可以从存储卷轴去除该链的段。
在这种设备中提供的插入技术需要在配线上施加相对显著的力以将它们嵌入沟槽中。在插入期间或之后，将配线“强制”插入沟槽中会导致弱化或断裂。此外，这种插入技术对沟槽和配线尺寸的正确调整特别敏感。错误的调整可能导致不够鲁棒的组件，或者相反，需要过大的力，这可能导致配线的断裂或损坏。
具有不需要施加与现有技术一样大的力的插入技术将是有利的。能够在相同步骤中插入和组装配线和芯片而没有过多的力也是有利的。
发明内容
为了实现这些目的中的至少一个，本发明的主题根据第一方面提出了一种用于将配线插入半导体芯片的纵向沟槽中以进行其组装的方法，所述沟槽包含垫，所述垫由具有设定熔点的结合材料制成，所述方法包括：
在定位步骤中，沿着所述沟槽将所述配线的纵向区段放置成与所述垫强制邻接(forced abutment)；
在插入步骤中，将包含所述垫的至少一部分的区域暴露于高于所述结合材料的所述熔点的处理温度并且达足够的时间以使所述垫至少部分熔化，并使所述配线插入到所述沟槽中。
根据本发明的其他有利和不受限制的特征，单独使用或以任何技术上可行的组合：
所述方法包括，在完成所述插入步骤之后，固化所述结合材料以组装所述配线和所述芯片；
使所述配线保持成张紧状态与所述沟槽相对，并且所述定位步骤包括使所述配线压靠在所述垫上；
通过将所述区域暴露于热空气流或光流，使所述垫达到感应处理温度；
所述方法包括，在所述定位步骤之前或期间，制备意图插入到所述沟槽中的所述配线的所述纵向区段的步骤；
制备步骤包括在所述配线的所述纵向区段上沉积涂层；
制备步骤包括对所述配线的所述纵向区段进行清洁和/或脱氧的步骤；
所述插入步骤之后是加强步骤，所述加强步骤包括将粘合剂分配到所述沟槽中和暴露在所述沟槽中的所述配线的所述纵向区段上；
所述插入步骤之后是封装所述芯片和/或所述配线的步骤；
所述配线是导电的；
所述方法包括重复所述定位步骤和所述插入步骤，以便将多个芯片插入到所述配线上并形成链(16、21)。
在另一方面，本发明还提出了一种用于将配线插入到至少一个芯片中的设备，所述芯片具有用于接纳所述配线的纵向区段的沟槽，并且所述沟槽包含由结合材料制成的垫，所述结合材料具有设定熔点，所述设备包括：
定位构件，用于在工作空间的第一端和第二端之间展开和移动一段所述配线；
用于处理所述芯片的装置，所述装置能够将所述芯片放置在插入位置中，在所述插入位置中，所述沟槽与所述配线相对放置；
定位构件，用于沿着所述沟槽将所述配线的所述纵向区段布置成与所述垫强制邻接；
加热构件，用于当所述芯片放置于所述插入位置中时，将包括所述垫的区域升高到处理温度。
根据本发明的其他有利和不受限制的特征，单独使用或以任何技术上可行的组合：
所述定位构件被配置为在所述第一端和所述第二端之间展开两个平行配线，并且其中，所述插入位置位于所述两个配线之间；
所述插入设备具有至少一个附加构件，所述至少一个附加构件布置在所述工作空间中，位于芯片插入位置的下游或上游；
所述附加构件(14)和所述定位构件(12)被定位并配置在所述工作空间中，使得由这些部件执行的处理可以同时进行。
附图说明
本发明的其他特征和优点将从随后参考附图的本发明的具体实施方式中显现，其中：
图1a和1b以透视图和横截面描绘了与根据本发明的插入方法兼容的芯片；
图2a至2e示出了根据本发明的方法的步骤；
图3a和3b示出了设备，其被配置为在其操作期间的两个特定时间实施根据本发明的方法；
图4a至4c示出了该方法在制造第一接收发送装置中的示例性应用；
图5a至5c示出了本发明的方法在制造第二发送接收装置中的示例性应用。
具体实施方式
图1a以透视图示出了与根据本发明的插入方法兼容的电子部件1，在下面的描述中被称为“半导体芯片”或更简单地称为“芯片”。图1是这种芯片1的横截面视图。
芯片1具有两个纵向沟槽2a、2b，它们彼此平行并分别形成在芯片1的彼此相对的两个侧面1a、1b上。该配置使得可能对下面的描述保持其一般性，但是本发明绝不限于沟槽的此数量和此布置，并且芯片1可以很好地设置有单个或任意数量的沟槽，每个沟槽都以任何取向布置在芯片1的任何一个面上，而不脱离本发明的范围。这些纵向沟槽2a、2b均设置成接纳和容纳配线(在这些图1a和1b中未示出)的纵向区段。为了便于插入配线，每个沟槽2a、2b在其所放置的芯片的面上从芯片1的一侧延伸到另一侧。在下文中，容纳在或将容纳在芯片的沟槽中配线的部分(取决于其长度)被称为“配线的纵向区段”。
根据本发明，沟槽2a、2b的高度和深度尺寸选择得足够大，或者配线横截面选择得足够小，使得每个配线可以容纳在沟槽2a、2b中而不用机械地强制其嵌入。为了促进配线与芯片1的连接，通常优选的是，使配线的纵向区段能够完全容纳在沟槽中，即每个配线的容纳的部分不会延伸超出沟槽形成所在的芯片的面。当芯片1具有如图1a和1b中的多个沟槽2a、2b时，它们不必具有相同的尺寸。类似地，要容纳在沟槽中的配线不一定具有相同的性质，并且不一定具有相同的横截面。
芯片1包括具有功能电路4的衬底3，功能电路4诸如是发送接收电路、计算装置、传感器、LED或例如使用半导体领域中已知的技术设置在衬底3上的任何其他形式的集成电路。功能电路4可以电连接到一个或多个连接端子4a、4b，该一个或多个连接端子4a、4b使用形成在衬底3上或衬底3中的导电迹线或过孔通向沟槽2a、2b中的任何一个。然后可以使至少一个配线在被插入沟槽2a、2b中的一个中时与功能电路4实现电接触。在这种情况下，组装到芯片1的配线不是用于芯片1的简单机械支撑，但可以有助于其操作，例如通过形成天线，或通过将芯片电连接到电源，或者仍然通过将信号分配到也将连接到其上的另一芯片。当然，在这种情况下，配线由导电材料制成或包括导电材料。如果配线设置有绝缘护套，则可能需要在配线的纵向区段处剥离配线以容纳在沟槽中，以便能够与连接端子电接触。但是，本发明决不限于连接到位于芯片1的沟槽中的连接端子的导电配线。可以设想，配线将由非导电材料制成，该导电材料形成用于该芯片的机械支撑。替代地，芯片可以设置有布置在沟槽中的多个配线，至少一个配线是电连接到芯片1的金属导体，至少另一个配线是电绝缘体并且仅用作支撑件。
在图1a和1b的描述中，芯片1还包括盖子5，具有T形截面，该T的基部与衬底3的主面组装。以这种方式，两个纵向沟槽2a、2b形成在盖子5的T杆和与衬底3组装的主表面之间。与衬底3相似，盖子5也可以设置有功能电路、连接端子和/或导电迹线或过孔。这些元件可以电气上和功能上连接到功能电路4。
芯片1的不同于以下图和图1b中所示的配置的其他配置是可能的。例如，芯片1可以由具有功能电路4的单个扁平支撑件构成，纵向沟槽2a、2b例如通过蚀刻形成在该支撑件的两个相对的侧面上，或者在该支撑件的主面中的一个和/或另一个上。根据另一种配置，芯片1可以由两个相同或类似尺寸的扁平支撑件组成，每个扁平支撑件具有功能电路。扁平支撑件均组装到较小间隔件的两个相对侧，以限定芯片1的两个纵向沟槽2a、2b。间隔件可由由足够厚的粘合剂层构成的部分构成。
无论选择何种配置，与根据本发明的插入方法兼容的芯片1应具有至少一个纵向沟槽2a、2b，用于接纳和容纳配线的纵向区段。
同样根据本发明，沟槽2a、2b包含至少一个由结合材料制成的垫(pad)6a、6b。在图1a、1b中所示的示例中，垫6a、6b布置在沟槽2a、2b中，在支撑件5的形成沟槽2a、2b的壁之一的面上，并且在他们的整个长度上。替代地，垫6a、6b可以放置在形成沟槽2a、2b的另一壁上，例如在盖子5侧。替代地，可以选择以减小的长度布置在沟槽中的彼此相区别的多个基本垫中的每个垫6a、6b。无论沟槽2a、2b中的垫6a、6b的形状、体积或布置如何，它们都是如此之大以至于在它们存在时不可能完美地将配线容纳在沟槽2a、2b中。如将在以下描述中清楚的是，每个垫6a、6b形成结合材料的储备，其将允许容纳在每个沟槽2a、2b中的配线的组装和良好的机械强度。
选择构成每个垫6a、6b的材料，使其熔点相对低。该熔点低于芯片1的功能电路4可以暴露而没有损坏的最大温度。例如，如果该最大温度为350℃，则应选择垫6a、6b的材料，使其熔点低于350℃，例如300℃。有利地，出于简化下面描述的插入方法的原因，选择该材料，使得其熔点在80℃和100℃或150℃、或250℃之间。构成每个垫6a、6b的材料可包括多种元素化合物。例如，其可以是金属的合金，金属诸如是锡、银和铜。应当注意，芯片1旨在在大气压下处理，并且因此，在该压力下确定所提到的熔点。另外，所有垫6a、6b或基本垫由相同的材料制成不是必须的。
有利地，特别是当垫6a、6b用于将配线电连接到芯片1的连接端子时，它由导电材料制成。但是，如上所述，这不是强制性的。
如在所提到的现有技术文献中所教导的，可以使用半导体集成电路领域的技术批量生产芯片1。垫6a、6b可以有利地在芯片1的制造期间制造，例如通过在其与盖子5组装之前在衬底3上沉积来形成它们，或者更通常地在形成盖子5之前形成它们。在制造芯片1之后，在纵向沟槽2a、2b中形成垫6a、6b也是可能的，例如通过在高于其熔点的温度下将形成这些垫6a、6b的结合材料以液体形式直接分配到沟槽2a、2b中。
本发明利用芯片1的特性提出了一种特别巧妙的方法，来将至少一个配线插入芯片1的至少一个沟槽2a、2b中，其不需要强制嵌入该配线，并且因此限制其插入期间施加于配线的力。参考图2a至2e描述该方法。
首先，应该注意，配线可以是任何种类，只要它足以抵抗将要公开的机械和化学处理。有利地，配线是导电配线，例如由不锈钢、铜基合金或铜制成，并且插入方法允许该配线电连接到芯片1的功能电路4的端子4a、4b。
图2a示出了如上所述的芯片1。
在定位步骤期间，两个配线7a、7b的纵向区段沿两个沟槽2a、2b布置。垫6a、6b占据沟槽2a、2b的足够部分，以防止配线完全容纳在其中。在定位步骤期间，对配线7a、7b施加有限的力以将其压靠在垫6a、6b上并使其与垫6a、6b强制邻接。图2b和2c示出了在完成定位步骤时的芯片1和两个配线7a、7b。配线7a、7b与垫6a、6b接触，它们也可以与限定芯片1的侧面1a、1b上的沟槽2a、2b的轮廓的衬底3和/或盖子5的边缘之一接触。在垫6a、6b没有在沟槽2a、2b的整个长度上延伸的情况下，配线的纵向区段的部分可以部分地容纳其中。
应当记住，配线的直径选择为小于沟槽的高度，使得在没有垫6a、6b的情况下，配线可以在没有任何特定嵌入力的情况下插入并且容纳在沟槽2a、2b中。
如图2d和2e所示，本发明的方法还包括在定位步骤之后的插入步骤。在该插入步骤期间，至少部分地包括垫6a、6b的区域暴露于高于它们包含的结合材料的熔点的处理温度，并且达足够的时间以使其熔化。结合材料的液态的变化与施加在配线7a、7b上的适度力相结合，导致后者插入到沟槽2a、2b中，如图2e所示。垫6a、6b的结合材料不必完全变化到液态来使得配线7a、7b插入。只有部分材料液化以清除足够的通道来允许配线7a、7b啮合并容纳在沟槽2a、2b中就足够了。暴露于处理温度的区域包括所有垫6a、6b，但是这些垫6a、6b中的仅部分可以直接暴露于处理温度，这可能由热传导引起。
当芯片1具有若干沟槽2a、2b以容纳若干配线7a、7b时，如图2a至2e所示的示例所示，可以对每个配线相继地或同时地执行插入步骤。暴露于处理温度的区域可以足够大以至少部分地包括所有垫6a、6b。替代地，插入步骤可包括同时或相继暴露若干区别的区域，每个区域包括垫6a、6b的至少部分。
插入步骤可以利用加热构件，例如空气流或其他加热流体的发生器，通过感应，或通过诸如激光照射或紫外辐射的光照射来进行，导致限定芯片1处的加热区域的热流的产生。该流保持足够长并且具有高于制成垫6a、6b的结合材料的熔点的足够的温度，以使其熔化。当然，加热可以是全局的，例如通过将芯片1放置在加热的外壳中，但是这种途径在工业上实施起来可能稍微复杂一些。
如图2e所示，构成垫6a、6b的结合材料一旦处于液态，就倾向于将其自身嵌入配线7a、7b周围，并流过限定沟槽2a、2b的壁。一些结合材料可以被配线的纵向区段吸收，并有助于加强沟槽2a、2b中的配线7a、7b的机械强度。
当配线7a、7b插入沟槽2a、2b中时，可以通过停用加热构件或通过移动芯片1和/或构件来中断结合材料的热处理，以便从暴露于热流的区域中取出芯片1。区域中的热处理的中断将温度恢复到低于结合材料的熔点的温度，通常在室温下，这导致固体构成并且配线接合到芯片。当结合材料和配线是电导体时，因此将配线7a、7b电连接到功能电路4的端子4a、4b是可能的。因此应当注意，该方法使得以组合的方式插入配线并将其固定到芯片1而无需主要的嵌入力是可能的。垫6a、6b形成一种预先定位在沟槽中的组装材料备用。
在定位步骤之前或期间，本发明的方法可以提供制备配线7a、7b的步骤。该步骤可以包括去除围绕导电芯的绝缘护套(在配线7a、7b如此形成时)，使得可以与芯片1一起形成导电组件。替代地，或者附加地，可以提供配线7a、7b的清洁或脱氧处理以改善这种接触的形成和/或垫6a、6b结合材料的粘合。在一些替代解决方案中，制备步骤可以包括对配线进行镀锡，或者更一般地，用促进结合材料的电接触或粘合的材料涂覆它们。这些处理可以例如通过投射或喷射取决于期望的处理的液体流体或液化液体(酸、清洁溶液、液体金属合金等)来进行。
根据本发明的方法还可以包括在配线7a、7b已经插入到沟槽2a、2b中之后，通过固化结合材料在芯片1上的其组装期间或之后的，附加步骤。因此，该方法可以包括加强芯片1上的配线7a、7b的组装的步骤。当不平衡的力施加到多个配线7a、7b上，在他们与芯片1的组装中导致剪切应力的形成时，该步骤特别有用。加强步骤可包括将粘合剂分配到沟槽2a、2b中以及在沟槽中暴露的配线7a、7b的纵向区段的至少部分上。分配粘合剂可以通过其暴露来补充，例如通过UV处理，其可以非常短，在大约一秒或几秒的量级，以使粘合剂变硬并促进其附接到与其接触的元件上。
作为补充步骤，该方法还可以包括将芯片1封装在足够刚性且防水的材料(诸如树脂)中的步骤，以在其最终应用中保护其免受机械或化学应力。优选地，这种封装是使得芯片1的所有面，特别是在沟槽2a、2b形成所在的面，实际上涂覆有封装材料。
在一些情况下，特别是当芯片1与若干导电配线7a、7b相关联时，可能需要将配线7a、7b彼此电隔离。因此，本发明可以提供旨在在配线7a、7b上或之间提供电绝缘的补充步骤。在成固体之前，绝缘材料可以由放置在导电配线7a、7b上和之间，或者甚至在芯片1本身上，的液体材料制成。优选地，电绝缘材料不会过度刚性以保持配线7a、7b可变形，这可能是特别令人感兴趣的，这取决于所涉及的应用。
作为补充步骤，该方法还可以包括使配线7a、7b电接触以形成回路(loop)的步骤。这种接触可导致导电粘合剂的分配。
作为补充步骤，该方法还可以包括切割一个或多个配线7a、7b的步骤。这可以包括使设置有用于其集成的至少一个芯片1的片段处于对象中。它还可以包括切割配线的部分以形成连接到芯片1的偶极天线，如文献US8471773中所教导的。一个或多个配线7a、7b的切割可以通过本身已知的任何方式进行，例如通过使用机械剪切工具或通过激光切割。
还可以提供在芯片1组装到配线7a、7b之后对芯片1进行测试和/或编程的附加步骤，以确保先前的步骤不影响其功能和/或使其完全起作用。
本发明还提供了用于将配线7a、7b插入半导体芯片1的沟槽2a、2b中的设备8，使得实现根据刚才描述的方法的方法成为可能。该设备8特别适合于将配线重复插入多个芯片1中，以形成芯片链1。
图3a和3b示出了处于其操作的两个特定时间的该设备。这些图中所示的设备8被配置成允许两个配线7a、7b同时分别插入芯片1的两个沟槽2a、2b中。但是，本发明的设备绝不限于此特定示例并且将要解释的相同原理可以应用于不同数量的配线的插入。
该设备8包括定位构件9、9a、9b，以在受控的张力状态下在工作空间的两端之间展开(deploy)配线7a、7b。在该空间的一端，可以提供诸如卷轴的配线供应构件9a，以从两个供应卷轴中取出两个配线7a、7b。这些配线7a、7b在工作空间的整个长度上展开以到达第二端，可以在第二端上设置诸如卷轴的存储构件9b，使得可以将将由该设备制造的芯片链定位在存储卷轴8上。配线7a、7b由引导构件9(诸如轮子或滚轮)在两端之间引导，以精确地定位和引导配线7a、7b的空间中的位置，特别是在其运动期间。定位构件9a、9b、9b、9可以被机动化以允许配线被驱动，从而确保当设备8处理时，将配线7a、7b从它们的供应卷轴传送到存储卷轴。
定位构件9、9a、9b还设计成控制每个配线7a、7b的张力，使得它可以最小张力和最大张力之间，在最小张力下，在配线7a、7b未被张紧，在最大张力下，配线可能劣化或损坏。当设备8被设计成展开多个配线7a、7b时，如所示的示例中，尝试在两个配线之间保持相同的张力可能是有利的。类似地，当多个配线7a、7b插入至少一个芯片1中时，重要的是配线7a、7b在由设备8执行的处理期间沿着工作空间的移动应该同时进行并且对于每个配线7a、7b以相同的速度，以避免在芯片1上产生剪切力，其可能导致配线7a、7b从沟槽2a、2b的拆卸。
在所示的示例中，两个配线7a、7b布置在相同的水平面中，使得它们可以插入芯片1中，芯片1设置有也布置在相同平面中的两个沟槽2a、2b。芯片1上的沟槽2a、2b的另一种配置可导致配线7a、7b相对于彼此的布置的不同调节。
工作空间由中间区域10a构成，组装配线7a、7b和芯片1的步骤在该中间区域中执行。
在中间区域10a的上游，在第一端和供应构件9a的侧上，两个配线7a、7b在插入芯片1的沟槽2a、2b中时由大于两个配线7a、7b之间的距离彼此间隔开。当芯片1的沟槽2a、2b之间的距离小于1毫米时(这是通常的)，两个配线7a、7b可以在上游区域10b中彼此分开几毫米，例如3毫米。
在中间组装区域10a的下游，在设备8的第二端和存储构件9b侧上，将配线7a、7b插入到沟槽2a、2b中并与芯片1组装。两个配线7a、7b之间的距离因此由芯片1的几何形状和其沟槽的深度赋予。该距离通常小于1mm。
放置在中间区域10a中或直接在该区域附近的引导元件9允许在上游区域10b中的现有间隔和下游区域10c中存在的间隔之间引导配线7a、7b的间隔。
图3a、3b中所示的设备还包括处理装置11，其允许将芯片1从芯片存储区域取出并定位在位于配线7a、7b之间的中间区域10a中的插入位置。插入位置可以通过托盘具体化，芯片1可以定位并固定地保持于托盘上。当芯片1正确地定位在插入位置中时，芯片的沟槽2a、2b面对配线7a、7b并且与配线7a、7b处于相同高度并且位于相同平面中。处理装置11可以是自动部件插入(“拾取和放置”)机器，其包括具有吸嘴的铰接臂，使得可以从存储区抓住芯片1并且在其插入位置中精确地定位芯片1。
该设备8还包括用于定位配线7a、7b的构件12。放置在中间插入区域10a中的该构件12可以根据两种配置支撑在配线7a、7b上。在图3a中所示的第一“打开”配置中，定位构件12没有或没有充分地搁置在配线7a、7b上，使这些配线7a、7b之间的空间空旷以便能够将芯片1放置其中，处于插入位置中。在图3b所示的定位构件12的第二配置中，后者可控制地搁置以沿着沟槽2a、2b定位配线7a、7b，压靠在放置在这些沟槽中的垫6a、6b上，因此强制抵靠垫6a、6b。
根据本发明，设备8还包括至少一个布置在中间区域10a中或附近的加热构件13，以当芯片1放置在插入位置中时，将包括布置在沟槽2a、2b中的垫6a、6b的至少部分的区域升高到处理温度。如在本发明方法的详细描述中所见，加热构件12允许形成垫6a、6b的结合材料的温度升高到其熔点以上。构件12可包括热空气流或任何其他气态流体的发生器、诸如UV或激光辐射的光辐射的发生器、感应加热的发生器。构件12可包括若干发生器，每个发生器暴露特定区域，例如在其放置于插入位置中时位于芯片1的沟槽2a、2b中的每个中。
刚刚描述的所有构件可以连接到图中未示出的加工装置，确保以下操作的顺序：移动配线7a、7b，将芯片1放置在插入位置中，致动插入构件12，以及加热构件13，以允许本发明的插入方法高速进行。
除了布置在刚刚描述的中间组装区域10a中或附近的构件之外，设备8还可以在该区域的上游和/或下游提供其他附加构件14，以执行制备配线7a、7b的步骤、以及由芯片1和配线7a、7b形成的组件上的补充步骤。这些附加构件可包括分配喷嘴，用于例如将清洁、脱氧、镀锡或粘合剂流体喷射到配线7a、7b上和/或沟槽2a、2b中。附加构件还可包括用于切割配线的激光源或用于固化粘合剂或树脂的UV源。它也可以是用于通过剪切切割配线的机械装置、或芯片测试或编程装置。优选地，这些附加构件14使得处理配线7a、7b或芯片1而不接触这些元件成为可能。
附加构件14有利地在工作空间中沿着上游区域10b侧上和下游区域10c中的配线7a、7b分布，使得由这些构件和放置在中间区域10a中的那些构件执行的处理可以全部同时执行。换句话说，当配线7a、7b由供应、引导和存储构件9a、9和9b驱动，移动对应于两个芯片之间的间隔的长度部分时，附加构件定位为与芯片相对(在中间插入区域的下游)或与它们可以处理的配线的纵向区段(该区域的上游)相对。当所有处理都已经由这些构件进行时，配线7a、7b可以被驱动并移动另外的长度部分。
在本发明的替代实施例中，配线7a、7b可以被连续驱动，以进一步提高工作速率。在这种情况下，芯片1可以定位在沿配线驱动方向并以相同速度移动的板上，使得芯片1相对于配线7a、7b基本静止，并允许其插入沟槽2a、2b中及其组装。
第一示例
如文献US8471773中所述，上述方法和设备8可用于产生发送接收装置15和该装置的链。
该装置15由根据图1a所示的芯片1形成，包括布置在芯片1的相对侧上的两个纵向沟槽2a、2b。两个导电配线7a、7b放置在沟槽2a、2b中。这些配线在芯片1的任一侧上延伸，以形成偶极形天线。配线7a、7b电连接到发送接收电路4的端子4a、4b，例如定位在芯片1的衬底3中。图4a示出了这种发送接收装置15的示意图。
出于机械阻力，特别是弯曲的原因，优选地在不锈钢中选择配线。然而，在某些情况下，铜基合金或铜配线可能是优选的。
为了制造这种发送接收装置或该装置的链，在供应构件9a的拆卷机中放置两个配线圈，并且这些配线7a、7b通过引导构件9展开，直到它们附接到形成存储装置9b的卷轴的存储线轴上。一旦定位，就启动不同的定位构件以将配线定位在张力状态和相同平面中以准备将配线7a、7b插入到芯片1中。发送接收芯片1，例如RFID芯片，定位在芯片存储区域中，并且在处理序列期间，可以由处理装置11相继地移动到插入位置。在每个新的处理序列期间，构成设备8的构件同时执行以下操作，然后移动配线特定长度并且再次重复这些操作。
在工作空间的上游区域10b中，在附加构件14处：
对意图容纳在芯片1的沟槽2a、2b中的配线7a、7b的纵向区段进行清洁，并且可能地进行镀锡。
在中间区域10a中，使用位于该区域中的构件：
从存储区去除芯片1并将该芯片1定位在插入位置中；
插入在先前序列期间先前准备好的配线7a、7b的纵向区段；
通过液化和固化最初形成垫6a、6b的结合材料，将配线7a、7b组装在沟槽2a、2b中。
在下游区域10c中，使用在该区域中布置的与在先前序列期间组装到配线7a、7b的多个芯片1相对的附加构件14：
将粘合剂分配到沟槽2a、2b中和在这些沟槽中暴露的配线的纵向区段上，并暴露粘合剂以使其硬化并加强配线7a、7b在芯片1上的组装；
切割两个配线7a、7b中的一个，以便预成形偶极形天线；
将芯片1封装在诸如刚性树脂的保护材料中，使其受到机械和化学保护；
对芯片1进行功能测试，以及对芯片1进行编程以为其分配唯一的标识号。
应该注意的是，将粘合剂分配到沟槽2a、2b中和配线的纵向区段上可导致在配线和芯片的正交于配线的一个边缘之间形成粘合剂弯月面。该弯月面有助于使芯片和配线7a、7b的组件特别地抵抗可能施加到配线并且倾向于使它们与芯片脱离的力。
在完成制造工艺后，获得存储线圈，其包括发送接收装置15的链16，如图4b中示意性所示。可以从该链16获取形成可以集成到对象中的功能发送接收装置15的段，例如用于识别目的。
如图4a所示，链16的每个发送接收装置15包括芯片1，芯片1具有彼此平行并且布置在芯片1的两个相对侧上的两个纵向沟槽2a、2b。发送接收装置还包括功能发送接收电路4和两个配线段7a、7b，两个配线段7a、7b容纳在沟槽2a、2b中并且均从沟槽2a、2b的一侧伸开，形成偶极形天线。配线段7a、7b通过结合材料17与布置在沟槽中的功能电路4的端子4a、4b电接触。配线段也通过一个位于这些沟槽2a、2b中和配线7a、7b的暴露侧上的粘合剂18保持在沟槽2a、2b中。芯片1也被涂覆并封装在保护材料19中。
第二示例
该第二示例涉及发送接收装置20，类似于第一示例中的那一个。然而，在该第二示例中，在图5a中示意性地示出，发送接收装置20具有带回路的天线，该回路通过将一个配线7b的一端电连接到另一个配线7a而形成。为了制造该装置，使用类似于前述示例的制造工艺的制造工艺。在每个新的处理序列期间，构成设备8的构件同时执行以下操作，然后移动配线设定长度并且再次重复这些操作。
在工作空间的上游区域10b中，在附加构件14处：
对意图容纳在芯片1的沟槽2a、2b中的配线7a、7b的纵向区段进行清洁，并且可能地进行镀锡。
在中间区域10a中，使用位于该区域中的构件：
从存储区域去除芯片1并将该芯片1定位在插入位置中；
插入在先前序列期间先前准备好的配线7a、7b的纵向区段；
通过液化和固化最初形成垫6a、6b的结合材料，将配线7a、7b组装在沟槽2a、2b中。
在下游区域10c中，使用在该区域中布置的与在先前序列期间组装到线7a、7b的多个芯片1相对的附加构件14：
将电绝缘材料至少分配在布置在芯片的一侧上的两个配线7a、7b上，以避免它们在设定距离上电接触。绝缘材料也可以分配在芯片上；
可选地，在已形成的绝缘区域的末端或在该绝缘步骤之前，使两个配线7a、7b电接触，例如通过使用类似于中间区域的定位构件12的可移动夹爪使它们移动靠近一起并将它们焊接在一起。替代地，可以计划在两个配线7a、7b之上和之间分配导电胶或任何其他导电材料，以便建立这种电接触。由此形成回路。如果不进行该操作，则在去除存储线圈的段之后，在将装置集成到对象中之前，可以稍后获得回路的形成；
将芯片1封装在诸如刚性树脂的保护材料中，使其受到机械和化学保护。当电绝缘材料先前分配在芯片和配线上时，可以省略该封装步骤；
沿着芯片1切割配线之一，例如通过在封装层中形成足够深的激光切口22以使配线局部断裂；
对芯片1进行操作测试，以及对芯片1进行编程以为其分配唯一的标识号。
在该第二示例中，切割配线的段以形成天线不是必需的。保持由芯片1组装所在的两个配线7a、7b构成的链21。可以从装置链中去除形成操作发送接收装置的段，该装置链是根据上述方法形成的，其中，与先前的示例一样，可以集成对象以便识别对象。该链21在图5b中示意性地示出。
如图5c所示，每个发送接收装置20包括芯片1，芯片1具有彼此平行并且布置在芯片1的两个相对侧上的两个纵向沟槽2a、2b。发送接收装置还包括容纳在沟槽2a、2b中的两个线段7a、7b和操作发送接收电路4。它还包括两个配线段7a、7b，两个配线段7a、7b容纳在沟槽2a、2b中并在这些沟槽2a、2b的任一侧上伸开。配线7a、7b可以在芯片1的一侧上彼此接触以形成回路，并且容纳在沟槽2a、2b中的配线的纵向区段通过结合材料17与布置在沟槽2a、2b中的可操作电路4的端子4a、4b电接触。构成回路的配线段，并且可能地芯片，可以至少部分地嵌入电绝缘材料23中，从而避免它们之间的电接触。芯片1嵌入并封装在保护材料19中，特别是当它没有嵌入绝缘材料中时。封装材料(一种或多种)具有凹口22，凹口22已用于切割配线之一以使天线起作用。
如文献US8814054中所教导的，第一和第二示例的发送接收装置15、20可以例如通过浆纱并绞(taping)插入纺织线中。更一般地，它可以插入纺织或塑料材料、织物或护套中。
因此，包括发送接收装置的该线的纺织线或段，或更一般地，其中已插入该装置的纺织或塑料材料、织物或护套，本身可以集成到对象中，无论是否是纺织品。
当然，本发明不限于所描述的实施方式，并且可以提供替代实施例而不超出权利要求所限定的本发明的范围。

Claims (15)

1.一种用于将配线(7a、7b)插入到半导体芯片(1)的纵向沟槽(2a、2b)中以进行其组装的方法，所述沟槽包含由结合材料制成的垫(6a、6b)，所述结合材料具有设定熔点，所述方法包括：
在定位步骤中，沿着所述沟槽(2a、2b)将所述配线(7a、7b)的纵向区段放置成与所述垫(6a、6b)强制邻接，其中，所述垫(6a、6b)占据所述沟槽(2a、2b)的足够部分，以防止所述配线被容纳在其中；
在插入步骤中，将包含所述垫(6a、6b)的至少一部分的区域暴露于高于所述结合材料的所述熔点的处理温度并且达足够的时间以使所述垫(6a、6b)至少部分熔化，并使所述配线(7a、7b)插入到所述沟槽(2a、2b)中。
2.根据权利要求1所述的插入方法，包括：在完成所述插入步骤之后，固化所述结合材料以组装所述配线(7a、7b)和所述芯片(1)。
3.根据前述权利要求之一所述的方法，其中，所述配线(7a、7b)保持成张紧状态与所述沟槽(2a、2b)相对，并且其中，所述定位步骤包括使所述配线(7a、7b)压靠在所述垫(6a、6b)上。
4.根据前述权利要求1-3之一所述的插入方法，其中，通过将所述区域暴露于热空气流或光流，或者当形成于金属中时，通过感应，使所述垫(6a、6b)达到所述处理温度。
5.根据前述权利要求1-3之一所述的插入方法，包括在所述定位步骤之前或期间，制备意图插入到所述沟槽(2a、2b)中的所述配线的所述纵向区段的步骤。
6.根据权利要求5所述的插入方法，其中，制备步骤包括在所述配线的所述纵向区段上沉积涂层。
7.根据权利要求5所述的插入方法，其中，制备步骤包括对所述配线的所述纵向区段进行清洁和/或脱氧的步骤。
8.根据前述权利要求1-3之一所述的插入方法，其中，所述插入步骤之后是加强步骤，所述加强步骤包括将粘合剂分配到所述沟槽(2a、2b)中和暴露在所述沟槽(2a、2b)中的所述配线(7a、7b)的所述纵向区段上。
9.根据前述权利要求1-3之一所述的插入方法，其中，所述插入步骤之后是封装所述芯片(1)和/或所述配线(7a、7b)的步骤。
10.根据前述权利要求1-3之一所述的插入方法，其中，所述配线(7a、7b)是导电的。
11.根据前述权利要求1-3之一所述的插入方法，包括重复所述定位步骤和所述插入步骤，以便将多个芯片(1)插入到所述配线(7a、7b)上并形成链(16、21)。
12.一种用于将配线(7a、7b)插入到至少一个芯片(1)中的设备(8)，所述芯片具有用于接纳所述配线的纵向区段的沟槽(2a、2b)，并且所述沟槽(2a、2b)包含由结合材料制成的垫(6a、6b)，所述结合材料具有设定熔点，所述设备包括：
定位构件(9a、9b、9)，用于在工作空间的第一端和第二端之间展开和移动一段所述配线(7a、7b)；
用于处理所述芯片(1)的装置(11)，所述装置(11)能够将所述芯片放置在插入位置中，在所述插入位置中，所述沟槽(2a、2b)与所述配线(7a、7b)相对放置；
定位构件(12)，用于沿着所述沟槽(2a、2b)将所述配线(7a、7b)的所述纵向区段布置成与所述垫(6a、6b)强制邻接；
加热构件(13)，用于当所述芯片(1)放置于所述插入位置中时，将包括所述垫(6a、6b)的区域升高到高于所述设定熔点的处理温度，
其中，所述垫(6a、6b)占据所述沟槽(2a、2b)的足够部分，以防止所述配线被容纳在其中。
13.根据前述权利要求12所述的插入设备(8)，其中，所述定位构件(9a、9b、9)被配置为在所述第一端和所述第二端之间展开两个平行配线，并且其中，所述插入位置位于所述两个配线之间。
14.根据前述权利要求12-13之一所述的插入设备(8)，包括至少一个附加构件(14)，所述至少一个附加构件(14)布置在所述工作空间中，位于所述芯片(1)的所述插入位置的下游或上游。
15.根据权利要求14所述的插入设备(8)，其中，所述附加构件(14)和所述定位构件(12)被定位并配置在所述工作空间中，使得由这些构件执行的处理可以同时进行。
CN201880008903.0A 2017-01-30 2018-01-25 用于将配线插入到半导体芯片的沟槽中的方法以及用于实现该方法的设备 Active CN110326100B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1750728A FR3062515B1 (fr) 2017-01-30 2017-01-30 Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d’un tel procede.
FR1750728 2017-01-30
PCT/FR2018/050166 WO2018138437A1 (fr) 2017-01-30 2018-01-25 Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d'un tel procede

Publications (2)

Publication Number Publication Date
CN110326100A CN110326100A (zh) 2019-10-11
CN110326100B true CN110326100B (zh) 2023-08-15

Family

ID=59253593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880008903.0A Active CN110326100B (zh) 2017-01-30 2018-01-25 用于将配线插入到半导体芯片的沟槽中的方法以及用于实现该方法的设备

Country Status (9)

Country Link
US (2) US11209799B2 (zh)
EP (1) EP3574521B1 (zh)
JP (1) JP7222918B2 (zh)
CN (1) CN110326100B (zh)
ES (1) ES2914322T3 (zh)
FR (1) FR3062515B1 (zh)
PL (1) PL3574521T3 (zh)
PT (1) PT3574521T (zh)
WO (1) WO2018138437A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3062515B1 (fr) 2017-01-30 2019-11-01 Primo1D Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d’un tel procede.
US10783424B1 (en) 2019-09-18 2020-09-22 Sensormatic Electronics, LLC Systems and methods for providing tags adapted to be incorporated with or in items
US11443160B2 (en) 2019-09-18 2022-09-13 Sensormatic Electronics, LLC Systems and methods for laser tuning and attaching RFID tags to products
FR3103043B1 (fr) 2019-11-08 2022-08-05 Primo1D Etiquette electronique d’identification comprenant un dispositif electronique d’identification filaire, procede de fabrication d’une telle etiquette et piece textile munie d’une telle etiquette.
FR3103293B1 (fr) * 2019-11-19 2022-07-08 Commissariat Energie Atomique Étiquette de radio-identification
FR3103630B1 (fr) 2019-11-22 2022-06-03 Primo1D Puce fonctionnelle adaptee pour etre assemblee a des elements filaires, et procede de fabrication d’une telle puce
US11055588B2 (en) 2019-11-27 2021-07-06 Sensormatic Electronics, LLC Flexible water-resistant sensor tag
FR3107131B1 (fr) 2020-02-12 2022-01-21 F S P One Objet instrumenté et ensemble d’instrumentation pour cet objet
FR3119944B1 (fr) 2021-02-15 2023-02-10 Primo1D Dispositif d'émission-réception radiofréquence utilisant une antenne composée d’un fil textile et d’un ruban conducteur et étiquette électronique associée
US11755874B2 (en) 2021-03-03 2023-09-12 Sensormatic Electronics, LLC Methods and systems for heat applied sensor tag
US11869324B2 (en) 2021-12-23 2024-01-09 Sensormatic Electronics, LLC Securing a security tag into an article
FR3131253B1 (fr) 2021-12-23 2024-01-05 Primo1D Pneumatique équipée d’un dispositif d'émission-réception radiofréquence

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235099A (ja) * 1992-02-21 1993-09-10 Toshiba Corp 半導体実装回路装置
JPH08195414A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 半導体装置
TW490825B (en) * 2001-04-26 2002-06-11 Advanced Semiconductor Eng Electronic packaging structure
JP2007096087A (ja) * 2005-09-29 2007-04-12 Nec Electronics Corp 半導体装置の製造方法
CN101523605A (zh) * 2006-08-29 2009-09-02 原子能委员会 设置有形成构成柔性机械支撑的布线元件的壳体的凹形的裸微电子芯片、制造工艺和微结构
CN101562159A (zh) * 2008-04-16 2009-10-21 联测科技股份有限公司 半导体装置及其制法
CN101960585A (zh) * 2008-03-06 2011-01-26 原子能和代替能源委员会 包括导线元件和带槽的微电子芯片并包括保持该导线元件的至少一个凸块的组件
CN102110677A (zh) * 2009-12-23 2011-06-29 原子能和代替能源委员会 配线元件与电子芯片的装配方法
CN102244012A (zh) * 2010-05-13 2011-11-16 新科金朋有限公司 半导体器件及其制造方法
CN102263010A (zh) * 2010-05-25 2011-11-30 原子能和代替能源委员会 将芯片器件装配在线上的设备
CN102403276A (zh) * 2010-09-09 2012-04-04 原子能和代替能源委员会 装配有配线插入槽的芯片元件的制造方法
CN102446772A (zh) * 2010-10-11 2012-05-09 三星电机株式会社 制造半导体封装的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5254165A (en) * 1975-10-29 1977-05-02 Murata Manufacturing Co Apparatus for continuously fixing plurality of electronic parts on tapelike holder
JP2004265888A (ja) * 2003-01-16 2004-09-24 Sony Corp 半導体装置及びその製造方法
TWI317548B (en) * 2003-05-27 2009-11-21 Megica Corp Chip structure and method for fabricating the same
FR2917895B1 (fr) 2007-06-21 2010-04-09 Commissariat Energie Atomique Procede de fabrication d'un assemblage de puces reliees mecaniquement au moyen d'une connexion souple
US8471713B2 (en) 2009-07-24 2013-06-25 Cercacor Laboratories, Inc. Interference detector for patient monitor
JP5693605B2 (ja) 2009-12-09 2015-04-01 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブＣｏｍｍｉｓｓａｒｉａｔ Ａｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓａｌｔｅｒｎａｔｉｖｅｓ 太陽電池、複数の電池をアセンブルする方法、及び、複数の太陽電池のアセンブリ
FR2961947B1 (fr) 2010-06-24 2013-03-15 Commissariat Energie Atomique Incorporation d'elements a puce dans un fil guipe
FR2986372B1 (fr) * 2012-01-31 2014-02-28 Commissariat Energie Atomique Procede d'assemblage d'un element a puce micro-electronique sur un element filaire, installation permettant de realiser l'assemblage
FR2995721B1 (fr) * 2012-09-17 2014-11-21 Commissariat Energie Atomique Capot pour dispositif a rainure et a puce, dispositif equipe du capot, assemblage du dispositif avec un element filaire et procede de fabrication
FR3062515B1 (fr) * 2017-01-30 2019-11-01 Primo1D Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d’un tel procede.
US11157566B2 (en) * 2019-08-30 2021-10-26 Afilias Limited Real time exchange of update information over a network using web sockets coupled to a message queue

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235099A (ja) * 1992-02-21 1993-09-10 Toshiba Corp 半導体実装回路装置
JPH08195414A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 半導体装置
TW490825B (en) * 2001-04-26 2002-06-11 Advanced Semiconductor Eng Electronic packaging structure
JP2007096087A (ja) * 2005-09-29 2007-04-12 Nec Electronics Corp 半導体装置の製造方法
CN101523605A (zh) * 2006-08-29 2009-09-02 原子能委员会 设置有形成构成柔性机械支撑的布线元件的壳体的凹形的裸微电子芯片、制造工艺和微结构
CN101960585A (zh) * 2008-03-06 2011-01-26 原子能和代替能源委员会 包括导线元件和带槽的微电子芯片并包括保持该导线元件的至少一个凸块的组件
CN101562159A (zh) * 2008-04-16 2009-10-21 联测科技股份有限公司 半导体装置及其制法
CN102110677A (zh) * 2009-12-23 2011-06-29 原子能和代替能源委员会 配线元件与电子芯片的装配方法
CN102244012A (zh) * 2010-05-13 2011-11-16 新科金朋有限公司 半导体器件及其制造方法
CN102263010A (zh) * 2010-05-25 2011-11-30 原子能和代替能源委员会 将芯片器件装配在线上的设备
CN102403276A (zh) * 2010-09-09 2012-04-04 原子能和代替能源委员会 装配有配线插入槽的芯片元件的制造方法
CN102446772A (zh) * 2010-10-11 2012-05-09 三星电机株式会社 制造半导体封装的方法

Also Published As

Publication number Publication date
US20190391560A1 (en) 2019-12-26
JP2020505714A (ja) 2020-02-20
CN110326100A (zh) 2019-10-11
FR3062515B1 (fr) 2019-11-01
JP7222918B2 (ja) 2023-02-15
ES2914322T3 (es) 2022-06-09
EP3574521B1 (fr) 2022-03-09
PL3574521T3 (pl) 2022-07-04
PT3574521T (pt) 2022-05-23
US11209799B2 (en) 2021-12-28
US11822309B2 (en) 2023-11-21
EP3574521A1 (fr) 2019-12-04
FR3062515A1 (fr) 2018-08-03
WO2018138437A1 (fr) 2018-08-02
US20220066416A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
CN110326100B (zh) 用于将配线插入到半导体芯片的沟槽中的方法以及用于实现该方法的设备
CN110520978B (zh) 用于将微电子芯片结合到导线元件的工艺
KR100373063B1 (ko) 와이어도체접속방법및장치
KR100553412B1 (ko) 트랜스폰더를 제조하기 위해 캐리어 테이프 상에 배치된안테나에 마이크로칩을 접속하는 방법
JP3721520B2 (ja) ワイヤ導体を接触させるための方法
CN101627400B (zh) 连接天线到应答器芯片和相应的嵌件基底的方法
US5809633A (en) Method for producing a smart card module for contactless smart cards
US7581308B2 (en) Methods of connecting an antenna to a transponder chip
EP2235667B1 (en) Manufacture of a smart card
CN108701638A (zh) 用于高效率传输半导体组件的系统与方法
EP2957154B1 (en) Textile integration of electronic circuits
US4140265A (en) Method and apparatus for positioning the end of a conductive filament at a predetermined and repeatable geometric location for coupling to a predetermined terminal area of an element
US8884410B2 (en) Method for manufacturing a microelectronic package comprising at least one microelectronic device
US8138596B2 (en) Method for manufacturing an element having electrically conductive members for application in a microelectronic package
US8122592B2 (en) Method for producing a low-current switch module comprising electrical components
US20150033545A1 (en) Method for manufacturing antenna part
EP2731060A2 (en) Method and device for winding a coil and attaching the same to a substrate
CN106057687A (zh) 一种线圈元器件的制造方法及用于制造该线圈元器件的夹具
EP2704186A1 (en) Method for laying a wire conductor onto a substrate and for connecting it to a chip
EP1786004B1 (en) Method of manufacturing an electronic component comprising an integrated circuit and a winding assembly
JP2020526010A (ja) ワイヤ接続を構築するための方法および装置ならびにワイヤ接続を有する部品配置
EP2232541A1 (en) Method for manufacturing a microelectronic package comprising at least one microelectronic device
JP2015001799A (ja) 導体接続方法
JPH03503341A (ja) 半導体装置の製造方法および製造装置
JP2009129024A (ja) 非接触型ｉｄ識別装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant