CN110323196A - 一种显示基板及其制备方法、显示装置 - Google Patents

一种显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN110323196A
CN110323196A CN201910383172.4A CN201910383172A CN110323196A CN 110323196 A CN110323196 A CN 110323196A CN 201910383172 A CN201910383172 A CN 201910383172A CN 110323196 A CN110323196 A CN 110323196A
Authority
CN
China
Prior art keywords
insulating layer
fan
shaped region
signal lead
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910383172.4A
Other languages
English (en)
Other versions
CN110323196B (zh
Inventor
周刚
常新园
唐菲
赵晓东
赵梓汝
何亚玲
禹昇熺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910383172.4A priority Critical patent/CN110323196B/zh
Publication of CN110323196A publication Critical patent/CN110323196A/zh
Application granted granted Critical
Publication of CN110323196B publication Critical patent/CN110323196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示基板及其制备方法、显示装置。显示基板，包括扇形区域，所述扇形区域内设置有多条信号走线，在所述扇形区域，所述显示基板包括基底，所述信号走线设置在所述基底上，所述信号走线在沿所述扇形区域的宽度方向上呈凹凸不平状。本发明实施例的显示基板，将信号走线设置为在沿扇形区域的宽度方向上呈凹凸不平状，从而，可以在不改变信号走线长度以及信号走线之间间距的情况下，使得扇形区域的宽度减小，有利于实现显示基板的窄边框设计。

Description

一种显示基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。
背景技术
目前，人们对显示产品的全面显示要求越来越高，全面显示及窄边框已成为显示产品的趋势。
显示面板通常包括显示区域和位于显示区域外围用于布线的扇形(Fanout)区域。扇形区域的宽度直接决定了显示面板边框的宽度。扇形区域内设置有多条信号走线，信号走线之间的间距由于受到技术水平的限制，已无法进一步减小，从而导致扇形区域的宽度无法进一步减小，限制了显示面板的窄边框设计。
发明内容
本发明实施例的目的是，提供一种显示基板及其制备方法、显示装置，以减小扇形区域的宽度。
为了解决上述技术问题，本发明实施例提供一种显示基板，包括扇形区域，所述扇形区域内设置有多条信号走线，在所述扇形区域，所述显示基板包括基底，所述信号走线设置在所述基底上，所述信号走线在沿所述扇形区域的宽度方向上呈凹凸不平状。
可选地，所述信号走线在沿所述扇形区域的宽度方向上呈波浪状。
可选地，所述显示基板还包括设置在所述基底和所述信号走线之间的第一绝缘层，所述第一绝缘层的朝向所述信号走线一侧的表面在沿扇形区域的宽度方向上呈凹凸不平状，使得所述信号走线在沿所述扇形区域的宽度方向上呈凹凸不平状。
可选地，所述第一绝缘层的材质包括聚酰亚胺。
可选地，所述显示基板还包括设置在所述第一绝缘层和所述信号走线之间的第二绝缘层，所述第二绝缘层的材质包括氮化硅、氧化硅中的至少一种。
为了解决上述技术问题，本发明实施例还提供了一种显示基板的制备方法，所述显示基板包括扇形区域，所述扇形区域内设置有多条信号走线，所述制备方法包括：
在基底上形成第一绝缘层，所述第一绝缘层的背离所述基底一侧的表面在沿所述扇形区域的宽度方向上呈凹凸不平状；
在所述第一绝缘层上形成所述信号走线，所述信号走线在沿所述扇形区域的宽度方向上呈凹凸不平状。
可选地，在基底上形成第一绝缘层，所述第一绝缘层的背离所述基底一侧的表面在沿所述扇形区域的宽度方向上呈凹凸不平状，包括：
在基底上形成第一结构层，所述第一结构层包括多个在沿所述扇形区域的宽度方向上间隔设置的凸起。
可选地，在基底上形成第一绝缘层，所述第一绝缘层的背离所述基底一侧的表面在沿所述扇形区域的宽度方向上呈凹凸不平状，还包括：
在形成有所述第一结构层的基底上涂覆第二结构层，使得所述第一结构层和所述第二结构层组成的复合层的背离所述基底一侧的表面在沿所述扇形区域的宽度方向上呈凹凸不平状。
可选地，在基底上形成第一绝缘层，所述第一绝缘层的背离所述基底一侧的表面在沿所述扇形区域的宽度方向上呈凹凸不平状，包括：
在基底上形成第一绝缘薄膜；
采用半色调掩膜板对所述第一绝缘薄膜进行曝光，所述半色调掩膜板的透过率根据所述第一绝缘层的凹凸不平表面对应变化；
显影，所述第一绝缘薄膜的未曝光部分形成所述第一绝缘层。
可选地，在所述第一绝缘层上形成所述信号走线，所述信号走线在沿所述扇形区域的宽度方向上呈凹凸不平状，包括：
采用沉积工艺在所述第一绝缘层上形成第二绝缘层；
在所述第二绝缘层上形成所述信号走线，所述信号走线在沿所述扇形区域的宽度方向上呈凹凸不平状。
为了解决上述技术问题，本发明实施例还提供了一种显示装置，包括以上所述的显示基板。
本发明实施例的显示基板，将信号走线设置为在沿扇形区域的宽度方向上呈凹凸不平状，从而，可以在不改变信号走线长度以及信号走线之间间距的情况下，使得扇形区域的宽度减小，有利于实现显示基板的窄边框设计。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为一种显示基板的扇形区域的俯视结构示意图；
图2为图1中的A-A截面结构示意图；
图3为本发明第一实施例显示基板的扇形区域的俯视结构示意图；
图4为图3中的B-B截面结构示意图；
图5示出了几种其它实施例中信号走线的形状示意图；
图6为显示基板中形成第一绝缘层后的结构示意图；
图7为显示基板中形成第二绝缘层后的结构示意图；
图8为一个实施例中形成第一结构层后的结构示意图；
图9为一个实施例中形成第二结构层后的结构示意图；
图10为一个实施例中形成第一绝缘薄膜后的结构示意图；
图11为一个实施例中采用半色调掩膜板对第一绝缘薄膜进行曝光的示意图。
附图标记说明：
10—信号走线； 11—基底； 12—第一绝缘层；
121—第一结构层； 122—凸起； 123—第二结构层；
124—曝光部分； 13—第二绝缘层； 20—半色调掩膜板。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
下文中，“宽度”指的是沿纸面宽度方向的尺寸。
图1为一种显示基板的扇形区域的俯视结构示意图，图2为图1中的A-A截面结构示意图。本领域技术人员明白，显示基板一般包括显示区域以及位于显示区域外围的扇形区域，扇形区域用于设置信号走线。如图1所示，显示基板的扇形区域内设置有多条信号走线10。扇形区域的宽度为d。如图2所示，在扇形区域，显示基板包括基底11、设置在基底11上的第一绝缘层12、设置在第一绝缘层12上的第二绝缘层13，以及设置在第二绝缘层13上的信号走线10。由于第一绝缘层12、第二绝缘层13均为平坦结构，因此，信号走线10也为平坦结构，信号走线10的长度L与扇形区域的宽度d相等，即L＝d。如果要减小扇形区域的宽度d，势必需要减小信号走线10的长度L，信号走线10的长度L减小就会影响到信号走线10之间的间距。而鉴于现有技术水平的限制，图1所示信号走线10之间的间距已无法进一步减小，这就导致扇形区域的宽度无法进一步减小，从而限制了显示基板的窄边框设计。
下面将通过具体的实施例详细介绍本发明的技术内容。
第一实施例：
图3为本发明第一实施例显示基板的扇形区域的俯视结构示意图，图4为图3中的B-B截面结构示意图。如图3，显示基板的扇形区域内设置有多条信号走线10，扇形区域的宽度为d1。如图4所示，在扇形区域，显示基板包括基底11以及设置在基底11上的信号走线10，信号走线10在沿扇形区域的宽度方向上呈凹凸不平状。这里的“沿扇形区域的宽度方向上”指的是大体上沿扇形区域的宽度方向上，例如，既包括图3中所示的沿纸面宽度的方向(如图3中第一方向)，也包括与纸面宽度方向呈小于90°角且大体上沿纸面宽度的方向(如图3中第二方向)。
本发明实施例的显示基板，将信号走线10设置为在沿扇形区域的宽度方向上呈凹凸不平状，这就相当于将图2中的信号走线10朝向中间压缩使得信号走线10变为如图4所示的凹凸不平状，从而，可以使得图4中信号走线10的长度L1与图2中信号走线10的长度L相等，即L1＝L，也就不会改变信号走线10的长度以及信号走线10之间的间距，而使得图3中扇形区域的宽度d1相对于图1中扇形区域的宽度d减小，从而减小了扇形区域的宽度，有利于实现显示基板的窄边框设计。
在本实施例中，信号走线10在沿扇形区域的宽度方向上呈凹凸不平的波浪状。在其它实施例中，信号走线10在沿扇形区域的宽度方向上还可以呈凹凸不平的齿状等形状，如图5所示，图5示出了几种其它实施例中信号走线的形状示意图。容易理解的是，只要信号走线在沿扇形区域的宽度方向上呈凹凸不平状，均属于本发明的保护范围。
如图4所示，显示基板的扇形区域还包括第一绝缘层12，第一绝缘层12设置在基底11和信号走线10之间，第一绝缘层12的朝向信号走线10的表面在沿扇形区域的宽度方向上呈凹凸不平状，使得信号走线10在沿扇形区域的宽度方向上呈凹凸不平状。由于信号走线10形成在第一绝缘层12的上方，因此，当第一绝缘层12的上表面呈凹凸不平状时，会使得信号走线10呈对应的凹凸不平状。第一绝缘层12的材质包括树脂材料，例如聚酰亚胺等。
在一个实施例中，显示基板的扇形区域还包括第二绝缘层13，第二绝缘层13设置在第一绝缘层12和信号走线10之间。第二绝缘层13可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合层。
本发明实施例还提出了上述显示面板的制备方法，下面将通过显示面板的制备过程详细介绍显示面板的制备方法。其中，沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。
显示基板的制备方法可以包括：
S1：在基底11上形成第一绝缘层12，第一绝缘层12的背离基底11一侧的表面(上表面)在沿扇形区域的宽度方向上呈凹凸不平状，如图6所示，图6为显示基板中形成第一绝缘层后的结构示意图。其中，第一绝缘层12的材质包括树脂材料，例如聚酰亚胺等。
S2：在第一绝缘层12上形成第二绝缘层13。具体地，可以采用沉积工艺在第一绝缘层12上形成第二绝缘层13，如图7所示，图7为显示基板中形成第二绝缘层后的结构示意图。其中，第二绝缘层13可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合层。容易理解的是，沉积工艺形成的膜层通常较薄，当第一绝缘层12的背离基底11一侧的表面(上表面)在沿扇形区域的宽度方向上呈凹凸不平状时，在第一绝缘层12上沉积形成的第二绝缘层13的上表面也在沿扇形区域的宽度方向上呈凹凸不平状。
S3：在第二绝缘层13上形成信号走线10，信号走线10在沿扇形区域的宽度方向上呈凹凸不平状。具体地，在第二绝缘层13上沉积信号走线薄膜，在信号走线薄膜上涂覆一层光刻胶；采用单色调掩膜板对光刻胶进行曝光并显影，在信号走线位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出信号走线薄膜；对完全曝光区域的信号走线薄膜进行刻蚀并剥离剩余的光刻胶，形成信号走线10，如图3和图4所示。由于第二绝缘层13的上表面在沿扇形区域的宽度方向上呈凹凸不平状，因此，信号走线10在沿扇形区域的宽度方向上也呈凹凸不平状。
在一个实施例中，S1：在基底11上形成第一绝缘层12，第一绝缘层12的背离基底11一侧的表面(上表面)在沿扇形区域的宽度方向上呈凹凸不平状，可以包括：
S111：在基底11上形成第一结构层121，第一结构层121包括多个在沿扇形区域的宽度方向上间隔设置的凸起122，如图8所示，图8为一个实施例中形成第一结构层后的结构示意图。具体包括：在基底11上涂覆第一结构薄膜；采用单色调掩膜板对第一结构薄膜进行曝光并显影，在凸起122位置形成未曝光区域，在其它位置形成完全曝光区域，显影后保留的第一结构薄膜形成凸起122，如图8所示。
在一个实施例中，第一绝缘层包括第一结构层121，形成第一结构层121后，可以直接在第一结构层121上依次进行S2和S3，形成信号走线10。
为了避免信号走线10出现尖锐部位而影响信号传输，需要使得信号走线10具有平滑过渡的表面。因此，在另一个实施例中，S1还可以包括：
S112：在形成有第一结构层121的基底11上涂覆第二结构层123。第二结构层123的厚度可以根据实际需要确定，只要可以实现第二结构层123和第一结构层121组成的复合层即第一绝缘层12的背离基底11一侧的表面(上表面)在沿扇形区域的宽度方向上呈凹凸不平状即可，如图9所示，图9为一个实施例中形成第二结构层后的结构示意图。其中，凸起122对应第一绝缘层12的凸部，相邻凸起122之间的区域对应第一绝缘层12的凹部。
第一结构层和第二结构层的材质可以均为树脂材料，例如聚酰亚胺。容易理解的是，涂覆具有平坦作用，在涂覆第二结构层过程中，通过控制第二结构层的厚度，可以获得具有平滑过渡表面的第一绝缘层12。
在另一个实施例中，S1：在基底11上形成第一绝缘层12，第一绝缘层12的背离基底11一侧的表面(上表面)在沿扇形区域的宽度方向上呈凹凸不平状，可以包括：
S121：在基底11上形成第一绝缘薄膜12’。采用涂覆工艺在基底11上形成第一绝缘薄膜12’，如图10所示，图10为一个实施例中形成第一绝缘薄膜后的结构示意图。
S122：采用半色调掩膜板20对第一绝缘薄膜12’进行曝光。图11为一个实施例中采用半色调掩膜板对第一绝缘薄膜进行曝光的示意图，如图11所示，半曝光掩膜板(HalfTone Mask，HTM)20的透过率根据第一绝缘层的凹凸不平表面对应变化，亦即半色调掩膜板20的透过率根据第一绝缘层的凹凸不平表面的高低逐渐变化。HTM掩膜板的透过率可以通过控制半透膜膜厚来控制。采用半色调掩膜板20对第一绝缘薄膜12’进行曝光后，第一绝缘薄膜12’分成两部分，即位于上方的曝光部分124和位于下方的未曝光部分。
S123：对曝光后的第一绝缘薄膜进行显影，除去曝光部分124，保留的未曝光部分形成第一绝缘层12，如图6所示。
第二实施例：
基于前述实施例的发明构思，本发明实施例还提供了一种显示装置，该显示装置包括采用前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (11)

1.一种显示基板，其特征在于，包括扇形区域，所述扇形区域内设置有多条信号走线，在所述扇形区域，所述显示基板包括基底，所述信号走线设置在所述基底上，所述信号走线在沿所述扇形区域的宽度方向上呈凹凸不平状。
2.根据权利要求1所述的显示基板，其特征在于，所述信号走线在沿所述扇形区域的宽度方向上呈波浪状。
3.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括设置在所述基底和所述信号走线之间的第一绝缘层，所述第一绝缘层的朝向所述信号走线一侧的表面在沿扇形区域的宽度方向上呈凹凸不平状，使得所述信号走线在沿所述扇形区域的宽度方向上呈凹凸不平状。
4.根据权利要求3所述的显示基板，其特征在于，所述第一绝缘层的材质包括聚酰亚胺。
5.根据权利要求3所述的显示基板，其特征在于，所述显示基板还包括设置在所述第一绝缘层和所述信号走线之间的第二绝缘层，所述第二绝缘层的材质包括氮化硅、氧化硅中的至少一种。
6.一种显示基板的制备方法，其特征在于，所述显示基板包括扇形区域，所述扇形区域内设置有多条信号走线，所述制备方法包括：
在基底上形成第一绝缘层，所述第一绝缘层的背离所述基底一侧的表面在沿所述扇形区域的宽度方向上呈凹凸不平状；
在所述第一绝缘层上形成所述信号走线，所述信号走线在沿所述扇形区域的宽度方向上呈凹凸不平状。
7.根据权利要求6所述的制备方法，其特征在于，在基底上形成第一绝缘层，所述第一绝缘层的背离所述基底一侧的表面在沿所述扇形区域的宽度方向上呈凹凸不平状，包括：
在基底上形成第一结构层，所述第一结构层包括多个在沿所述扇形区域的宽度方向上间隔设置的凸起。
8.根据权利要求7所述的制备方法，其特征在于，在基底上形成第一绝缘层，所述第一绝缘层的背离所述基底一侧的表面在沿所述扇形区域的宽度方向上呈凹凸不平状，还包括：
在形成有所述第一结构层的基底上涂覆第二结构层，使得所述第一结构层和所述第二结构层组成的复合层的背离所述基底一侧的表面在沿所述扇形区域的宽度方向上呈凹凸不平状。
9.根据权利要求6所述的制备方法，其特征在于，在基底上形成第一绝缘层，所述第一绝缘层的背离所述基底一侧的表面在沿所述扇形区域的宽度方向上呈凹凸不平状，包括：
在基底上形成第一绝缘薄膜；
采用半色调掩膜板对所述第一绝缘薄膜进行曝光，所述半色调掩膜板的透过率根据所述第一绝缘层的凹凸不平表面对应变化；
显影，所述第一绝缘薄膜的未曝光部分形成所述第一绝缘层。
10.根据权利要求6所述的制备方法，其特征在于，在所述第一绝缘层上形成所述信号走线，所述信号走线在沿所述扇形区域的宽度方向上呈凹凸不平状，包括：
采用沉积工艺在所述第一绝缘层上形成第二绝缘层；
在所述第二绝缘层上形成所述信号走线，所述信号走线在沿所述扇形区域的宽度方向上呈凹凸不平状。
11.一种显示装置，其特征在于，包括权利要求1～5中任意一项所述的显示基板。
CN201910383172.4A 2019-05-09 2019-05-09 一种显示基板及其制备方法、显示装置 Active CN110323196B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910383172.4A CN110323196B (zh) 2019-05-09 2019-05-09 一种显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910383172.4A CN110323196B (zh) 2019-05-09 2019-05-09 一种显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN110323196A true CN110323196A (zh) 2019-10-11
CN110323196B CN110323196B (zh) 2021-11-16

Family

ID=68118941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910383172.4A Active CN110323196B (zh) 2019-05-09 2019-05-09 一种显示基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN110323196B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276498A (zh) * 2020-02-19 2020-06-12 武汉华星光电技术有限公司 阵列基板及其光刻补偿构造的制造方法、显示面板

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661941A (zh) * 2008-08-25 2010-03-03 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制备方法
CN102487071A (zh) * 2010-12-02 2012-06-06 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN102544055A (zh) * 2010-12-07 2012-07-04 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN103855190A (zh) * 2012-11-29 2014-06-11 三星显示有限公司 有机发光二极管显示器
CN104617107A (zh) * 2015-01-26 2015-05-13 京东方科技集团股份有限公司 基板、基板制作方法和显示装置
CN107068727A (zh) * 2017-05-05 2017-08-18 京东方科技集团股份有限公司 显示基板和显示装置
CN107689425A (zh) * 2017-08-31 2018-02-13 昆山国显光电有限公司 薄膜封装结构及薄膜封装方法和显示面板
CN107968100A (zh) * 2017-11-30 2018-04-27 京东方科技集团股份有限公司 光电转换基板及其制作方法、显示面板、显示装置
CN108231800A (zh) * 2018-02-02 2018-06-29 京东方科技集团股份有限公司 一种柔性显示面板及其制备方法、显示装置
CN108461393A (zh) * 2018-05-07 2018-08-28 京东方科技集团股份有限公司 显示基板的制备方法、显示基板及显示装置
CN108649063A (zh) * 2018-07-25 2018-10-12 京东方科技集团股份有限公司 一种oled基板、显示面板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661941A (zh) * 2008-08-25 2010-03-03 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制备方法
CN102487071A (zh) * 2010-12-02 2012-06-06 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN102544055A (zh) * 2010-12-07 2012-07-04 三星移动显示器株式会社 有机发光显示装置及其制造方法
CN103855190A (zh) * 2012-11-29 2014-06-11 三星显示有限公司 有机发光二极管显示器
CN104617107A (zh) * 2015-01-26 2015-05-13 京东方科技集团股份有限公司 基板、基板制作方法和显示装置
CN107068727A (zh) * 2017-05-05 2017-08-18 京东方科技集团股份有限公司 显示基板和显示装置
CN107689425A (zh) * 2017-08-31 2018-02-13 昆山国显光电有限公司 薄膜封装结构及薄膜封装方法和显示面板
CN107968100A (zh) * 2017-11-30 2018-04-27 京东方科技集团股份有限公司 光电转换基板及其制作方法、显示面板、显示装置
CN108231800A (zh) * 2018-02-02 2018-06-29 京东方科技集团股份有限公司 一种柔性显示面板及其制备方法、显示装置
CN108461393A (zh) * 2018-05-07 2018-08-28 京东方科技集团股份有限公司 显示基板的制备方法、显示基板及显示装置
CN108649063A (zh) * 2018-07-25 2018-10-12 京东方科技集团股份有限公司 一种oled基板、显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276498A (zh) * 2020-02-19 2020-06-12 武汉华星光电技术有限公司 阵列基板及其光刻补偿构造的制造方法、显示面板
WO2021164086A1 (zh) * 2020-02-19 2021-08-26 武汉华星光电技术有限公司 阵列基板及其光刻补偿构造的制造方法、显示面板
US20210408077A1 (en) * 2020-02-19 2021-12-30 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method of photo-etching compensation structure thereof, and display panel

Also Published As

Publication number Publication date
CN110323196B (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
EP2256540B1 (en) Display apparatus and method of fabricating the same
TWI396901B (zh) 製作觸控面板之方法
JP5372697B2 (ja) 投影型静電容量タッチパネルの製造方法
JP4927159B2 (ja) 表示パネル用基板、表示パネル、表示装置、および表示パネル用基板の製造方法
WO2021027922A1 (zh) 触控基板、触控显示面板及触控显示装置
WO2015035716A1 (zh) 触摸屏及其制作方法、显示装置
WO2015027633A1 (zh) 触摸屏、其制作方法及显示装置
US9182844B2 (en) Touch panel, display device provided with touch panel, and method for manufacturing touch panel
WO2015106538A1 (zh) 触控显示面板及其制备方法
TW201222111A (en) Liquid crystal display device and method for manufacturing the same
TW200949654A (en) Touch-sensitive liquid crystal display device and method for fabricating same
US20210072797A1 (en) Display substrate, method for manufacturing the same, and display panel
WO2008072423A1 (ja) 液晶表示装置および液晶表示装置の製造方法
CN104461142A (zh) 触控显示基板及其制备方法、触控显示装置
US9886148B2 (en) Touch screen, method for producing touch screen, touch display device
WO2013143292A1 (zh) 触摸传感器、其制作方法以及具有触摸屏的液晶显示器
CN104487925A (zh) 触摸面板和触摸面板的制造方法
WO2015027639A1 (zh) 触摸屏、触摸屏的制作方法及显示装置
CN106681559B (zh) 触控面板及其制造方法、触控显示装置
CN110323196A (zh) 一种显示基板及其制备方法、显示装置
JP2011197754A (ja) タッチパネルセンサの製造方法
WO2014173285A1 (zh) 触控面板及其盖板结构
WO2015027637A1 (zh) 触摸屏、其制作方法及显示装置
CN106855669A (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN206470512U (zh) 阵列基板、显示面板以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant