CN110310939A - 基板结构及其制法及导电凸块 - Google Patents

基板结构及其制法及导电凸块 Download PDF

Info

Publication number
CN110310939A
CN110310939A CN201810255788.9A CN201810255788A CN110310939A CN 110310939 A CN110310939 A CN 110310939A CN 201810255788 A CN201810255788 A CN 201810255788A CN 110310939 A CN110310939 A CN 110310939A
Authority
CN
China
Prior art keywords
metal layer
conductive
substance
board structure
additive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810255788.9A
Other languages
English (en)
Other versions
CN110310939B (zh
Inventor
万国辉
沈绍平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN201810255788.9A priority Critical patent/CN110310939B/zh
Publication of CN110310939A publication Critical patent/CN110310939A/zh
Application granted granted Critical
Publication of CN110310939B publication Critical patent/CN110310939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明涉及基板结构及其制法及导电凸块。一种基板结构的制法，于一基板本体上形成金属层及多个导电柱，再通过电解溶液蚀刻移除未为该导电柱所覆盖的金属层，以令两导电柱之间不会残留金属材，而无需增加蚀刻移除残留金属材的时间，避免造成该导电柱底部过度蚀刻的问题。

Description

基板结构及其制法及导电凸块
技术领域
本发明有关一种基板结构，尤指一种具导电凸块的基板结构及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前半导体晶片的封装形式包含打线式(Wire Bonding)封装或覆晶式(Flip Chip)封装等，其中，覆晶封装(Flip Chip Package)的特征在于半导体晶片与封装基板间的电性连接透过导电凸块而非一般的焊线，该导电凸块提供该半导体晶片与该封装基板间的电性输入/输出(I/O)以及机械性的连接，此一封装结构由于可大幅缩减体积，同时亦减去现有焊线的设计，而可降低阻抗提升电性，以避免讯号于传输过程中产生衰退，因此成为下一世代晶片与电子元件的主流封装技术。
请参阅图1A至图1C，为现有结合有导电凸块的半导体晶片1的制法的剖面示意图。
如图1A所示，于一具有多个电性接触垫100的基板本体10(如晶圆)上形成钛层11，且于该钛层11上形成铜层12，再形成阻层13于该铜层12上，并图案化该阻层13以形成多个对应该电性接触垫100的开口130。接着，形成多个铜柱14于该些开口130中。
如图1B所示，移除该阻层13，以外露出部分该铜层12。
如图1C所示，利用该铜柱14作为止挡部，以化学蚀刻(chemical etching)移除外露的铜层12及其下方的钛层11，使该铜柱14及其下的铜层12与钛层11作为导电凸块1a。
惟，现有导电凸块1a的制法中，于化学蚀刻该铜层12的过程中，两铜柱14之间容易残留铜材12a(如图1C所示)，故当继续化学蚀刻移除该铜材12a时，容易造成该铜柱14底部的铜层12与钛层11过度蚀刻(over etching)，致使该铜柱14’掉落(peeling)，如图1D所示。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种基板结构，包括：基板本体；以及多个导电凸块，形成于该基板本体上，且该导电凸块的表面具有添加剂，其中，形成该添加剂的材质为带负电的物质或具有电化学氧化特性的物质。
前述的基板结构中，该导电凸块包含有金属层及设于该金属层上的导电柱。
本发明还提供一种基板结构的制法，包括：形成金属层于一基板本体上；形成多个导电柱于该金属层上；以及通过电解溶液蚀刻移除未为该导电柱覆盖的金属层，以令该导电柱及其下的金属层形成导电凸块。
前述的制法中，该电解溶液中含有硫酸。另该电解溶液包含有添加剂(additive)，且形成该添加剂的材质为带负电的物质或具有电化学氧化特性的物质。
本发明亦提供一种导电凸块，包括：金属层；以及导电柱，形成于该金属层上，且该导电柱的表面具有添加剂，其中，形成该添加剂的材质为带负电的物质或具有电化学氧化特性的物质。
前述的基板结构及其制法及导电凸块中，该带负电的物质为有机磺酸类。
前述的基板结构及其制法及导电凸块中，该具有电化学氧化特性的物质为硫醇类。
由上可知，本发明的基板结构及其制法及导电结构中，主要通过电解蚀刻方式移除未为导电柱所覆盖的金属层，因而两导电柱间不会残留金属层，故相比于现有技术，本发明的制法不需增加蚀刻时间，而不会造成该导电柱底部过度蚀刻的问题，进而有效避免该导电柱掉落的问题。
附图说明
图1A至1D为现有结合有导电凸块的半导体晶片的制法的剖面示意图；
图2A至2D为本发明的基板结构的制法的剖视示意图；
图2C’为对应图2C的另一实施例的示意图；
图3为对应图2C的另一实施例的示意图；以及
图4为对应图3的另一实施例的示意图。
符号说明：
1 半导体晶片
1a,2a 导电凸块
10,20 基板本体
100,200 电性接触垫
11 钛层
12 铜层
12a 铜材
13,23 阻层
130,230 开口
14,14’ 铜柱
2 基板结构
21 第一金属层
22 第二金属层
24,34 导电柱
25 保护膜
34a 圆弧状
44 线路
44a 弧面
L,S 电力线。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
请参阅图2A至2D，为本发明的基板结构2的制法的剖视示意图。
如图2A所示，提供一具有多个电性接触垫200的基板本体20，且该基板本体20上依序形成有第一金属层21与第二金属层22，再形成一阻层23于该第二金属层22上，且该阻层23形成有多个开口230，以令单一该开口230对应该电性接触垫200上方及其周围的金属表面。接着，形成导电柱24于该些开口230中。
于本实施例中，形成该基板本体20的材质含硅，如该基板本体20为晶圆，但于其它实施例中，形成该基板本体20的材质可如陶瓷或有机材质等的封装载板材。
再者，该第一金属层21与该第二金属层22作为晶种层，且该第一金属层21为钛层，而该第二金属层22为铜层。
又，该阻层23为干膜(dry film)、感光材质或其它适当材质。
另外，形成该导电柱24的材质为铜材或金材，且形成该导电柱24的方法为电镀、化镀、溅镀、蒸镀或无电镀。
如图2B所示，移除该阻层23，以外露出该第二金属层22的部分表面。
如图2C所示，利用该导电柱24作为止挡部，移除外露的第二金属层22，以外露出该第一金属层21的部分表面，亦即移除该第二金属层22未被该导电柱24覆盖的部分，而该第二金属层22仅保留位于该导电柱24下方的部分。
于本实施例中，采用电解蚀刻(electro-etching)方式(如图2C所示的垂直向下的电力线L)移除该第一金属层21。例如，该电解蚀刻所使用的电解溶液含有硫酸(H2SO4)，电解化学式如下所示：
Cu→Cu2++2e-。
再者，该电解溶液中可依需求加入添加剂(additive)，其中，该添加剂的类型可为保护型(protector type)或牺牲型(sacrifice type)。
具体地，该牺牲型添加剂(Red)为具有电化学氧化特性的物质(其电解化学式为Red→Ox2++e-)，如硫醇类且该类型的添加剂会在电力线S(如图2C所示)密集区(即该导电柱24上方角落)被氧化，致使该电解溶液在电力线S密集区的铜材去除量下降，以得到圆柱状导电柱24。
又，该保护型添加剂为带负电的物质，如有机磺酸类(organic sulfonic acid R-SO2OH)，且该类型的添加剂会大量吸附在电力线S(如图2C’所示)密集区(即该导电柱24上方角落)而成为保护膜25(如图2C’所示)以抑制铜材去除量，使电解后的导电柱24能维持圆柱状。
因此，该保护型与牺牲型添加剂虽均用以蚀刻铜材(即移除铜材)，但该保护型与牺牲型添加剂因加入电解溶液中，而使该电解溶液能利用添加剂作为保护用或牺牲用，以降低该导电柱24上方角落的铜材去除量，故于电解后，该导电柱24能维持圆柱状。
另一方面，若该电解溶液中没有上述添加剂时，于电解过程中，该导电柱24会因上方角落电力线较集中的特性，致使电解后的导电柱34呈子弹状，如图3所示的顶端会呈圆弧状34a。应可理解地，如图4所示，若依上述方式制作线路层时，电解后的线路44的表面将呈现弧面44a。
如图2D所示，利用该导电柱24作为止挡部，移除外露的第一金属层21，亦即移除该第一金属层21未被该导电柱24覆盖的部分，而该第一金属层21仅保留位于该导电柱24下方的部分，使该导电柱24及其下的第一金属层21与第二金属层22作为导电凸块2a。
于本实施例中，可采用电解蚀刻、化学蚀刻或其它适当方式移除该第一金属层21。
再者，于电解蚀刻制程后，该导电凸块2a或导电柱24的表面上会残留有添加剂(如硫醇类或保护膜25)。
另外，于后续制程中，可形成含有焊锡材料的导电元件(图未示)于该导电凸块2a(或该导电柱24)上，以接合如晶片、封装基板、中介板或电路板等的电子结构(图未示)，使该基板结构2通过该些导电凸块2a电性连接该电子结构。
本发明的制法中，主要通过电解蚀刻方式移除该第二金属层22，其可有效应用于例如线宽(线距)小于1um(1um)或厚宽比(aspect ratio)大于2的细线路制程，因而两导电柱24之间不会残留该第二金属层22的材质，故相比于现有技术，本发明的制法不需增加蚀刻时间，因而不会造成该导电柱24底部过度蚀刻的问题，进而有效避免该导电柱24掉落的问题。
本发明还提供一种基板结构2，包括：一基板本体20以及多个形成于该基板本体20上的导电凸块2a。
所述的基板本体20具有多个电性接触垫200，且形成该基板本体20的材质为硅、陶瓷或有机材质。
所述的导电凸块2a设于该电性接触垫200上，且该导电凸块2a的表面(或该导电柱24的表面)具有添加剂，其中，该添加剂为带负电的物质或具有电化学氧化特性的物质。
于一实施例中，该带负电的物质为有机磺酸类。
于一实施例中，该具有电化学氧化特性的物质为硫醇类。
于一实施例中，该导电凸块2a包含第一与第二金属层21,22及设于该第二金属层22上的导电柱24。例如，该导电柱24为铜柱，且该第一金属层21为钛层，而该第二金属层22为铜层。
综上所述，本发明的基板结构及其制法及导电结构，通过电解蚀刻方式移除该第二金属层，因而两导电柱之间不会残留金属材，故相比于现有技术，本发明的制法因不需增加蚀刻时间而不会造成该导电柱底部过度蚀刻，进而有效避免该导电柱掉落的问题。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (11)

1.一种基板结构，包括：
基板本体；以及
多个导电凸块，形成于该基板本体上，且该导电凸块的表面具有添加剂，其中，形成该添加剂的材质为带负电的物质或具有电化学氧化特性的物质。
2.根据权利要求1所述的基板结构，其中，该带负电的物质为有机磺酸类。
3.根据权利要求1所述的基板结构，其中，该具有电化学氧化特性的物质为硫醇类。
4.根据权利要求1所述的基板结构，其中，该导电凸块包含有金属层及设于该金属层上的导电柱。
5.一种基板结构的制法，包括：
形成金属层于一基板本体上；
形成多个导电柱于该金属层上；以及
通过电解溶液蚀刻移除未为该导电柱所覆盖的金属层，以令该导电柱及其下的金属层形成导电凸块。
6.根据权利要求5所述的基板结构的制法，其中，该电解溶液含有硫酸。
7.根据权利要求5所述的基板结构的制法，其中，该电解溶液包含有添加剂(additive)，且形成该添加剂的材质为带负电的物质或具有电化学氧化特性的物质。
8.根据权利要求7所述的基板结构的制法，其中，该带负电的物质为有机磺酸类，该具有电化学氧化特性的物质为硫醇类。
9.一种导电凸块，包括：
金属层；以及
导电柱，形成于该金属层上，且该导电柱的表面具有添加剂，其中，形成该添加剂的材质为带负电的物质或具有电化学氧化特性的物质。
10.根据权利要求9所述的导电凸块，其中，该带负电的物质为有机磺酸类。
11.根据权利要求9所述的导电凸块，其中，该具有电化学氧化特性的物质为硫醇类。
CN201810255788.9A 2018-03-27 2018-03-27 基板结构及其制法及导电凸块 Active CN110310939B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810255788.9A CN110310939B (zh) 2018-03-27 2018-03-27 基板结构及其制法及导电凸块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810255788.9A CN110310939B (zh) 2018-03-27 2018-03-27 基板结构及其制法及导电凸块

Publications (2)

Publication Number Publication Date
CN110310939A true CN110310939A (zh) 2019-10-08
CN110310939B CN110310939B (zh) 2021-04-30

Family

ID=68074140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810255788.9A Active CN110310939B (zh) 2018-03-27 2018-03-27 基板结构及其制法及导电凸块

Country Status (1)

Country Link
CN (1) CN110310939B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121979A (en) * 1975-08-28 1978-10-24 Oxy Metal Industries Corporation Metal treatment
US5620611A (en) * 1996-06-06 1997-04-15 International Business Machines Corporation Method to improve uniformity and reduce excess undercuts during chemical etching in the manufacture of solder pads
CN1354285A (zh) * 2000-10-26 2002-06-19 国际商业机器公司 高锡焊料隆起的电化学腐蚀
US20030151032A1 (en) * 2001-01-29 2003-08-14 Nobuyuki Ito Composite particle for dielectrics, ultramicroparticulate composite resin particle, composition for forming dielectrics and use thereof
US20050026450A1 (en) * 2003-07-30 2005-02-03 International Business Machines Corporation Inhibition of tin oxide formation in lead free interconnect formation
US20050042872A1 (en) * 2003-08-21 2005-02-24 Siliconware Precision Industries Co., Ltd., Taiwan, R.O.C. Process for forming lead-free bump on electronic component
CN1630038A (zh) * 2003-12-18 2005-06-22 悠立半导体股份有限公司 蚀刻液及应用该蚀刻液选择性去除阻障层的导电凸块制造方法
JP2005290444A (ja) * 2004-03-31 2005-10-20 Electroplating Eng Of Japan Co 金電解剥離液及びそれを用いた電解剥離方法
CN101137768A (zh) * 2005-03-11 2008-03-05 日立化成工业株式会社 铜的表面处理方法以及铜
CN101215378A (zh) * 2007-12-28 2008-07-09 同济大学 聚氨基蒽醌磺酸、其合成方法及其用途
CN102931097A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体封装结构的形成方法
CN103035618A (zh) * 2011-09-28 2013-04-10 台湾积体电路制造股份有限公司 用于3dic测试的结构设计
CN103646787A (zh) * 2013-12-20 2014-03-19 严民 一种高比容高折曲电极箔腐蚀制造方法
CN105280508A (zh) * 2014-07-25 2016-01-27 颀邦科技股份有限公司 具有凸块结构的基板及其制造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4121979A (en) * 1975-08-28 1978-10-24 Oxy Metal Industries Corporation Metal treatment
US5620611A (en) * 1996-06-06 1997-04-15 International Business Machines Corporation Method to improve uniformity and reduce excess undercuts during chemical etching in the manufacture of solder pads
CN1354285A (zh) * 2000-10-26 2002-06-19 国际商业机器公司 高锡焊料隆起的电化学腐蚀
US20030151032A1 (en) * 2001-01-29 2003-08-14 Nobuyuki Ito Composite particle for dielectrics, ultramicroparticulate composite resin particle, composition for forming dielectrics and use thereof
US20050026450A1 (en) * 2003-07-30 2005-02-03 International Business Machines Corporation Inhibition of tin oxide formation in lead free interconnect formation
US20050042872A1 (en) * 2003-08-21 2005-02-24 Siliconware Precision Industries Co., Ltd., Taiwan, R.O.C. Process for forming lead-free bump on electronic component
CN1630038A (zh) * 2003-12-18 2005-06-22 悠立半导体股份有限公司 蚀刻液及应用该蚀刻液选择性去除阻障层的导电凸块制造方法
JP2005290444A (ja) * 2004-03-31 2005-10-20 Electroplating Eng Of Japan Co 金電解剥離液及びそれを用いた電解剥離方法
CN101137768A (zh) * 2005-03-11 2008-03-05 日立化成工业株式会社 铜的表面处理方法以及铜
CN101215378A (zh) * 2007-12-28 2008-07-09 同济大学 聚氨基蒽醌磺酸、其合成方法及其用途
CN103035618A (zh) * 2011-09-28 2013-04-10 台湾积体电路制造股份有限公司 用于3dic测试的结构设计
CN102931097A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体封装结构的形成方法
CN103646787A (zh) * 2013-12-20 2014-03-19 严民 一种高比容高折曲电极箔腐蚀制造方法
CN105280508A (zh) * 2014-07-25 2016-01-27 颀邦科技股份有限公司 具有凸块结构的基板及其制造方法

Also Published As

Publication number Publication date
CN110310939B (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
CN1186810C (zh) 半导体器件的芯片规模表面安装封装及其制造方法
TWI261329B (en) Conductive bump structure of circuit board and method for fabricating the same
CN102201351B (zh) 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
CN103681556B (zh) 凸块结构、电连接结构及其形成方法
CN102332435B (zh) 电子元件及其制作方法
CN106887422B (zh) 封装件结构及其形成方法
CN106469701B (zh) 半导体器件结构及其形成方法
KR102578794B1 (ko) 반도체 장치 및 그 제조 방법
CN105590900A (zh) 半导体装置及其制造方法
JP4493516B2 (ja) 半導体装置の製造方法
TWI834166B (zh) 貫通電極基板、半導體裝置及貫通電極基板之製造方法
JP2003203940A (ja) 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
JP7319808B2 (ja) 半導体装置および半導体パッケージ
CN102496580A (zh) 一种焊料凸点的形成方法
CN102769006A (zh) 半导体结构及其制法
WO2011074589A1 (ja) エッチング液及びこれを用いた半導体装置の製造方法
CN105633055A (zh) 半导体封装结构及其制法
JP2011086850A (ja) 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器
KR100874588B1 (ko) 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법
JP4288277B2 (ja) 半導体装置
KR100780960B1 (ko) 반도체 소자의 배선 및 범프의 형성 방법
JP2023153348A (ja) 半導体装置および半導体パッケージ
CN110310939A (zh) 基板结构及其制法及导电凸块
CN112889133A (zh) 用于热管理的镀敷
US10115704B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant