CN110301006B - 带有分段的板线的铁电随机存取存储器(feram)阵列 - Google Patents
带有分段的板线的铁电随机存取存储器(feram)阵列 Download PDFInfo
- Publication number
- CN110301006B CN110301006B CN201780074258.8A CN201780074258A CN110301006B CN 110301006 B CN110301006 B CN 110301006B CN 201780074258 A CN201780074258 A CN 201780074258A CN 110301006 B CN110301006 B CN 110301006B
- Authority
- CN
- China
- Prior art keywords
- plate line
- feram
- random access
- access memory
- ferroelectric random
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2253—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2253—Address circuits or decoders
- G11C11/2255—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2253—Address circuits or decoders
- G11C11/2257—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2259—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
铁电随机存取存储器(FeRAM)阵列包括(a)共享第一板线和字线的FeRAM单元的第一部分；和(b)共享第二板线和字线的FeRAM单元的第二部分，其中第一板线和第二板线不电气连接，并且其中在任意给定时间处，仅FeRAM单元的第一部分或FeRAM单元的第二部分，而不是第一部分和第二部分两者，被选择用于读取操作。在FeRAM单元的每个部分中，板线选择单元将相应的板线连接到板线选择线。每个部分中的每个FeRAM单元通过在横向于该部分的字线的方向上延伸的一对位线被读取或写入，并且板线选择线沿着平行于位线的方向延伸。
Description
技术领域
本发明涉及存储器电路。具体地，本发明涉及铁电随机存取存储器(FeRAM)阵列的有效组织。
背景技术
铁电随机存取存储器(FeRAM)单元使用铁电材料的存储器性质将数据存储在电容器中。图1(a)是示出FeRAM电路100的示意图。如图1(a)中所示，FeRAM电路100包括FeRAM单元的阵列。为了说明的目的，图1(a)的FeRAM阵列100由FeRAM单元101a和101b表示。FeRAM单元101a和101b一起存储一个数据位，该数据位以互补表示的形式被表示在两个FeRAM单元中。FeRAM电路100还包括感测放大器，其从FeRAM单元101a和101b接收数据信号，该FeRAM单元101a和101b通过互补的位线110a和110b表示存储的数据位。地址解码器电路(未示出)使得来自FeRAM单元101a和101b的数据信号能够在晶体管104和105呈现瞬时导通以均衡并放电位线110a和110b之后被置于位线110a和110b上。其后，晶体管108和109将感测放大器连接到电源电压Vcc和接地，从而激活由晶体管106a、106b、107a和107b形成的交叉耦合的反相器(inverters)，以检测并开发位线110a和110b上的数据信号。在所检测的信号稳定之后，结果(即，所检测的FeRAM单元101a和101b中的数据位)被锁存到数据缓冲器中。
FeRAM单元101a和101b各自包括铁电电容器(例如，铁电电容器102a)和由地址解码器通过字线选择信号WL可选择的选择晶体管(例如，选择晶体管103a)。图1(c)示出了图1(a)的FeRAM单元101a的铁电电容器102a和选择晶体管103a。如图1(c)中所示，当选择晶体管103a呈现导通时，铁电电容器102a连接在板线信号PL和位线信号BL之间。当编程电压VPP施加在板线信号PL和位线信号BL上时，铁电电容器被置于第一编程状态(“0”)，并且当编程电压-VPP施加在板线信号PL和位线信号BL上时，铁电电容器被置于第二编程状态(“1”)。这些状态可以持续一段时间(例如，从几秒到数十年)。编程状态持续的时间的长度取决于编程电压的幅度。
图1(b)示出了在图1(a)的FeRAM单元101a上的读取操作期间的FeRAM单元101a的电压信号PL、字线选择信号WL和位线信号BL。如图1(b)中所示，在时间t0处，板线上的电压信号PL升高到电源电压Vcc并且字线选择信号WL升高到VPP，其至少与电源电压Vcc加上选择晶体管103a的阈值电压一样高，使得选择晶体管103a变为导通。如果铁电电容器102a中编程状态为“1”，则位线信号BL升高到超过参考信号Vref，同时驱动铁电电容器中的编程状态到非易失性状态“0”。但是，如果铁电电容器102a中编程状态为“0”，则铁电电容器中的编程状态102a将停留在“0”处，并且位线信号BL不会升高到超过参考信号Vref。在时间t1之后不久，由感测放大器的晶体管106a、106b、107a和107b的交叉耦合的反相器根据在读取操作开始时的铁电电容器102a的编程状态，驱动位线信号BL收敛到Vcc或0伏。在t1和t2之间，感测放大器的输出被锁存到缓冲器中。在时间t2处，板线信号PL被带回到0伏(即，接地电压)，使得铁电电容器102a的编程状态可以通过铁电电容器102a上的位线信号BL和板线信号PL之间的-Vcc电压而恢复回到编程状态“1”。如果所检测的编程状态为“0”，由于位线信号BL处于接地电压，没有恢复或更新结果。在时间t3处，读取操作完成。
图1(a)的FeRAM电路100是提供来说明FeRAM单元的读取操作的简化电路。图1(d)示出了FeRAM阵列150，其是FeRAM阵列的一个实现方式，其中FeRAM阵列相对于单个数据位的读取操作可以由FeRAM电路100表示。如图1(d)所示，FeRAM电路150包括FeRAM单元的二维阵列，FeRAM单元带有沿着一个方向延伸(running)的板线PLi和字线选择线WLi，以及在横向方向上延伸的配对的互补位线BLj和BLCj，其将任何沿着横向方向的铁电电容器连接到读取/写入感测放大器151a至151n中的相应的一个。如图1(d)中所示，每个板线信号PLi由通过相同的字线选择信号WLi选择的所有的FeRAM单元共享。通过相同的字线选择信号选择的所有的FeRAM单元的读取和写入操作(其可以在上千个FeRAM单元中)并行地执行，即使并不需要读取所有这样的FeRAM单元。由于编程到“1”状态的FeRAM单元在读取操作之后需要被恢复，不必要的数据恢复写入操作降低了FeRAM阵列150的耐久性。
此外，在FeRAM阵列150中，感测放大器和读取/写入电路被限制为在配对的位线间距内布局。这种限制造成了重大的尺寸代价。
发明内容
根据本发明的一个实施例，铁电随机存取存储器(FeRAM)阵列包括(a)共享第一板线和字线的FeRAM单元的第一部分；和(b)共享第二板线和字线的FeRAM单元的第二部分，其中第一板线和第二板线不电气连接，并且其中在任意给定时间处，仅FeRAM单元的第一部分或FeRAM单元的第二部分，而不是第一部分和第二部分两者，被选择用于读取操作。在FeRAM单元的每个部分中，板线选择单元将相应的板线连接到板线选择线。每个部分中的每个FeRAM单元通过在横向于该部分的字线的方向上延伸的一对位线被读取或写入，并且板线选择线沿着平行于位线的方向延伸。
在一个实施例中，通过在板线选择单元中具有导电材料以代替FeRAM单元中的铁电材料，板线选择单元在结构上不同于FeRAM单元。
当FeRAM单元的第一部分在读取操作中被读取时，与读取操作有关的信号承载在第一板线上，而第二板线钳位到接地参考电压。在一个实施例中，一组感测放大器通过一组多路复用器能够选择性地连接到FeRAM单元的第一部分或FeRAM单元的第二部分，而不是第一部分和第二部分两者，以用于读取存储在FeRAM单元的所连接的部分中的数据。
通过考虑下面的详细描述并结合附图，可以更好地理解本发明。
附图说明
图1(a)是示出FeRAM电路100的示意图。
图1(b)示出了在图1(a)的FeRAM单元101a上的读取操作期间的FeRAM单元101a的电压信号PL、字线选择信号WL和位线信号BL。
图1(c)示出了图1(a)的FeRAM单元101a的铁电电容器102a和选择晶体管103a。
图1(d)示出了FeRAM阵列150，其中大量的FeRAM共享相同的位线选择信号WLi和板线信号PLi。
图2(a)示出了根据本发明的一个实施例的带有分段的板线的FeRAM阵列300。
图2(b)示出了根据本发明的一个实施例的穿过FeRAM阵列300的板线选择单元(即，穿过板线选择晶体管303)截面部分。
图3示出了根据本发明的一个实施例的FeRAM阵列500，其中对应于不同的分段的板线的FeRAM单元的众多部分共享同一组感测放大器和读取写入电路。
具体实施方式
通过对板线进行分段(segmenting)几乎消除了由不必要的数据-恢复写入对耐久性的损害，使得每个板线由相对较小数量的FeRAM单元(例如，16或32个)而不是上千个FeRAM单元所共享。
图2(a)示出了根据本发明的一个实施例的带有分段的板线的FeRAM阵列300。如图2(a)所示，不同于图1(d)的FeRAM 150，FeRAM阵列300中的FeRAM单元的不同的部分由相同的字线选择信号WLi选择，但是提供由板线信号PLij激活的不同的、更短的板线。图2(a)示出了FeRAM阵列300的部分k，其包括在分段的板线的横向方向延伸的PL选择线301(即，PL选择线301平行于位线延伸)。当部分k被选择时，板线选择晶体管303将部分k的分段的板线连接到PL选择线301，使得用于部分k的板线信号PLik被路由到分段的板线上，以使得能够在部分k的FeRAM单元上执行读取操作。同时，在未选择的部分中，诸如被示出为图2(a)中的部分k的右边的部分(k+1)，其PL选择线302上的板线信号PLi(k+i)钳位到接地参考电压，以使得禁止了在部分(k+1)的FeRAM单元上的读取操作。以此方式，仅读取选择的部分k的FeRAM单元，并且仅需要恢复那些FeRAM单元的编程状态。因此，未选择的FeRAM单元中的FeRAM单元不会被读取并且从而不会经受由数据-恢复写入操作对其耐受性的不必要的损害。
为从图1(d)的FeRAM阵列150的架构实现FeRAM阵列300，FeRAM单元每16或32个列中的一列修改为以图2(b)中所示的方式提供一列板线选择单元。图2(b)示出了板线选择单元的截面部分(即，穿过板线选择晶体管303)。如图2(b)中所示，PL选择晶体管303包括连接到PL选择线301的源极或漏极区域。PL选择晶体管303的其它源极或漏极区域通过触点(contact)354连接到第一互连金属层中的导体351，导体351与第二互连金属层处的另一导体352是分开的，但是通过导电材料353电气连接到另一导体352(通常被称为通孔(via))。该结构是FeRAM单元的结构，除了导电材料353占据了如果是FeRAM单元则铁电材料(例如，PZT)将存在于其中的空间以外。
图3示出了根据本发明的一个实施例的FeRAM阵列500，其中对应于不同的分段的板线的FeRAM单元的众多部分共享同一组感测放大器和读取/写入电路。如图3所示，传统的多路复用器电路将FeRAM阵列500中的FeRAM单元的选择的部分的位线路由到相应的读取/写入电路和感测放大器502-1至502-n。由于未选择的部分中的板线钳位到接地电压，未选择的部分中的位线可以被保持浮置(floating)，而没有其相应的FeRAM单元经受破坏性的读取操作的危险。在该架构中，感测放大器和读取/写入电路可以分布在集成电路上并且不需要被限制于位线对间距内。感测放大器和读取/写入电路的数量可以从图1(d)的FeRAM150的架构所需要的数量显著减少。事实上，在该架构中所需要的感测放大器的最小数量等于由分段的板线所服务的部分中的FeRAM单元的数量(即，16或32个)。
提供上述详细描述是为了说明本发明的具体实施例，而不应视为限制。本发明范围内的许多变化和修改都是可能的。本发明由所附权利要求阐述。
Claims (4)
1.一种铁电随机存取存储器阵列，包括：
共享第一板线和字线的铁电随机存取存储器单元的第一部分；以及
共享第二板线和所述字线的铁电随机存取存储器单元的第二部分，
其中所述第一板线和所述第二板线彼此电气隔离，其中第一部分还包括将第一板线连接到第一板线选择线的第一板线选择单元，第二部分还包括将第二板线连接到第二板线选择线的第二板线选择单元，其中每个部分中的每个铁电随机存取存储器单元通过在横向于所述部分的字线的方向上延伸的一对位线被读取或写入，并且其中所述第一板线选择线和第二板线选择线沿着平行于所述位线的方向延伸。
2.如权利要求1所述的铁电随机存取存储器阵列，其中通过在所述第一板线选择单元和第二板线选择单元中具有导电材料以代替所述铁电随机存取存储器单元中的铁电材料，所述第一板线选择单元和第二板线选择单元在结构上不同于铁电随机存取存储器单元。
3.如权利要求1所述的铁电随机存取存储器阵列，其中当在读取操作中正在读取铁电随机存取存储器单元的所述第一部分时，与所述读取操作有关的信号承载在所述第一板线上，同时所述第二板线被钳位到接地参考电压。
4.如权利要求1所述的铁电随机存取存储器阵列，还包括一组感测放大器，该组感测放大器通过一组多路复用器能够选择性地连接到铁电随机存取存储器单元的所述第一部分或铁电随机存取存储器单元的所述第二部分，而不是所述第一部分和所述第二部分两者，以用于读取存储在铁电随机存取存储器单元的所连接的部分中的数据。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662414765P | 2016-10-30 | 2016-10-30 | |
| US62/414,765 | 2016-10-30 | ||
| US15/391,991 | 2016-12-28 | ||
| US15/391,991 US9972374B1 (en) | 2016-10-30 | 2016-12-28 | Ferroelectric random access memory (FeRAM) array with segmented plate lines that are electrically-isolated from each other |
| PCT/US2017/058500 WO2018081403A1 (en) | 2016-10-30 | 2017-10-26 | Ferroelectric random access memory (feram) array with segmented plate lines |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110301006A CN110301006A (zh) | 2019-10-01 |
| CN110301006B true CN110301006B (zh) | 2020-11-24 |
Family
ID=62022461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780074258.8A Active CN110301006B (zh) | 2016-10-30 | 2017-10-26 | 带有分段的板线的铁电随机存取存储器(feram)阵列 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9972374B1 (zh) |
| CN (1) | CN110301006B (zh) |
| WO (1) | WO2018081403A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10504909B2 (en) * | 2017-05-10 | 2019-12-10 | Micron Technology, Inc. | Plate node configurations and operations for a memory array |
| US10529410B2 (en) | 2017-12-18 | 2020-01-07 | Micron Technology, Inc. | Techniques for accessing an array of memory cells to reduce parasitic coupling |
| US10803918B2 (en) * | 2018-05-18 | 2020-10-13 | AUCMOS Technologies USA, Inc. | Ferroelectric memory array with hierarchical plate-line architecture |
| US10818334B2 (en) * | 2018-06-26 | 2020-10-27 | AUCMOS Technologies USA, Inc. | Ferroelectric memory array with variable plate-line architecture |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1532842A (zh) * | 2003-03-20 | 2004-09-29 | ��ʿͨ��ʽ���� | 半导体器件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100407578B1 (ko) * | 2001-01-08 | 2003-12-01 | 삼성전자주식회사 | 강유전체 메모리 장치 |
| US6667896B2 (en) * | 2002-05-24 | 2003-12-23 | Agilent Technologies, Inc. | Grouped plate line drive architecture and method |
| JP4840720B2 (ja) * | 2005-10-06 | 2011-12-21 | セイコーエプソン株式会社 | 半導体記憶装置および電子機器 |
| KR101255325B1 (ko) * | 2007-08-23 | 2013-04-16 | 삼성전자주식회사 | 강유전체 메모리 장치 및 강유전체 메모리 장치의 구동방법 |
| JP2016066394A (ja) * | 2014-09-24 | 2016-04-28 | ラピスセミコンダクタ株式会社 | 強誘電体メモリ |
-
2016
- 2016-12-28 US US15/391,991 patent/US9972374B1/en active Active
-
2017
- 2017-10-26 WO PCT/US2017/058500 patent/WO2018081403A1/en active Application Filing
- 2017-10-26 CN CN201780074258.8A patent/CN110301006B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1532842A (zh) * | 2003-03-20 | 2004-09-29 | ��ʿͨ��ʽ���� | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180122451A1 (en) | 2018-05-03 |
| CN110301006A (zh) | 2019-10-01 |
| US9972374B1 (en) | 2018-05-15 |
| WO2018081403A1 (en) | 2018-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110301006B (zh) | 带有分段的板线的铁电随机存取存储器(feram)阵列 | |
| US5373463A (en) | Ferroelectric nonvolatile random access memory having drive line segments | |
| TWI793804B (zh) | 記憶裝置 | |
| KR100214351B1 (ko) | 데이타보호용메모리장치 | |
| KR100709538B1 (ko) | 반도체 메모리 | |
| US9786333B2 (en) | Dual-bit 3-T high density MTPROM array | |
| CN107564564B (zh) | 存储器单元、存储器件及其电子设备 | |
| JP2000215687A (ja) | 冗長セルを有するメモリデバイス | |
| EP3506265A1 (en) | A memory device | |
| JP2023015271A (ja) | 強誘電体ランダムアクセスメモリのセンシング方式 | |
| JP2008059742A (ja) | メモリ回路 | |
| JPH10302469A (ja) | 半導体記憶装置 | |
| CN101002280A (zh) | 半导体器件及写入方法 | |
| JP3983957B2 (ja) | 不揮発性強誘電体ランダムアクセスメモリ装置及びプレートライン駆動方法 | |
| JPH11238388A (ja) | 半導体記憶装置 | |
| KR100459228B1 (ko) | 불휘발성 강유전체 메모리 장치 및 그 구동방법 | |
| KR100338552B1 (ko) | 불휘발성 강유전체 랜덤 액세스 메모리 장치 및 그것의 데이터읽기 방법 | |
| US6856535B2 (en) | Reference voltage generator for ferroelectric memory | |
| JP3777611B2 (ja) | 強誘電体メモリ装置及び電子機器 | |
| KR20000067342A (ko) | 안정된 감지 마진을 가지는 강유전체 랜덤 액세스 메모리 | |
| KR100622757B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
| US7177174B2 (en) | Ferroelectric memory device having a reference voltage generating circuit | |
| JP2007149295A (ja) | 半導体記憶装置 | |
| US9721673B1 (en) | Distributed current source/sink using inactive memory elements | |
| JP2004241004A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |