CN110299909A - 输入接口电路 - Google Patents

输入接口电路 Download PDF

Info

Publication number
CN110299909A
CN110299909A CN201810234742.9A CN201810234742A CN110299909A CN 110299909 A CN110299909 A CN 110299909A CN 201810234742 A CN201810234742 A CN 201810234742A CN 110299909 A CN110299909 A CN 110299909A
Authority
CN
China
Prior art keywords
node
coupled
voltage
output end
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810234742.9A
Other languages
English (en)
Other versions
CN110299909B (zh
Inventor
艾飞
叶彦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MStar Semiconductor Inc Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MStar Semiconductor Inc Taiwan filed Critical MStar Semiconductor Inc Taiwan
Priority to CN201810234742.9A priority Critical patent/CN110299909B/zh
Publication of CN110299909A publication Critical patent/CN110299909A/zh
Application granted granted Critical
Publication of CN110299909B publication Critical patent/CN110299909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一输入接口电路。当垫片电压高于预设操作电压，箝位电路使第一节点的电压维持于预设操作电压。第一反相器耦接于第一节点与第二节点间。高压缓冲电路根据垫片电压与第二节点的电压调整第三节点的电压，并且令第三节点的电压与垫片电压朝同一电压变化方向增减。第二反相器耦接于第三节点与第四节点间。电压恢复电路的输入端耦接于第四节点、输出端耦接于第三节点，用以根据第四节点的电压，选择性地将第三节点耦接至电源线或接地线。第三反相器耦接于第四节点与输出端间。

Description

输入接口电路
技术领域
本发明与进行高低电压转换的输入接口电路相关。
背景技术
一般而言，半导体制程中的元件尺寸会与操作电压相对应。举例而言，0.35微米制程所制作出的互补式金属氧化物半导体场效晶体管(以下简称晶体管)的预设操作电压为3.3伏特，而0.18微米制程所制作出的晶体管的预设操作电压为1.8伏特。为了与多种信号规格兼容，有些电路会将其一部份的输入接口设计为可接收高于预设操作电压的信号，例如令0.18微米互补式金氧半场效晶体管制程所制作出的电路可接收振幅为3.3伏特的信号。
图1呈现一个能接收两倍于其预设操作电压的数字信号的输入接口电路范例，其预设操作电压以符号VDD表示，其接地端的电压则以符号VSS表示。输入接口电路100透过输入垫片P接收振幅范围在零到两倍VDD(以下用符号2*VDD表示)之间的电压VP，进行转换，在节点NIN提供振幅范围在零到VDD之间的电压VIN。更详细地说，原本在输入垫片P电压大小为2*VDD的信号在传递至节点NIN时会被转换为电压大小为VDD，而原本在输入垫片P电压大小为零的信号在传递至节点NIN时仍保持电压为零。
输入接口电路100包含两个部分：(1)由N型晶体管MNC1、MNC2构成的箝位电路(clamping circuit)；以及(2)由两个P型晶体管MPST、MPI以及四个N型晶体管MNST1、MNST2、MNFB、MNI构成的史密特触发器120。箝位电路110负责将节点N1的电压V1的上限箝制为VDD，藉此保护晶体管MPST、MNST1、MNST2免于在其漏极与栅极间长时间承受2*VDD的跨压(可能会对闸极的介电层造成损害)。史密特触发器120则是用以提供具有迟滞(hysteresis)特性的高低电压转换。输入接口电路100的输入/输出转换曲线(亦即电压VP与电压VIN的相对关系)因此具有两个阀值。所谓「上升阀值」是指当电压VP自低往高上升到高于该阀值时，会使得电压VIN自低准位转换为高准位。相对地，所谓「下降阀值」是指当电压VP自高往低下降至低于该阀值时，会使得电压VIN自高准位转换为低准位。上述两个阀值是透过设定史密特触发器120中的晶体管的尺寸来控制。
在输入接口电路100中，电压VP由零开始往2*VDD上升的过程可分成三个阶段来看：(1)由零上升至(VDD-VTH)，其中符号VTH代表晶体管MNC2的临界电压(thresholdvoltage)；(2)由(VDD-VTH)上升至VDD；以及(3)由VDD上升至2*VDD。首先，在电压VP由零上升至(VDD-VTH)的这段时间，晶体管MNC1处于关闭状态，而晶体管MNC2是处于导通状态，令节点N1的电压V1同样由零上升至(VDD-VTH)。接着，在电压V1随着电压VP上升，一旦超过(VDD-VTH)之后，晶体管MNC2会进入关闭状态(此时晶体管MNC1仍处于关闭)。直到电压VP继续升高至等于或高于VDD，晶体管MNC1才会进入导通状态，继续拉升电压V1，并且在电压VP上升至高于(VDD+VTH)之后，将电压V1箝制在VDD。
输入接口电路100的缺点在于，在电压VP由(VDD-VTH)上升至VDD的这段过程中，晶体管MNC1、MNC2都未导通，节点N1因此处于浮动(floating)状态。此时的电压V1是处于掌控之外，连带导致电压VIN存在相当程度的不确定性。为了降低此不确定性带来的风险，输入接口电路100的上升阀值通常会被设定为低于(VDD-VTH)。甚至，针对接收振幅范围在零到2*VDD的数字信号的输入接口电路，许多电路规格规定输入接口电路100的下降阀值须设定为VDD的一半。以VDD为1.8伏特，临界电压VTH为0.7伏特的情况为例，该上升阀值与下降阀值的差异仅为0.2伏特(＝1.8-0.7-1.8/2)。两阀值间的差异愈小，输入接口电路100的输入/输出转换(亦即电压VP与电压VIN的相对关系)的准确性愈容易受到噪声干扰。
发明内容
为解决上述问题，本发明提出一种新的输入接口电路，其上升阀值不受到必须低于电压(VDD-VTH)的限制，并能藉由提高上升阀值与下降阀值的差异来提供更好的噪声对抗能力。
根据本发明的一实施例为一种输入接口电路，其中包含一电源线、一接地线、一输入垫片、一箝位电路、一第一反相器、一高压缓冲电路、一第二反相器、一电压恢复电路，以及一第三反相器。该电源线是用以供应一预设操作电压。该接地线是用以供应一接地电压。该输入垫片是用以接收一垫片电压。该箝位电路耦接于该输入垫片与一第一节点之间。当该垫片电压高于该预设操作电压，该箝位电路使该第一节点的电压维持于该预设操作电压。该第一反相器的输入端是耦接至该第一节点，且其输出端是耦接至一第二节点。该高压缓冲电路具有一第一输入端、第二输入端以及一输出端，其第一输入端耦接于该输入垫片，其第二输入端耦接于该第二节点，其输出端耦接于一第三节点。该高压缓冲电路根据该垫片电压与该第二节点的电压调整该第三节点的电压，并且令该第三节点的电压与该垫片电压朝同一电压变化方向增减。该第二反相器的输入端是耦接至该第三节点，且其输出端是耦接至该第四节点。该电压恢复电路连接于该电源线以及该接地线之间，且具有一输入端及一输出端，其输入端耦接于该第四节点，其输出端耦接于该第三节点。该电压恢复电路根据该第四节点的电压，选择性地将该第三节点耦接至该电源线或是该接地线。该第三反相器的输入端是耦接至该第四节点，且其输出端提供一转换后电压。
关于本发明的优点与精神可以藉由以下发明详述及所附图式得到进一步的了解。
附图说明
图1呈现一个能接收两倍于其预设操作电压的数字信号的输入接口电路范例。
图2为根据本发明的一实施例中的输入接口电路的功能方块图。
图3为根据本发明的一实施例中的输入接口电路的电路图。
图4为根据本发明的另一实施例中输入接口电路的电路图，其上升阀值为可调整的。
图5为根据本发明的又一实施例中输入接口电路的电路图，其下降阀值为可调整的。
须说明的是，本发明的图式包含呈现多种彼此关联的功能性模块的功能方块图。该等图式并非细部电路图，且其中的连接线仅用以表示信号流。功能性元件及/或程序间的多种互动关系不一定要透过直接的电性连结始能达成。此外，个别元件的功能不一定要如图式中绘示的方式分配，且分布式的区块不一定要以分布式的电子元件实现。
符号说明
100：输入接口电路
110：箝位电路
120：史密特触发器
MNC1、MNC2：N型金氧半场效晶体管
MNST1、MNST2、MNFB、MNI：N型金氧半场效晶体管
MPST、MPI：P型金氧半场效晶体管
VDD：预设操作电压
VSS：接地电压
P：输入垫片
VP：垫片电压
V1～V4：节点电压
N1～N4：节点
NIN：输出节点
VIN：转换后电压
200：输入接口电路
210：箝位电路
220：高压缓冲电路
230：电压恢复电路
INV1、INV2、INV3：反相器
电源线：LVDD
接地线：LVSS
MN1～MN7、MNI1～MNI3：N型金氧半场效晶体管
MP、MPI1～MPI3：P型金氧半场效晶体管
NR1、NR2：或非门
S1～S4：控制端点
具体实施方式
根据本发明的一实施例为一种输入接口电路，其功能方块图是绘示于图2。输入接口电路200的预设操作电压以符号VDD表示，其输入垫片P可能接收的电压(以下称垫片电压VP)的范围为零到2*VDD，其接地端的电压在图中以符号VSS表示。此外，以下用符号VTH表示此制程中N型晶体管的临界电压。实务上，输入接口电路200可被整合在各种需要接收两倍于其预设操作电压的数字信号的集成电路芯片中。如图2所示，输入接口电路200包含一电源线LVDD、一接地线LVSS、一输入垫片P、一箝位电路210、一高压缓冲电路220、一电压恢复电路230，以及三个反相器INV1～INV3。以下首先配合图2概述该等电路的功能与连接关系。
箝位电路210耦接于输入垫片P与第一节点N1之间。当垫片电压VP高于预设操作电压VDD，箝位电路210负责使第一节点N1的电压V1维持于预设操作电压VDD，藉此保护耦接于第一节点N1与第二节点N2之间的反相器INV1。当垫片电压VP低于或等于预设操作电压VDD，箝位电路210则是会令第一节点N1的电压V1等于垫片电压VP。
高压缓冲电路220具有两个输入端与一个输出端，其中一个输入端耦接于输入垫片P，另一个输入端耦接于第二节点N2，其输出端耦接于第三节点N3。高压缓冲电路220负责根据垫片电压VP与第二节点N2的电压调整第三节点N3的电压V3，令电压V3与垫片电压VP朝同一电压变化方向增减。
电压恢复电路230的输入端耦接于第四节点N4，其输出端则是耦接于第三节点N3。电压恢复电路230负责根据第四节点N4的电压V4，选择性地将第三节点N3耦接至电源线LVDD或是接地线LVSS。
反相器INV2是耦接于第三节点N3与第四节点N4之间，而反相器INV3是耦接于第四节点N4与输出节点NIN之间。反相器INV3在输出节点NIN提供的电压VIN即为输入接口电路200产生的转换后电压。
输入接口电路200提供具有迟滞特性的高低电压转换，其下降阀值主要是受到反相器INV1中的晶体管的尺寸所控制，而其上升阀值主要是受到高压缓冲电路220与反相器INV2中的晶体管的尺寸所控制。以下配合图3介绍输入接口电路200中各电路的详细实施例，以及其下降阀值/上升阀值的设定方式。
在图3的实施例中，箝位电路210包含两个N型晶体管MNC1、MNC2，而反相器INV1包含一N型晶体管MNI1与一P型晶体管MPI1。藉由将第一节点N1的电压V1的上限箝制为VDD，箝位电路210能保护反相器INV1中的晶体管MNI1免于在其漏极与栅极间长时间承受2*VDD的跨压。
首先讨论电压VP为零(亦即接地电压VSS)的情况。当电压VP为零，电压V1也是零。此时，反相器INV1会让第二节点N2的电压V2等于VDD，进而控制晶体管MN1将第三节点N3的电压V3拉低为零。受到反相器INV2、INV3的作用，输出节点NIN的转换后电压VIN为零。在这个情况下，高压缓冲电路220中的晶体管MN2是处于关闭状态。因第四节点N4的电压V4等于VDD，晶体管MP也是处于关闭状态，而电压恢复电路230中的晶体管MN3会处于导通状态，将第三节点N3耦接至接地线LVSS，辅助将电压V3拉低为零。
接着讨论电压VP自零开始向2*VDD升高的情况。在电压VP升高至电压VTH前，晶体管MN2处于关闭状态。在电压VP升高到高于电压VTH后，晶体管MN2开始导通，使得电压V3朝(VP-VTH)拉升。另一方面，当电压VP自零开始逐渐升高，电压V1也会随之上升。在电压VP由零上升至(VDD-VTH)的这段时间，箝位电路210中处于导通状态的晶体管MNC2会令第一节点N1的电压V1同步上升。电压V1达到反相器INV1的状态转换阀值(以下用符号VTINV1表示)之前，电压V2仍会保持在VDD，维持晶体管MN1的导通。相似地，在电压V3被拉升到高于反相器INV2的状态转换阀值(以下用符号VTINV2表示)前，电压V4仍会保持在VDD，令晶体管MN3处于导通状态。因此，在电压VP高于电压VTH但电压V3尚未达到VTINV2这段时间，处于导通状态的晶体管MN3、MN1、MN2会各自影响电压V3。
电压V1随着电压VP上升到高于VTINV1后，反相器INV1才会关闭晶体管MN1、停止晶体管MN1对电压V3的影响。此时，晶体管MN2会提供电流将电压V3拉高，继续与将电压V3拉低晶体管MN3相抗衡。如先前所述，导通的晶体管MN2使得电压V3朝(VP-VTH)拉升。在V3达到VTINV2之前，反相器INV2的输出端的电压V4等于VDD，使得晶体管MN3维持导通。等到电压VP继续上升到高于(VTINV2+VTH)之后，晶体管MN2能将电压V3拉升为高于VTINV2，进而透过反相器INV2的作用将电压V4降低为零，令晶体管MN3被关闭。同时，因为电压V4为零，电压恢复电路230中受到电压V4控制的晶体管MP会进入导通状态，将第三节点N3耦接至电源线LVDD，使得电压V3继续拉高到VDD。由此可看出，输入接口电路200的上升阀值主要受到高压缓冲电路220中的晶体管MN2以及电压恢复电路230中的晶体管MN3的尺寸相对关系所控制，此外亦与反相器INV2的状态转换阀值VTINV2相关。不同于先前技术，输入接口电路200的上升阀值并不存在必须低于(VDD-VTH)的限制。
接着讨论电压VP自2*VDD开始向零降低的情况。在电压V4等于零且尚未受到影响之前，晶体管MP处于导通状态，使得电压V3稳定保持在VDD。直到电压VP降低到低于反相器INV1的状态转换阀值VTINV1，进而使得电压V1降低至低于VTINV1，电压V2转换为VDD，令晶体管MN1导通，开始将电压V3由VDD拉低。由此可看出，输入接口电路200的下降阀值是相关于反相器INV1的状态转换阀值VTINV1，因此可藉由控制反相器INV1中的晶体管MPI1、MNI1的尺寸相对关系来设定。
值得注意的是，虽然在电压VP由(VDD-VTH)上升至VDD的过程中，输入接口电路200中的第一节点N1处于浮动状态，但不论在任何时间点，晶体管MN1、MN2、MP、MN3中至少有一个晶体管会导通，使得第三节点N3不会处于浮动状态。因此，电压VIN的不确定性可被有效消除，进而免除须令输入接口电路200的上升阀值低于(VDD-VTH)的限制。以VDD为1.8伏特，而下降阀值被设定为0.9伏特的情况为例，输入接口电路200的上升阀值可以被设计为高达1.3伏特，令两阀值间具有至少0.4伏特的差异。相较于图1中的输入接口电路100，输入接口电路200具有更好的噪声对抗能力。
藉由增加一个或多个受到控制信号操纵的晶体管，输入接口电路200的上升阀值与下降阀值可进一步被设计为可调整的。图4与图5呈现两个相关范例，分述如下。
如前所述，输入接口电路200的上升阀值是透过控制晶体管MN2、MN3、MPI2、MNI2的尺寸来决定。请参阅图4。于此实施例中，图3中的晶体管MN3被替换为四个晶体管MN4～MN7。晶体管MN5、MN7分别受到控制端点S1、S2的操纵，做为开关使用。当控制端点S1、S2的电压都被设定为VDD，晶体管MN4、MN6便等同于并联在一起，构成图3中的晶体管MN3。当控制端点S1的电压被设定为VDD，而控制端点S2的电压被设定为零，晶体管MN6便等同于不存在，仅存晶体管MN4构成图3中的晶体管MN3。相反地，当控制端点S1的电压被设定为零，而控制端点S2的电压被设定为VDD，便仅存晶体管MN6构成图3中的晶体管MN3。若令晶体管MN4、MN6的尺寸不同，图4中的输入接口电路便能提供三种上升阀值选项。须说明的是，将上述替换概念套用在晶体管MN2、MPI2、MNI2中的任一个，也都可以达到提供多种上升阀值选项的效果。
如前所述，输入接口电路200的下降阀值是藉由控制晶体管MPI1、MNI1的尺寸来设定。请参阅图5。于此实施例中，图3中的反相器INV1被替换为两个反或(NOR)闸NR1、NR2。或非门NR1受到控制端点S3的控制，而或非门NR2受到控制端点S4的控制。当控制端点S3、S4的电压都被设定为零，或非门NR1、NR2等效于两个并联的反相器，共同构成图3中的反相器INV1。当控制端点S3的电压被设定为零，而控制端点S4的电压被设定为VDD，或非门NR2便等同于不存在，仅存或非门NR1构成图3中的反相器INV1。当控制端点S3的电压被设定为VDD，而控制端点S4的电压被设定为零，便仅存或非门NR2构成图2中的反相器INV1。若令或非门NR1、NR2中的晶体管尺寸不同，图5中的输入接口电路便能提供三种下降阀值选项。
本领域的技术人员可理解，图4中提供多种上升阀值的概念以及图5中提供多种下降阀值的概念亦可同时在单一个电路中实现。此外，另有多种电路组态和元件可在不背离本发明精神的情况下实现本发明的概念。
藉由以上实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求书的范畴内。

Claims (7)

1.一种输入接口电路，包含：
一电源线，用以供应一预设操作电压；
一接地线，用以供应一接地电压；
一输入垫片，用以接收一垫片电压；
一箝位电路，耦接于该输入垫片与一第一节点之间，当该垫片电压高于该预设操作电压，该箝位电路使该第一节点的电压维持于该预设操作电压；
一第一反相器，具有一输入端与一输出端，其输入端是耦接至该第一节点，其输出端是耦接至一第二节点；
一高压缓冲电路，具有一第一输入端、第二输入端以及一输出端，其第一输入端耦接于该输入垫片，其第二输入端耦接于该第二节点，其输出端耦接于一第三节点，该高压缓冲电路根据该垫片电压与该第二节点的电压调整该第三节点的电压，并且令该第三节点的电压与该垫片电压朝同一电压变化方向增减；
一第二反相器，具有一输入端与一输出端，其输入端是耦接至该第三节点，其输出端是耦接至一第四节点；以及
一电压恢复电路，连接于该电源线以及该接地线之间，具有一输入端及一输出端，其输入端耦接于该第四节点，其输出端耦接于该第三节点，该电压恢复电路根据该第四节点的电压，选择性地将该第三节点耦接至该电源线或是该接地线；以及
一第三反相器，其输入端是耦接至该第四节点，其输出端提供一转换后电压。
2.如权利要求1所述的输入接口电路，其特征在于，该高压缓冲电路包含：
一第一N型金氧半场效晶体管，其栅极是耦接至该第二节点，其漏极是耦接至该第三节点，其源极是耦接至该接地线；以及
一第二N型金氧半场效晶体管，其栅极是耦接至该输入垫片，其漏极是耦接至该电源线，其源极与基极是耦接至该第三节点。
3.如权利要求1所述的输入接口电路，其特征在于，该电压恢复电路包含：
一第三N型金氧半场效晶体管，其栅极是耦接至该第四节点，其漏极是耦接至该第三节点，其源极是耦接至该接地线；以及
一P型金氧半场效晶体管，其栅极是耦接至该第四节点，其漏极是耦接至该第三节点，其源极是耦接至该电源线。
4.如权利要求1所述的输入接口电路，其特征在于，该电压恢复电路包含：
一P型金氧半场效晶体管，其栅极是耦接至该第四节点，其漏极是耦接至该第三节点，其源极是耦接至该电源线；
一第四N型金氧半场效晶体管，其栅极是耦接至该第四节点，其漏极是耦接至该第三节点，其源极是耦接至一第五节点；
一第五N型金氧半场效晶体管，其栅极是用以接收一第一控制信号，其漏极是耦接至该第五节点，其源极是耦接至该接地端；
一第六N型金氧半场效晶体管，其栅极是耦接至该第四节点，其漏极是耦接至该第三节点，其源极是耦接至一第六节点；以及
一第七N型金氧半场效晶体管，其栅极是用以接收一第二控制信号，其漏极是耦接至该第六节点，其源极是耦接至该接地端。
5.如权利要求1所述的输入接口电路，其特征在于，该第一反相器包含：
一第一或非门，其第一输入端是耦接至该第一节点，其第二输入端是用以接收一第三控制信号，其输出端是耦接至该第二节点；以及
一第二或非门，其第一输入端是耦接至该第一节点，其第二输入端是用以接收一第四控制信号，其输出端是耦接至该第二节点。
6.如权利要求1所述的输入接口电路，其特征在于，其下降阀值是相关于该第一反相器中的晶体管尺寸。
7.如权利要求1所述的输入接口电路，其特征在于，其上升阀值是相关于该电压恢复电路与该第二反相器中的晶体管尺寸。
CN201810234742.9A 2018-03-21 2018-03-21 输入接口电路 Active CN110299909B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810234742.9A CN110299909B (zh) 2018-03-21 2018-03-21 输入接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810234742.9A CN110299909B (zh) 2018-03-21 2018-03-21 输入接口电路

Publications (2)

Publication Number Publication Date
CN110299909A true CN110299909A (zh) 2019-10-01
CN110299909B CN110299909B (zh) 2023-05-16

Family

ID=68025378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810234742.9A Active CN110299909B (zh) 2018-03-21 2018-03-21 输入接口电路

Country Status (1)

Country Link
CN (1) CN110299909B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323712B1 (en) * 2000-06-26 2001-11-27 Etron Technology, Inc. Delay circuit with voltage compensation
US20040104756A1 (en) * 2002-12-03 2004-06-03 Payne James E. Voltage level shifter circuit having high speed and low switching power
TW200425459A (en) * 2003-05-02 2004-11-16 Ind Tech Res Inst ESD protection circuits for mixed-voltage buffers
CN101282114A (zh) * 2008-05-23 2008-10-08 北京时代民芯科技有限公司 一种ttl和cmos兼容式输入缓冲器
CN101795132A (zh) * 2010-04-02 2010-08-04 日银Imp微电子有限公司 一种集成电路的i/o口的电位上拉电路和下拉电路
CN102064817A (zh) * 2009-11-18 2011-05-18 上海宏力半导体制造有限公司 I/o驱动电路
CN104052454A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 用于高密度集成电路的电平转换器
CN104932597A (zh) * 2014-03-17 2015-09-23 南亚科技股份有限公司 用于存储器装置的数据缓冲器的电压产生器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323712B1 (en) * 2000-06-26 2001-11-27 Etron Technology, Inc. Delay circuit with voltage compensation
US20040104756A1 (en) * 2002-12-03 2004-06-03 Payne James E. Voltage level shifter circuit having high speed and low switching power
TW200425459A (en) * 2003-05-02 2004-11-16 Ind Tech Res Inst ESD protection circuits for mixed-voltage buffers
CN101282114A (zh) * 2008-05-23 2008-10-08 北京时代民芯科技有限公司 一种ttl和cmos兼容式输入缓冲器
CN102064817A (zh) * 2009-11-18 2011-05-18 上海宏力半导体制造有限公司 I/o驱动电路
CN101795132A (zh) * 2010-04-02 2010-08-04 日银Imp微电子有限公司 一种集成电路的i/o口的电位上拉电路和下拉电路
CN104052454A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 用于高密度集成电路的电平转换器
CN104932597A (zh) * 2014-03-17 2015-09-23 南亚科技股份有限公司 用于存储器装置的数据缓冲器的电压产生器

Also Published As

Publication number Publication date
CN110299909B (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
CN104319275B (zh) 静电放电保护电路
CN103152030B (zh) 数字数据处理系统和方法
CN103091526B (zh) 电压检测电路
CN105099173B (zh) 充电泵
CN104682931B (zh) 一种电压可调的上电掉电复位电路
TW200843441A (en) A method to reduce power in active shield circuits that use complementary traces
CN110350909A (zh) 一种接口电路
KR20070088563A (ko) 신규한 클럭 승압 방식을 사용하는 저전압 ｃｍｏｓ 스위치
CN106330174B (zh) Cmos反相器及应用该cmos反相器的电子装置
CN111211781A (zh) 一种基于薄膜晶体管的开关电容比较器、方法及芯片
CN109417606B (zh) 一种可输出正负电压的电平转换器
CN108336991A (zh) 电平移位电路
CN110299909A (zh) 输入接口电路
CN102055462B (zh) 集成电路系统中的不同电压电平要求间的接口
CN106330172B (zh) 高电压阈值器件的传输门及其后续下拉电路结构
CN107241088A (zh) 一种消除衬偏效应的深亚微米cmos自举开关
CN207766250U (zh) 电路
CN107437894B (zh) 过电压保护装置
CN109286378A (zh) 一种具有自适应失调调节功能的斩波电路
CN107528581A (zh) 电平转换电路
CN209572001U (zh) 一种信号传输管的驱动电路和电平转换电路
CN105960757B (zh) 比较电路
CN106953618A (zh) 一种增强型cmos施密特电路
TWI640163B (zh) 輸入介面電路
CN103066976B (zh) 一种低关断态电流晶体管电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200410

Address after: No.1, Duhang 1st Road, Hsinchu City, Hsinchu Science Park, Taiwan, China

Applicant after: MEDIATEK Inc.

Address before: 1/2, 4th floor, 26 Taiyuan Street, Zhubei City, Hsinchu County, Taiwan, China

Applicant before: MSTAR SEMICONDUCTOR Inc.

GR01 Patent grant
GR01 Patent grant