CN110277495B - 制造半导体装置的设备和方法 - Google Patents
制造半导体装置的设备和方法 Download PDFInfo
- Publication number
- CN110277495B CN110277495B CN201910135852.4A CN201910135852A CN110277495B CN 110277495 B CN110277495 B CN 110277495B CN 201910135852 A CN201910135852 A CN 201910135852A CN 110277495 B CN110277495 B CN 110277495B
- Authority
- CN
- China
- Prior art keywords
- shield
- substrate
- opening
- shaft
- heater chuck
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 238000010438 heat treatment Methods 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 230000005855 radiation Effects 0.000 claims abstract description 16
- 238000000465 moulding Methods 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 16
- 230000017525 heat dissipation Effects 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 chalcogenide compound Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 238000004148 unit process Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32458—Vessel
- H01J37/32522—Temperature
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
- H01J37/32724—Temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32733—Means for moving the material to be treated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3411—Constructional aspects of the reactor
- H01J37/3414—Targets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3411—Constructional aspects of the reactor
- H01J37/3447—Collimators, shutters, apertures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
- H01J2237/202—Movement
- H01J2237/20214—Rotation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/332—Coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
提供了一种用于制造半导体装置的设备和方法。所述设备可以包括：腔室，包括壳体和用于打开或关闭壳体的一部分的隔离阀；加热器卡盘，设置在壳体的下部区域中并被构造为加热基底；靶，设置在加热器卡盘上方；等离子体电极，设置在壳体的上部区域中并用于在靶上产生等离子体；散热屏蔽件，在等离子电极与加热器卡盘之间围绕壳体的内壁；边缘加热结构，设置在散热屏蔽件以及壳体的内壁之间，并且被构造为加热散热屏蔽件以及基底的边缘区域并减小基底的中心区域与边缘区域之间的温度差异。
Description
本申请要求于2018年3月15日在韩国知识产权局提交的第10-2018-0030387号韩国专利申请以及于2018年3月30日在韩国知识产权局提交的第10-2018-0037419号韩国专利申请的优先权的权益，这两个韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种用于制造半导体装置的设备以及利用该设备制造半导体装置的方法，具体地，涉及一种用于沉积相变层的设备以及利用该设备制造半导体装置的方法。
背景技术
通常，半导体装置是通过多个单元工艺制造的。单元工艺包括沉积工艺、光刻工艺和蚀刻工艺。可以利用等离子体执行沉积工艺和蚀刻工艺。等离子体用于以高温处理基底。
发明内容
一些示例实施例提供被构造为沉积具有改善的厚度均匀性的薄膜的设备以及利用该设备制造半导体装置的方法。
根据一些实施例，公开涉及一种用于制造半导体装置的设备，所述设备包括：腔室，包括壳体和隔离阀，其中，隔离阀被构造为打开或关闭壳体的一部分；加热器卡盘，设置在壳体的下部区域中并被构造为加热基底；散热屏蔽件，沿壳体的内壁以及加热器卡盘的外部设置；边缘加热结构，设置在散热屏蔽件以及壳体的内壁之间，并且被构造为加热散热屏蔽件以及基底的边缘区域并减小基底的中心区域与边缘区域之间的温度差异。
根据一些实施例，公开涉及一种用于制造半导体装置的设备，所述设备包括：腔室，包括壳体和隔离阀，其中，隔离阀被构造为打开或关闭壳体的一部分；加热器卡盘，设置在壳体的下部区域中并被构造为加热基底；靶，设置在加热器卡盘上方，靶包含将要被形成在基底上的薄膜的源材料；等离子体电极，设置在壳体的上部区域中并被构造为在靶上产生等离子体；散热屏蔽件，在等离子体电极与加热器卡盘之间围绕壳体的内壁；边缘加热结构，设置在散热屏蔽件与壳体的内壁之间并被构造为加热散热屏蔽件和基底的边缘区域并减小基底的中心区域与边缘区域之间的温度差异。
根据一些实施例，公开涉及一种制造半导体装置的方法，所述方法包括：在基底上形成下电极；形成具有暴露下电极的接触孔的成型层；在接触孔中形成相变层，其中，相变层的形成步骤包括利用加热器卡盘和边缘加热结构通过物理气相沉积方法在接触孔中沉积预备相变层，其中加热器卡盘加热基底的底表面，其中，边缘加热结构设置在加热器卡盘外部并用于加热基底的边缘区域，并减小基底的中心区域与边缘区域之间的温度差异。
附图说明
通过下面结合附图的简要描述，将更清楚地理解示例实施例。如在这里描述的，附图表示非限制性的示例实施例。
图1是示出根据示例实施例的制造半导体装置的设备的平面图。
图2是沿图1的线I-I'截取的剖视图。
图3是示出设置在图1的基底上的遮挡板的平面图。
图4是沿图3的线II-II'截取的剖视图。
图5是通过根据示例实施例的设备和通过传统设备形成的层的厚度轮廓的曲线图。
图6是示出根据示例实施例的制造半导体装置的方法的流程图。
图7至图15是示出根据图6的方法顺序地执行的工艺步骤的剖视图。
图16是示出形成图6的相变层的步骤的流程图。
图17是示出根据示例实施例的制造半导体装置的设备的剖视图。
具体实施方式
现在将参照示出示例实施例的附图更充分地描述示例实施例。
图1是示出根据示例实施例的用于制造半导体装置的制造设备100的平面图。图2是沿图1的线I-I'截取的剖视图。
参照图1和图2，制造设备100可以包括诸如溅射系统的物理气相沉积(PVD)系统。在一些实施例中，制造设备100可以包括腔室10、加热器卡盘20、等离子体电极30、靶40、散热屏蔽件50、遮挡结构60和边缘加热结构70。
腔室10可以被构造为提供用于基底W的隔离空间。腔室10可以被构造为具有例如约1.0E-8托至约1.0E-4托的压强。在一些实施例中，腔室10可以包括壳体12和隔离阀14。壳体12可以设置为围绕加热器卡盘20、等离子体电极30、靶40、散热屏蔽件50、遮挡结构60和边缘加热结构70。壳体12可以包括构造为允许向腔室10中装载基底W或从腔室10向外卸载基底W的门洞11。隔离阀14可以用于打开或关闭门洞11。例如，当利用机械臂200将基底W装载到腔室10中时，隔离阀14可以打开门洞11，当对基底W执行制造工艺时，隔离阀14可以关闭门洞11。
加热器卡盘20可以设置在壳体12的内部空间的下部区域中。例如，加热器卡盘20可以放置在轴22上，其中，轴22设置为穿入壳体12的下部分。轴22可设置为旋转加热器卡盘20。加热器卡盘20可以被构造为装载基底W。例如，当将基底W装载到加热器卡盘20上时，轴22可以使加热器卡盘20和基底W以预定的速度旋转。加热器卡盘20可以包括加热器线24。在向加热器线24供应热功率时，加热器线24可以用于加热基底W。例如，基底W可以通过加热器线24被加热至约300℃或更高。
等离子体电极30可以放置在壳体12的内部空间的上部区域处。等离子体电极30可以连接至射频(RF)功率供应器32，其中，射频(RF)功率供应器32被构造为供应RF功率38。供应至等离子体电极30的RF功率38可以用于在壳体12中产生等离子体33。
靶40可以位于等离子体电极30与基底W之间。靶40可以固定在等离子体电极30的底表面上。靶40可以包含用于向装载在加热器卡盘20上的基底W上沉积薄膜15(例如，图12的预备相变层116a)的源材料。在一些实施例中，靶40可以包含硫系化合物(例如，包括Ge(锗)、Sb(锑)或Te(碲))中的至少一种。在靶40与基底W之间产生等离子体33的情况下，可以从靶40产生源粒子(未示出)。源粒子可以沉积在基底W上以形成薄膜15。源粒子的量或薄膜15的厚度可以与等离子体的量或RF功率的强度成比例地增加。
散热屏蔽件50可以在加热器卡盘20与等离子体电极30之间设置在壳体12的内壁上。散热屏蔽件50可以限定产生在基底W上的等离子体33的区域。在某些实施例中，散热屏蔽件50可以被构造为减小基底W的温度的空间变化或者基底W的中心与边缘区域之间的温度的空间差异。例如，散热屏蔽件50可以跨越基底W的中心与边缘区域改善温度均匀性。在一些实施例中，散热屏蔽件50可以包括管状屏蔽件52、第一扇形屏蔽件54和第二扇形屏蔽件56。
管状屏蔽件52可以被设置为围绕壳体12的位于加热器卡盘20与等离子体电极30之间的内壁。此外，管状屏蔽件52可以构造为具有第一屏蔽件开口51和第二屏蔽件开口53。第一屏蔽件开口51可以被设置为与壳体12的门洞11相邻。第二屏蔽件开口53可以被设置为与遮挡结构60相邻。第二屏蔽件开口53可以被设置为面对第一屏蔽件开口51。例如，第二屏蔽件开口53可以跨越基底W与第一屏蔽件开口51相对。第一屏蔽件开口51和第二屏蔽件开口53可以用作散热或热沉区域，热量通过第一屏蔽件开口51和第二屏蔽件开口53从基底W的边缘区域排出。
第一扇形屏蔽件54可以被设置为与第一屏蔽件开口51相邻。第一分支臂55可以将第一扇形屏蔽件54连接至轴22。在一些实施例中，第一分支臂55可以背离轴22并以垂直的角度从轴22延伸。在轴22旋转的情况下，第一屏蔽件开口51可以利用第一分支臂55通过第一扇形屏蔽件54打开或关闭。如果第一屏蔽件开口51通过第一扇形屏蔽件54关闭时，则第一扇形屏蔽件54可以防止热能从基底W的边缘区域排出，从而能够将基底W均匀加热。
第二扇形屏蔽件56可以被设置为与第二屏蔽件开口53相邻。第二分支臂57可以将第二扇形屏蔽件56连接至轴22。在一些实施例中，第二分支臂57可以背离轴22并以垂直的角度从轴22延伸。第二分支臂57可以被设置为相对于轴22与第一分支臂55相对。在旋转轴22的情况下，第二屏蔽件开口53可以利用第二分支臂57通过第二扇形屏蔽件56打开或关闭。如果第二开口53通过第二扇形屏蔽件56关闭，则第二扇形屏蔽件56可以防止热能从基底W的边缘区域排出，从而能够将基底W均匀加热。
遮挡结构60可以放置在管状屏蔽件52外部。在某些情况下，遮挡结构60可以设置在基底W上。例如，当未在壳体12中生成等离子体33时，遮挡结构60可以设置为覆盖基底W。此外，在形成薄膜15之前或之后，可以将遮挡结构60设置在基底W上以保护基底W免受等离子体33的影响。在一些实施例中，遮挡结构60可以包括遮挡驱动器62、遮挡板64和遮挡臂66。遮挡驱动器62可以被设置为与壳体12的壁相邻。遮挡臂66可以被设置为将遮挡板64连接至遮挡驱动器62。遮挡驱动器62可以被构造为旋转遮挡臂66。可以控制遮挡臂66的旋转以将遮挡臂64设置在基底W上或者管状屏蔽件52外部。
图3是示出设置在图1的基底W上的遮挡板64的平面图。图4是沿图3的线II-II'截取的剖视图。
参照图3和图4，如果第二屏蔽件开口53通过第二扇形屏蔽件56的旋转而打开，则遮挡板64可以设置在基底W上。遮挡板64可以用于防止基底W被暴露至等离子体33，在此情况下，可以防止在基底W上沉积薄膜15。此外，遮挡板64可以用于在产生等离子体33之前覆盖基底W。如果遮挡板64被移动至管状屏蔽件外部，则第二屏蔽件开口53可以被第二扇形屏蔽件56关闭。
参照图1至图4，边缘加热结构70可以放置在壳体12与管状屏蔽件52的侧壁之间。边缘加热结构70可以被设置为围绕沿基底W的边缘区域设置的管状屏蔽件52。边缘加热结构70可以被构造为加热管状屏蔽件52或者提高基底W的边缘区域的温度。例如，边缘加热结构70可以包括卤素灯。在一些实施例中，边缘加热结构70可以包括下灯72和上灯74。
下灯72可以放置在与加热器卡盘20相邻的管状屏蔽件52的外部。例如，下灯72可以与加热器卡盘20位于相同水平处并围绕加热器卡盘20的外部边缘区域。在一些实施例中，下灯72可以被设置在比隔离阀14的水平低的水平处。例如，隔离阀14的底部边缘可以位于比下灯72的水平高的水平处。下灯72可以被设置为围绕管状屏蔽件52的位于第一屏蔽件开口51和第二屏蔽件开口53下方的下部分。例如，下灯72可以处于比第一屏蔽件开口51和第二屏蔽件开口53的水平低的水平处。例如，下灯72可以用于加热管状屏蔽件52的位于第一屏蔽件开口51和第二屏蔽件开口53下方的下部分，在此情况下，基底W的边缘区域可以被从管状屏蔽件52的下部分发射的辐射热加热。
上灯74可以被设置为围绕管状屏蔽件52的位于第一屏蔽件开口51和第二屏蔽件开口53上方的上部分。例如，上灯74可以位于比第一屏蔽件开口51和第二屏蔽件开口53的水平高的水平处。在一些实施例中，上灯74可以设置在比隔离阀14的水平高的水平处。例如，隔离阀14的顶部边缘可以位于比上灯74的水平低的水平处。上灯74可以在竖直方向上与下灯72对齐。上灯74可以用于加热管状屏蔽件52的位于第一屏蔽件开口51和第二屏蔽件开口53的上方的上部分，在此情况下，基底W的边缘区域可以被从管状屏蔽件52的上部分发射的辐射热加热。
在图5中，曲线16示出了利用图2的下灯72和上灯74形成的薄膜的厚度轮廓，曲线18示出了通过传统方法形成的薄膜的厚度轮廓。水平轴表示距离基底W的中心的径向距离，竖直轴表示形成在基底上的薄膜的厚度。基底W具有150mm的半径。
参照图5，曲线16比曲线18更均匀。也就是说，如曲线16所示，当使用图2的系统时，可以遍及基底W均匀地形成薄膜。换言之，基底W的中心区域(例如，0至±60cm半径)与边缘区域(例如，±60cm至±150cm半径)之间在厚度上不存在实质的区别。相反，如曲线18中所示，当使用传统系统时，薄膜在基底W的边缘区域(例如，±60cm至±150cm半径)上比在基底W的中心区域(例如，0至±60cm半径)上厚约100nm。当使用传统系统时，薄膜的厚度在基底W的边缘区域上比在基底W的中心区域上大。根据一些示例实施例的薄膜的厚度均匀性可以比根据传统方法的薄膜的厚度均匀性好。这个结果表示如果下灯72和上灯74用于加热基底W的边缘区域，则能够形成具有改善的厚度均匀性的薄膜。
如下面将描述的，制造设备100可以用于制造半导体装置。
图6是示出根据示例实施例的制造半导体装置的方法的流程图。图7至图15是示出根据图6的方法顺序地执行的工艺步骤的剖视图。
这里描述的方法可以用于制造半导体装置(例如，相变存储器装置)，但是公开不限于此。参照图6，方法可以包括：(在步骤S10中)形成字线；(在步骤S20中)形成第一成型层；(在步骤S30中)形成二极管；(在步骤S40中)形成下电极；(在步骤S50中)形成第二成型层；(在步骤S60中)形成相变层；(在步骤S70中)形成上电极以及(在步骤S80中)形成位线。
参照图6和图7，(在步骤S10中)可以在基底W上形成字线102。基底W可以是硅晶圆或者可以包括硅晶圆。字线102可以由至少一种导电材料(例如，掺杂的硅或金属)形成，或者可以包括至少一种导电材料(例如，掺杂的硅或金属)。在一些实施例中，可以通过将掺杂剂注入到基底W中的离子注入工艺来形成字线102。在某些实施例中，可以通过利用沉积工艺(例如，PVD或CVD)沉积导电层并之后对导电层执行光刻和蚀刻工艺来形成字线102。在这种情况下，字线102可以形成在基底W上以在第一方向上延伸(未示出)。
参照图6和图8，(在步骤S20中)可以在基底W上形成第一成型层104以覆盖字线102的至少一部分。第一成型层104可以由至少一种介电材料(例如，氧化硅、氮化硅或氮氧化硅)形成，或者可以包括至少一种介电材料(例如，氧化硅、氮化硅或氮氧化硅)。可以通过利用沉积工艺(例如，CVD)沉积介电层来形成第一成型层104。第一成型层104可以形成为具有第一接触孔105。第一接触孔105可以形成为暴露字线102的一部分。例如，第一接触孔可以形成为暴露字线102的顶表面的一部分。第一接触孔105的形成步骤可以包括对第一成型层104执行光刻工艺并且随后执行蚀刻工艺。
参照图6和图9，(在步骤S30中)可以在第一成型层104的第一接触孔105中形成二极管110。二极管110可以形成在第一接触孔105的下部区域内。二极管110的形成步骤可以包括利用沉积工艺形成多晶硅层并执行将掺杂剂(例如，硼或砷)注入到多晶硅层中的离子注入工艺。二极管110可以形成为包括第一掺杂区域106和第二掺杂区域108。第一掺杂区域106可以形成在第一接触孔105中且位于字线102上。第一掺杂区域106的底表面可以与字线102的顶表面接触。第二掺杂区域108可以形成在第一掺杂区域106上。第二掺杂区域108的底表面可以与第一掺杂区域106的顶表面接触。第一掺杂区域106中的掺杂剂可以与第二掺杂区域108中的掺杂剂不同。例如，在第一掺杂区域106被掺杂有硼的情况下，第二掺杂区域108中可以被掺杂有砷。
参照图6和图10，(在步骤S40中)可以在二极管110上形成下电极112。可以在第一接触孔105的上部区域中形成下电极112。在一些实施例中，可以通过镶嵌工艺形成下电极112。例如，下电极112的形成步骤可以包括利用沉积工艺形成金属或金属硅化物层并且对金属或金属硅化物层进行抛光。
参照图6和图11，(在步骤S50中)可以在下电极112和第一成型层104上形成第二成型层114。第二成型层114可以由至少一种介电材料(例如，氧化硅、氮化硅或氮氧化硅)形成，或者可以包括至少一种介电材料(例如，氧化硅、氮化硅或氮氧化硅)。可以通过利用沉积工艺(例如，CVD)沉积介电层来形成第二成型层114。第二成型层114可以形成为具有暴露下电极112的第二接触孔115。在一些实施例中，第二接触孔115可以暴露下电极112的全部顶表面以及第一成型层104的顶表面的一部分。第二接触孔115的形成步骤可以包括对第二成型层114执行光刻工艺并且随后执行蚀刻工艺。
参照图6、图12和图13，(在步骤S60中)可以在第二接触孔115中并且在下电极112上形成相变层116。相变层116可以形成为在第二成型层114的顶表面上方延伸。在一些实施例中，可以通过镶嵌工艺形成相变层116。
图16示出了图6的步骤S60(即，形成相变层116的步骤)的示例流程图。
参照图16，形成相变层116的步骤S60可以包括(在步骤S62中)形成预备相变层116a并且(在步骤S64中)对预备相变层116a进行抛光以形成相变层116。
参照图12和图16，可以在下电极112与第二成型层114上沉积预备相变层116a以填充第二接触孔115，制造设备100可以用于形成预备相变层116a。预备相变层116a可以由硫系化合物(例如，包括Ge、Sb和Te)中的至少一种形成，或者可以包括硫系化合物(例如，包括Ge、Sb和Te)中的至少一种。在一些实施例中，可以利用散热屏蔽件50和边缘加热结构70执行物理气相沉积方法(例如，溅射方法)以将预备相变层116a形成为均匀的厚度。边缘加热结构70可以用于加热与基底W相邻的散热屏蔽件50，在此情况下，可以利用从散热屏蔽件50发射的辐射热来加热基底W的边缘区域。例如，边缘加热结构70可以向散热屏蔽件50施加热，从而提高散热屏蔽件50的温度。
参照图13和图16，可以对预备相变层116a进行抛光以在第二接触孔115中形成相变层116。可以利用化学机械抛光(CMP)方法来抛光预备相变层116a。可以执行预备相变层116a的抛光以暴露第二成型层114的顶表面。可以在第二接触孔115中形成相变层116。例如，可以从第二成型层114上方去除形成在第二接触孔115中且在第二成型层114的顶表面上的相变层116，使得相变层116仅保留在第二接触孔115中。
参照图14和图16，(在步骤S70中)可以在相变层116和第二成型层114上形成上电极118。可以通过利用沉积工艺(例如，PVD或CVD)沉积金属层之后对金属层执行光刻和蚀刻工艺来形成上电极118。在一些实施例中，上电极118在相变层116的顶表面和第二成型层114的顶表面上方可以具有基本均匀的厚度。
参照图15，(在步骤S80中)可以在上电极118上形成位线120。在一些实施例中，位线120在上电极118的顶表面上方可以具有基本均匀的厚度。可以通过利用沉积工艺(例如，PVD或CVD)沉积金属层之后对金属层执行光刻和蚀刻工艺来形成位线120。位线120可以在第二方向上延伸，第二方向与字线102的延伸方向或第一方向不同。在一些实施例中，第二方向与第一方向垂直。
图17示出了根据示例实施例的用于制造半导体装置的制造设备100的剖视图。
参照图17，制造设备100可以包括化学气相沉积(CVD)系统。在一些实施例中，制造设备100可以包括喷头30a和气体供应器40a。喷头30a可以设置在腔室10的内部空间的上部区域中。气体供应器40a可以用于向喷头30a供应反应气体38a。喷头38a可以被构造为向基底W上喷射反应气体38。反应气体38可以用于在基底W上形成薄膜15。加热器卡盘20和边缘加热结构70可以被构造为均匀地加热基底W，其可以使得能够改善将要沉积在基底W上的薄膜15的厚度均匀性。在一些实施例中，可以与参照图2描述的腔室10、加热器卡盘20、散热屏蔽件50、遮挡结构60和边缘加热结构70相似的方式构造腔室10、加热器卡盘20、散热屏蔽件50、遮挡结构60和边缘加热结构70。
根据一些实施例，提供了一种包括被构造为减小基底的温度的空间变化的边缘加热结构的设备，因此，其可以能够形成具有改善的厚度均匀性的薄层。
虽然已经具体示出并描述了示例实施例，但是本领域普通技术人员将理解的是在不脱离所附权利要求的精神和范围的情况下可以在其中做出形式和细节上的变化。
Claims (18)
1.一种制造半导体装置的设备，所述设备包括：
腔室，包括壳体和隔离阀，其中，隔离阀被构造为打开或关闭壳体的一部分；
加热器卡盘，设置在壳体的下部区域中并被构造为加热基底；
轴，设置在加热器卡盘下方并被构造为旋转加热器卡盘；
散热屏蔽件，沿壳体的内壁和加热器卡盘的外部设置；
边缘加热结构，设置在散热屏蔽件与壳体的内壁之间并被构造为加热散热屏蔽件与基底的边缘区域，并减小基底的中心区域与边缘区域之间的温度差异，
其中，散热屏蔽件包括：
管状屏蔽件，从壳体的顶部延伸至加热器卡盘下方的区域并具有与隔离阀相邻的第一开口，
第一扇形屏蔽件，连接至轴并被构造为通过轴的旋转而打开或关闭管状屏蔽件的第一开口。
2.如权利要求1所述的设备，其中，边缘加热结构包括下灯，所述下灯设置在隔离阀的底表面的水平下方并与加热器卡盘的边缘区域相邻。
3.如权利要求2所述的设备，其中，边缘加热结构还包括上灯，所述上灯设置在隔离阀的顶表面的水平上方。
4.如权利要求1所述的设备，所述设备还包括第一分支臂，所述第一分支臂背离轴并连接至第一扇形屏蔽件。
5.如权利要求1所述的设备，其中，当壳体的一部分被隔离阀关闭时，第一开口通过第一扇形屏蔽件被关闭。
6.如权利要求1所述的设备，所述设备还包括遮挡结构，所述遮挡结构位于管状屏蔽件外部并且是可移动的以覆盖加热器卡盘上的基底，
其中，管状屏蔽件具有被构造为允许遮挡结构通过其中的第二开口。
7.如权利要求6所述的设备，其中，散热屏蔽件还包括第二扇形屏蔽件，所述第二扇形屏蔽件连接至轴并被构造为通过轴的旋转打开或关闭第二开口。
8.如权利要求7所述的设备，所述设备还包括第二分支臂，所述第二分支臂背离轴并连接至第二扇形屏蔽件。
9.如权利要求6所述的设备，其中，遮挡结构包括：
遮挡驱动器，设置在管状屏蔽件外部；
遮挡板，被构造为防止粒子沉积在基底上；
遮挡臂，将遮挡板连接至遮挡驱动器，
其中，当遮挡驱动器旋转时，遮挡板通过遮挡臂移动至加热器卡盘外部，
其中，当遮挡板移动到管状屏蔽件外部时，第二开口通过第二扇形屏蔽件被关闭，
其中，第二扇形屏蔽件连接至轴并被构造为通过轴的旋转关闭第二开口。
10.一种用于制造半导体装置的设备，所述设备包括：
腔室，包括壳体和隔离阀，其中，隔离阀被构造为打开或关闭壳体的一部分；
加热器卡盘，设置在壳体的下部区域中，并被构造为加热基底；
轴，设置在加热器卡盘下方并被构造为旋转加热器卡盘；
靶，设置在加热器卡盘上方，靶包含将要形成在基底上的薄膜的源材料；
等离子体电极，设置在壳体的上部区域中并被构造为在靶上产生等离子体；
散热屏蔽件，在等离子体电极与加热器卡盘之间围绕壳体的内壁；
边缘加热结构，设置在散热屏蔽件与壳体的内壁之间并被构造为加热散热屏蔽件和基底的边缘区域，并减小基底的中心区域与边缘区域之间的温度的差异，
其中，散热屏蔽件包括：
管状屏蔽件，从壳体的顶部分延伸至加热器卡盘下方的区域并具有与隔离阀相邻的第一开口；
第一扇形屏蔽件，连接至轴并被构造为通过轴的旋转打开或关闭管状屏蔽件的第一开口。
11.如权利要求10所述的设备，其中，边缘加热结构包括：
下灯，设置在隔离阀的底表面以及加热器卡盘的边缘区域的水平下方；
上灯，设置在隔离阀的顶表面的水平上方。
12.如权利要求10所述的设备，其中，管状屏蔽件还包括面对第一开口的第二开口，
散热屏蔽件还包括：
第二扇形屏蔽件，连接至轴并被构造为通过轴的旋转打开或关闭第二开口。
13.如权利要求12所述的设备，所述设备还包括：
第一分支臂，从轴的一部分背离并连接至第一扇形屏蔽件；
第二分支臂，从轴的相反部分背离并连接至第二扇形屏蔽件。
14.一种制造半导体装置的方法，所述方法包括：
在基底上形成下电极；
形成具有暴露下电极的接触孔的成型层；
在接触孔中形成相变层，
其中，相变层的形成步骤包括利用加热器卡盘和边缘加热结构通过物理气相沉积方法在接触孔中沉积预备相变层，
其中，加热器卡盘加热基底的底表面，
其中，边缘加热结构设置在加热器卡盘的外部并用于加热基底的边缘区域并且减小基底的中心区域与边缘区域之间的温度差异，
其中，散热屏蔽件包括：
管状屏蔽件，设置为具有与基底的边缘区域相邻的第一开口；
第一扇形屏蔽件，连接至设置在加热器卡盘下方的轴并被构造为通过轴的旋转打开或关闭第一开口。
15.如权利要求14所述的方法，其中，边缘加热结构加热围绕基底的散热屏蔽件并利用从散热屏蔽件发射的辐射热加热基底的边缘区域。
16.如权利要求15所述的方法，其中，管状屏蔽件还包括与基底的边缘区域相邻的第二开口，散热屏蔽件还包括：
第二扇形屏蔽件，用于关闭第二开口。
17.如权利要求16所述的方法，其中，边缘加热结构包括：
下灯，设置在第一开口和第二开口的水平下方以围绕管状屏蔽件；
上灯，设置在第一开口和第二开口的水平上方以围绕管状屏蔽件，
其中，当管状屏蔽件被上灯和下灯加热时，基底的边缘区域被从管状屏蔽件发射的辐射热加热。
18.如权利要求16所述的方法，其中，第二扇形屏蔽件连接至设置在加热器卡盘下方的轴，
其中，第二扇形屏蔽件通过轴的旋转打开或关闭第二开口。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20180030387 | 2018-03-15 | ||
| KR10-2018-0030387 | 2018-03-15 | ||
| KR10-2018-0037419 | 2018-03-30 | ||
| KR1020180037419A KR102495317B1 (ko) | 2018-03-15 | 2018-03-30 | 반도체 소자의 제조장치 및 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110277495A CN110277495A (zh) | 2019-09-24 |
| CN110277495B true CN110277495B (zh) | 2024-05-17 |
Family
ID=67904182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910135852.4A Active CN110277495B (zh) | 2018-03-15 | 2019-02-25 | 制造半导体装置的设备和方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10818839B2 (zh) |
| CN (1) | CN110277495B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11837464B2 (en) * | 2022-01-06 | 2023-12-05 | Applied Materials, Inc. | Methods, systems, and apparatus for tape-frame substrate cleaning and drying |
| CN115083964A (zh) * | 2022-06-30 | 2022-09-20 | 北京北方华创微电子装备有限公司 | 工艺腔室、半导体工艺设备及工艺方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001234346A (ja) * | 2000-02-17 | 2001-08-31 | Ulvac Japan Ltd | 反応性ガスを利用する真空処理装置 |
| CN1861837A (zh) * | 2005-05-12 | 2006-11-15 | 三星Sdi株式会社 | 用于沉积多晶硅的cvd装置 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1420978A (zh) | 1999-08-12 | 2003-05-28 | Asml美国公司 | 热壁式快速热处理器 |
| US6970644B2 (en) * | 2000-12-21 | 2005-11-29 | Mattson Technology, Inc. | Heating configuration for use in thermal processing chambers |
| US7015422B2 (en) | 2000-12-21 | 2006-03-21 | Mattson Technology, Inc. | System and process for heating semiconductor wafers by optimizing absorption of electromagnetic energy |
| JP4765169B2 (ja) | 2001-01-22 | 2011-09-07 | 東京エレクトロン株式会社 | 熱処理装置と熱処理方法 |
| KR20020089592A (ko) | 2001-05-23 | 2002-11-30 | 삼성전자 주식회사 | 반도체장치 제조설비의 리플로우장치 |
| TW554069B (en) | 2001-08-10 | 2003-09-21 | Ebara Corp | Plating device and method |
| KR20030047046A (ko) | 2001-12-07 | 2003-06-18 | 삼성전자주식회사 | Ｃｏ－ｓｐｕｔｔｅｒｉｎｇ에 의한 Ｈｅｕｓｌｅｒａｌｌｏｙ 의 증착방법 |
| US6835914B2 (en) * | 2002-11-05 | 2004-12-28 | Mattson Technology, Inc. | Apparatus and method for reducing stray light in substrate processing chambers |
| JP4466942B2 (ja) | 2003-07-24 | 2010-05-26 | 大日本スクリーン製造株式会社 | 熱処理装置 |
| KR100784381B1 (ko) | 2004-07-23 | 2007-12-11 | 삼성전자주식회사 | 증착 장치 및 방법 |
| US20060096851A1 (en) | 2004-11-08 | 2006-05-11 | Ilya Lavitsky | Physical vapor deposition chamber having an adjustable target |
| US20060249724A1 (en) | 2005-05-06 | 2006-11-09 | International Business Machines Corporation | Method and structure for Peltier-controlled phase change memory |
| US7893420B2 (en) | 2007-09-20 | 2011-02-22 | Taiwan Seminconductor Manufacturing Company, Ltd. | Phase change memory with various grain sizes |
| KR101000219B1 (ko) | 2008-07-31 | 2010-12-10 | 주식회사 케이씨텍 | 원자층 증착 장치 |
| JP5563377B2 (ja) * | 2009-12-22 | 2014-07-30 | キヤノンアネルバ株式会社 | スパッタリング装置 |
| US20110244663A1 (en) | 2010-04-01 | 2011-10-06 | Applied Materials, Inc. | Forming a compound-nitride structure that includes a nucleation layer |
| KR101781483B1 (ko) | 2010-12-03 | 2017-09-26 | 삼성전자 주식회사 | 가변 저항 메모리 소자의 형성 방법 |
| JP5705689B2 (ja) | 2011-09-05 | 2015-04-22 | 株式会社アルバック | 相変化メモリの形成方法、及び相変化メモリの形成装置 |
| US8926806B2 (en) | 2012-01-23 | 2015-01-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shielding design for metal gap fill |
| US20130277203A1 (en) | 2012-04-24 | 2013-10-24 | Applied Materials, Inc. | Process kit shield and physical vapor deposition chamber having same |
| KR101429963B1 (ko) | 2012-09-27 | 2014-08-14 | 주식회사 피에스텍 | 결정 성장 장치 |
| US20150079301A1 (en) | 2013-09-13 | 2015-03-19 | Srinivas Nemani | Method of depositing thin metal-organic films |
| TWI549229B (zh) | 2014-01-24 | 2016-09-11 | 旺宏電子股份有限公司 | 應用於系統單晶片之記憶體裝置內的多相變化材料 |
| KR20160042570A (ko) | 2014-10-10 | 2016-04-20 | 삼성전자주식회사 | 물리기상증착 장치 및 이를 이용한 상변화 물질의 증착방법 |
| KR101644062B1 (ko) | 2015-03-11 | 2016-07-29 | 주식회사 사파이어테크놀로지 | 히터 승하강 기능을 갖는 단결정 성장장치 및 성장방법 |
-
2018
- 2018-10-02 US US16/149,507 patent/US10818839B2/en active Active
-
2019
- 2019-02-25 CN CN201910135852.4A patent/CN110277495B/zh active Active
-
2020
- 2020-09-25 US US17/033,460 patent/US11600776B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001234346A (ja) * | 2000-02-17 | 2001-08-31 | Ulvac Japan Ltd | 反応性ガスを利用する真空処理装置 |
| CN1861837A (zh) * | 2005-05-12 | 2006-11-15 | 三星Sdi株式会社 | 用于沉积多晶硅的cvd装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11600776B2 (en) | 2023-03-07 |
| CN110277495A (zh) | 2019-09-24 |
| US20210013410A1 (en) | 2021-01-14 |
| US10818839B2 (en) | 2020-10-27 |
| US20190288203A1 (en) | 2019-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI545635B (zh) | 使用燈具總成之基板下側斜向加熱 | |
| US5993916A (en) | Method for substrate processing with improved throughput and yield | |
| US6432479B2 (en) | Method for in-situ, post deposition surface passivation of a chemical vapor deposited film | |
| US20110185969A1 (en) | Dual heating for precise wafer temperature control | |
| CN110277495B (zh) | 制造半导体装置的设备和方法 | |
| KR102587626B1 (ko) | 건식 세정 장치 및 건식 세정 방법 | |
| TW201631194A (zh) | 矽化鎳奈米線的直接沉積 | |
| JP2005244244A (ja) | ライン製造のフロントエンドのためのインサイチュドライクリーンチャンバ | |
| KR20010012516A (ko) | 구리 금속공정용 신뢰성 베리어 인테그레이션 | |
| US11990332B2 (en) | Methods and apparatus for deposition of low-k films | |
| US20130036970A1 (en) | Substrate Processing Apparatus | |
| US20230377958A1 (en) | Cluster processing system for forming a metal containing material | |
| US20160102396A1 (en) | Physical vapor deposition apparatus and method of depositing phase-change materials using the same | |
| JP2013125762A (ja) | 成膜装置、および成膜方法 | |
| CN106558480B (zh) | 高温蒸汽输送系统以及方法 | |
| JP6602922B2 (ja) | 裏面パッシベーションのための装置及び方法 | |
| KR102495317B1 (ko) | 반도체 소자의 제조장치 및 반도체 소자의 제조방법 | |
| CN110277492B (zh) | 制造半导体装置的方法 | |
| US11017989B2 (en) | Collimator, fabrication apparatus including the same, and method of fabricating a semiconductor device using the same | |
| US20220375727A1 (en) | Method to improve wafer edge uniformity | |
| KR20190123804A (ko) | 워드라인 저항을 낮추는 방법들 | |
| KR102535702B1 (ko) | 반도체 소자의 제조방법 | |
| KR20240046906A (ko) | 반도체 웨이퍼의 에지 영역의 복사 가열을 위한 장치들 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |