CN110277305A - 衬底处理装置及半导体器件的制造方法 - Google Patents

衬底处理装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN110277305A
CN110277305A CN201910143036.8A CN201910143036A CN110277305A CN 110277305 A CN110277305 A CN 110277305A CN 201910143036 A CN201910143036 A CN 201910143036A CN 110277305 A CN110277305 A CN 110277305A
Authority
CN
China
Prior art keywords
heater
gas
chip
boat
reaction tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910143036.8A
Other languages
English (en)
Other versions
CN110277305B (zh
Inventor
西堂周平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONAL ELECTRIC CO Ltd
Original Assignee
INTERNATIONAL ELECTRIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INTERNATIONAL ELECTRIC CO Ltd filed Critical INTERNATIONAL ELECTRIC CO Ltd
Publication of CN110277305A publication Critical patent/CN110277305A/zh
Application granted granted Critical
Publication of CN110277305B publication Critical patent/CN110277305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Abstract

本发明提供一种衬底处理装置及半导体器件的制造方法，抑制在沿衬底保持件的上下方向排列的多张衬底上形成的膜的膜厚在衬底之间变得不均匀。衬底处理装置(1)具有：舟皿(21)，其在能够保持晶片(7)的所有位置保持形成了图案的多张产品晶片；圆筒状的反应管(4)，其收纳舟皿；处理炉(2)，其包围反应管的上方及侧方；加热器(3)，其设在处理炉且对反应管的侧部进行加热；顶壁加热器(80)，其设在处理炉且以能够相对于加热器独立地进行控制的方式对反应管的顶壁(74)进行加热；和帽加热器(34)，其配置在反应管的内部且舟皿的下方，且以能够相对于加热器及顶壁加热器独立地进行控制的方式进行加热。

Description

衬底处理装置及半导体器件的制造方法
技术领域
本发明涉及衬底处理装置及半导体器件的制造方法。
背景技术
在半导体器件(device)的制造工序中的衬底(晶片)的热处理中，例如使用纵式衬底处理装置。在纵式衬底处理装置中，通过衬底保持件将多张衬底沿垂直方向排列地保持，并将衬底保持件搬入到处理室内。然后，在对处理室进行了加热的状态下向处理室内导入处理气体，对衬底进行薄膜形成处理。
在下述专利文献1中，公开有如下纵式衬底处理装置：通过使衬底保持件的上部和底部周边的表面积增大的气体分布调整机构，使处理气体的消耗量与衬底保持件的上下方向中央部一致，从而提高衬底之间的膜厚的均匀性。作为气体分布调整机构，公开了(1)在衬底保持件的上部和底部配置图案倍率比制品衬底高的图案虚设衬底(Pattern Dummy)的例子、(2)在反应管的内表面的上方区域和下方区域通过喷砂形成凹凸的例子、(3)在衬底保持件的顶板和底板上通过喷砂形成凹凸的例子。
现有技术文献
专利文献
专利文献1：日本特开2015-173154号公报
发明内容
但是，在上述专利文献1中，在对处理表面积极大的衬底(晶片)进行处理时，在配置于接近空置图案虚设衬底的位置的上下端部的衬底与其他衬底之间膜厚均匀性有可能会变差，具有改善的余地。尤其是，将在衬底区域的上下端部处膜厚均匀性急剧恶化的现象称为载荷效应(loading effect)。因发生该现象，作为制品而能够取出的衬底的枚数减少，生产性降低。
本发明考虑上述事实，其目的在于得到一种抑制在沿衬底保持件的上下方向排列的多张衬底上形成的膜的膜厚在衬底之间变得不均匀的衬底处理装置及半导体器件的制造方法。
在本发明的一个方式中，衬底处理装置具有：衬底保持件，其以规定间隔排列地保持多张衬底并且在能够进行保持的所有位置保持形成了图案的多张产品晶片(productwafer)；圆筒状的反应管，其具有能够在下方取放上述衬底保持件的开口、和内表面平坦的顶壁，上述反应管收纳上述衬底保持件；炉体，其包围上述反应管的上方及侧方；主加热器，其设在上述炉体，对上述反应管的侧部进行加热；顶壁加热器，其设在上述炉体，以能够相对于上述主加热器独立地进行控制的方式对上述顶壁进行加热；盖，其封堵上述开口；帽加热器，其配置在上述反应管的内部且上述衬底保持件的下方，以能够相对于上述主加热器及上述顶壁加热器独立地进行控制的方式进行加热；隔热构造体，其配置在上述衬底保持件与上述盖之间；和气体供给机构，其在上述反应管内对保持在上述衬底保持件上的多张上述产品晶片各自的表侧分别供给气体。
发明效果
根据本发明，能够抑制在沿衬底保持件的上下方向排列的多张衬底上形成的膜的膜厚在衬底之间变得不均匀。
附图说明
图1是第1实施方式的衬底处理装置的示意图。
图2是第1实施方式的衬底处理装置中的隔热组件的纵剖视图。
图3是第1实施方式的衬底处理装置中的反应管的包含截面的立体图。
图4是第1实施方式的衬底处理装置中的反应管的剖视图。
图5是第1实施方式的衬底处理装置中的反应管的仰视图。
图6是第1实施方式的衬底处理装置中的控制器的结构图。
图7是在第1实施方式的衬底处理装置中在舟皿的所有保持位置保持了产品晶片时、和在比较例的衬底处理装置中在舟皿的保持位置的产品晶片的上方和下方保持了虚设晶片时的、相对于保持位置的原子团分布的解析结果的图。
图8是表示在第1实施方式的衬底处理装置中在舟皿的所有保持位置保持了产品晶片时的、反应管内部的原子团分布的解析结果的图。
图9是第2实施方式的衬底处理装置的示意图。
图10是表示在比较例的衬底处理装置中在保持于舟皿的保持位置的产品晶片的上方和下方保持了虚设晶片时的、相对于晶片的保持位置的原子团分布的解析结果的图。
附图标记说明
1 衬底处理装置
2 处理炉(炉体的一个例子)
3 加热器(主加热器的一个例子)
4 反应管
4A 外管(反应管的一个例子)
4B 内管(反应管的一个例子)
7 晶片(产品晶片的一个例子)
9 气体供给管(气体供给机构的一个例子)
19 密封帽(盖的一个例子)
21 舟皿(衬底保持件的一个例子)
21A 支柱
21B 舟皿顶板(顶板的一个例子)
34 帽加热器
39A 顶板(上表面的一个例子)
74 顶壁
80 顶壁加热器
86 底板
90 开口
100 衬底处理装置
具体实施方式
以下参照附图来说明实施方式。此外，图中所示的UP表示装置上下方向的上方。
〔第1实施方式〕
使用图1～图8来说明第1实施方式的衬底处理装置及半导体器件的制造方法。
＜衬底处理装置的整体结构＞
如图1所示，衬底处理装置1构成为实施半导体集成电路的制造中的热处理工序的纵式热处理装置，具有作为炉体的处理炉2。处理炉2为了对后述的反应管4的筒部进行加热，而具有沿上下方向配置的作为主加热器的加热器3。加热器3为圆筒形状，沿上下方向配置在后述的反应管4的筒部(在本实施方式中为侧部)周围。加热器3由沿上下方向分割成多个的多个加热器单元构成。在本实施方式中，加热器3从上方朝向下方按顺序具有上部加热器3A、中上部加热器3B、中部加热器3C、中下部加热器3D和下部加热器3E。加热器3支承在作为保持板的加热器基座(未图示)上，由此相对于衬底处理装置1的设置地板垂直地安装。
上部加热器3A、中上部加热器3B、中部加热器3C、中下部加热器3D和下部加热器3E分别与电力调整器70电连接。电力调整器70与控制器29电连接。控制器29具有通过电力调整器70控制通向各加热器的通电量的作为温度控制器的功能。通过控制器29，电力调整器70的通电量被控制，由此上部加热器3A、中上部加热器3B、中部加热器3C、中下部加热器3D和下部加热器3E的温度分别被控制。加热器3如后述那样也作为利用热使气体活化(激发)的活化机构(激发部)而发挥功能。
在加热器3的内侧配置有构成反应容器(处理容器)的反应管4。反应管4由例如石英(SiO2)或碳化硅(SiC)等耐热性材料构成，形成为上端封堵且下端开口的圆筒形状。反应管4为具有在下端的凸缘部4C处相互结合的外管4A和内管4B的双重管构造。换言之，外管4A和内管4B分别形成为圆筒状，在外管4A的内部配置有内管4B。在外管4A设有上端被封闭的顶壁部72。另外，在内管4B设有上端被封闭的顶壁74，内管4B的下端开口。顶壁74为内表面平坦的形状。外管4A以包围内管4B的上方及侧方的方式配置。
在外管4A的下部设有凸缘部4C。凸缘部4C具有比外管4A大的外径，向外侧突出。在反应管4的靠下端的位置设有与外管4A内连通的排气端口4D。包含它们在内的反应管4整体由单一材料一体地形成。外管4A以能够承受使内侧为真空时的压力差的方式构成为壁较厚。
处理炉2在加热器3的上部侧具有以覆盖外管4A的顶壁部72的斜上方侧及上方侧的方式配置的侧部隔热体76及上部隔热体78。作为一个例子，圆筒状的侧部隔热体76设在加热器3的上部，上部隔热体78在架设于侧部隔热体76的状态下固定在侧部隔热体76上。由此，使处理炉2成为包围反应管4的上方及侧方的结构。
在外管4A的顶壁部72的上方侧、且在上部隔热体78的下壁部，设有对反应管4的外管4A的顶壁部72及内管4B的顶壁74进行加热的顶壁加热器80。在本实施方式中，顶壁加热器80设在外管4A的外侧。顶壁加热器80与电力调整器70电连接。控制器29通过电力调整器70控制通向顶壁加热器80的通电量。由此，顶壁加热器80的温度相对于上部加热器3A、中上部加热器3B、中部加热器3C、中下部加热器3D和下部加热器3E的温度独立地被控制。
歧管5为圆筒或圆台形状且为金属制或石英制，以支承反应管4的下端的方式设置。歧管5的内径形成得比反应管4的内径(凸缘部4C的内径)大。由此，在反应管4的下端(凸缘部4C)与后述的密封帽19之间形成有后述的圆环状的空间。将该空间或其周边的部件总称为炉口部。
内管4B在比排气端口4D靠反应管的内侧的位置，在其侧面具有使内侧和外侧连通的主排气口4E，另外，在与主排气口4E相反的位置具有供给狭缝4F。主排气口4E可以是相对于配置有作为衬底的晶片7的区域而开口的单一的纵长开口，也可以是沿圆周方向延伸的多个狭缝(参照图1)。供给狭缝4F是沿圆周方向延伸的狭缝，以与各晶片7相对应的方式沿垂直方向排列多个地设置。
内管4B在比排气端口4D靠反应管4的内侧的位置且比主排气口4E靠开口侧的位置，还设有使处理室6和排气空间S(以后将外管4A与内管4B之间的空间称为排气空间S)连通的多个副排气口4G。另外，在凸缘部4C上也形成有使处理室6和排气空间S下端连通的多个底排气口4H、4J(参照图5)。另外，在凸缘部4C上形成有喷管导入孔4K(参照图5)。换言之，排气空间S的下端除了底排气口4H、4J等以外被凸缘部4C封堵。副排气口4G及底排气口4H、4J主要以对后述的轴吹扫气体进行排气的方式发挥功能。
在外管4A与内管4B之间的排气空间S中，与供给狭缝4F的位置相对应地设有供给原料气体等处理气体的一根以上的喷管8。在喷管8上贯穿歧管5地分别连接有供给处理气体(原料气体)的气体供给管9。
在各个气体供给管9的流路上，从上游方向按顺序设有作为流量控制器的质量流量控制器(MFC)10及作为开闭阀的阀11。在比阀11靠下游侧的位置，供给非活性气体的气体供给管12与气体供给管9连接。在气体供给管12上从上游方向按顺序设有MFC13及阀14。主要由气体供给管9、MFC10、阀11构成作为处理气体供给系统的气体供给机构。
喷管8以从反应管4的下部立起的方式设在气体供给空间S1内。在喷管8的侧面和上端设有供给气体的一个至多个喷管孔8H。使多个喷管孔8H与供给狭缝4F的各个开口相对应，并使其以朝向反应管4的中心的方式开口，由此能够穿过内管4B朝向晶片7喷射气体。
在排气端口4D上连接有对处理室6内的气体环境进行排气的排气管15。在排气管15上，经由作为检测处理室6内的压力的压力检测器(压力计)的压力传感器16及作为压力调整器(压力调整部)的APC(Auto Pressure Controller，自动压力控制器)阀17，连接有作为真空排气装置的真空泵18。APC阀17通过在使真空泵18动作的状态下对阀进行开闭，而能够进行处理室6内的真空排气及真空排气停止。而且，APC阀17构成为，通过在使真空泵18动作的状态下基于由压力传感器16检测出的压力信息来调节阀开度，而能够调整处理室6内的压力。主要由排气管15、APC阀17、压力传感器16构成排气系统。也可以将真空泵18包含在排气系统中进行考虑。
在歧管5的下方，设有能够气密地封堵歧管5的下端的开口90的作为盖的密封帽19。即，密封帽19具有作为封堵反应管4的外管4A的盖的功能。密封帽19由例如不锈钢或镍基合金等金属构成，形成为圆板状。在密封帽19的上表面设有与歧管5的下端抵接的作为密封部件的O型环19A。
另外，在密封帽19的上表面，相对于比歧管5的下端内周靠内侧的部分，设置有保护密封帽19的罩板20。罩板20由例如石英、蓝宝石或SiC等耐热耐蚀性材料构成，形成为圆板状。由于罩板20不要求机械强度，所以能够以薄的壁厚形成。罩板20并不限于相对于密封帽19独立地准备的部件，也可以为涂覆在密封帽19的内表面上的或内表面被改性而得到的氮化物等的薄膜或层。罩板20还可以具有从圆周的缘沿着歧管5的内表面立起的壁。
在反应管4的内管4B内部收纳有作为衬底保持件的舟皿21。舟皿21具有直立的多根支柱21A、和将多根支柱21A的上端相互固定的圆板状的舟皿顶板21B。而且，舟皿21具有将多根支柱21A的下端部相互固定的圆环状的底板86(参照图2)。在此，舟皿顶板21B为顶板的一个例子。此外，在本实施方式中，舟皿21在多根支柱21A的下端部具有圆环状的底板86，但也可以代替其而设置圆板状的底板。
舟皿21将例如25～200枚晶片7以水平姿势、且以中心相互对齐的状态沿垂直方向定向地多层地支承。于是使晶片7隔开固定间隔地排列。舟皿21由例如石英或SiC等耐热性材料形成。
在本实施方式中，使保持于舟皿21的所有晶片7为形成有集成电路图案的多张产品晶片。换言之，在舟皿21上，在能够保持晶片7的所有位置保持有形成了图案的多张产品晶片。若使能够保持晶片7的位置的数量为FOUP(Front Opening Unified Pod：前开式晶片传送盒)等晶片容器的可收纳数(例如25枚)的整数倍，则能够使包含从晶片容器向舟皿21的移载在内的衬底处理的效率最大化。产品晶片例如相对于没有图案的衬底(虚设晶片)而在表侧具有超过50倍的规定比面积的图案。
期望反应管4的内管4B具有能够将舟皿21安全地搬入搬出的最小限度的内径。在本实施方式中，例如舟皿顶板21B的直径被设定为内管4B的内径的90％以上、98％以下，或者，保持在舟皿21上的晶片7之间的间隙被设定为例如6mm以上、16mm以下。在此，舟皿顶板21B的直径优选为内管4B的内径的90％以上、98％以下，更优选为92％以上、97％以下，进一步优选为94％以上、96％以下。通过使舟皿顶板21B的直径为内管4B的内径的90％以上，而能够使舟皿顶板21B的缘与内管4B之间的间隙窄，从而能够抑制因扩散产生的气体移动(尤其是后述的剩余SiCl2从舟皿顶板21B上向晶片7侧流入)。另外，通过使舟皿顶板21B的直径为内管4B的内径的98％以下，而能够将舟皿21从内管4B安全地搬入搬出。另外，晶片7之间的间隙优选为6mm以上、16mm以下，更优选为7mm以上、14mm以下，进一步优选为8mm以上、12mm以下。通过使晶片7之间的间隙为6mm以上，气体在相邻的晶片7之间顺畅地流动。另外，通过使晶片7之间的间隙为16mm以下，而能够对更多的晶片7进行处理。
而且，在本实施方式中，通过舟皿顶板21B而与其他部分分隔开的、被顶壁74和舟皿顶板21B所夹的上端空间的容积被设定为例如保持在舟皿21上的相互邻近的(相邻的)晶片7所夹的空间的容积的1倍以上、3倍以下。在此，顶壁74和舟皿顶板21B所夹的上端空间的容积优选为相互邻近的晶片7所夹的空间的容积的1倍以上、3倍以下，更优选为1倍以上、2.5倍以下，进一步优选为1倍以上、2倍以下。即，顶壁74和舟皿顶板21B所夹的上端空间的容积越小则越优选。但是，谋求气体向主排气口4E顺畅地流动。通过使顶壁74和舟皿顶板21B所夹的上端空间的容积为保持在舟皿21上的相互邻近的晶片7所夹的空间的容积的3倍以下，而剩余气体的绝对量减少。另外，通过使顶壁74和舟皿顶板21B所夹的上端空间的容积为保持在舟皿21上的相互邻近的晶片7所夹的空间的容积的1倍以上，而气体向主排气口4E顺畅地流动。
在舟皿21的下部配置有后述的隔热组件(隔热构造体)22。隔热组件22具有上下方向的热传导或热传递减小那样的构造，通常在内部具有空洞。内部能够被轴吹扫气体吹扫。在反应管4中，将配置有舟皿21的上部分称为晶片7的处理区域A，将配置有隔热组件22的下部分称为隔热区域B。
在密封帽19的与处理室6相反的一侧，设置有使舟皿21旋转的旋转机构23。在旋转机构23上连接有轴吹扫气体的气体供给管24。在气体供给管24上从上游方向按顺序设有MFC25及阀26。该吹扫气体的一个目的在于保护旋转机构23的内部(例如轴承)免遭处理室6内使用的腐蚀性气体等的损害。吹扫气体被从旋转机构23沿着旋转轴66供给，并被导入到隔热组件22内。
舟皿升降机27垂直地安装在反应管4的外部下方，作为使密封帽19升降的升降机构(搬送机构)而动作。由此，将支承在密封帽19上的舟皿21及晶片7向处理室6内外搬入搬出。此外，能够设有挡板(未图示)，在密封帽19下降到最下方位置的期间，代替密封帽19而封堵反应管4的下端开口。
在外管4A的侧部的外壁或内管4B的内侧，设置有检测反应管4的内部温度的作为处理空间温度传感器的温度传感器(温度检测器)28。温度传感器28例如由沿上下并列地排列的多个热电偶构成。虽然省略了图示，但温度传感器28与控制器29电连接。基于由温度传感器28检测出的温度信息，控制器29通过电力调整器70分别调整通向上部加热器3A、中上部加热器3B、中部加热器3C、中下部加热器3D和下部加热器3E的通电量，由此处理室6内的温度成为所期望的温度分布。
另外，在外管4A的顶壁部72的外壁上，设置有检测反应管4内的上部温度的作为上端空间温度传感器的温度传感器(温度检测器)82。温度传感器82例如由沿水平方向并列地排列的多个热电偶构成。虽然省略了图示，但温度传感器82与控制器29电连接。基于由温度传感器82检测出的温度信息，控制器29通过电力调整器70调整通向顶壁加热器80的通电量，由此处理室6内的上部温度成为所期望的温度分布。
控制器29是控制衬底处理装置1整体的计算机，与MFC10、13、阀11、14、压力传感器16、APC阀17、真空泵18、旋转机构23、舟皿升降机27等电连接，从它们接收信号，控制它们。
图2中示出了隔热组件22及旋转机构23的剖视图。如图2所示，旋转机构23具有形成为上端开口且下端封堵的大致圆筒形状的壳体(主体)23A，壳体23A通过螺栓固定于密封帽19的下表面。在壳体23A的内部，从内侧按顺序，同轴地设有圆筒形状的内轴23B、和形成为直径比内轴23B的直径大的圆筒形状的外轴23C。并且，外轴23C由夹设在其与内轴23B之间的上下一对的内侧轴承23D、23E、和夹设在其与壳体23A之间的上下一对的外侧轴承23F、23G旋转自如地支承。另一方面，内轴23B与壳体23A固定，无法旋转。
在内侧轴承23D及外侧轴承23F之上、即处理室6侧设置有将真空和大气压的空气隔开的磁性流体密封件23H、23I。外轴23C上安装有通过电动马达(未图示)等而被驱动的蜗轮或带轮23K。
在内轴23B的内侧，垂直地穿插有在处理室6内从下方加热晶片7的作为辅助加热机构的副加热支柱33。副加热支柱33是石英制的管，在其上端同心地保持帽加热器34。副加热支柱33在内轴23B的上端位置处被由耐热树脂形成的支承部23N支承。而且在下方，副加热支柱33通过真空用联轴器23P而其与内轴23B之间被密封。
帽加热器34与电力调整器70电连接(参照图1)。控制器29通过电力调整器70控制通向帽加热器34的通电量(参照图1)。由此，相对于上部加热器3A、中上部加热器3B、中部加热器3C、中下部加热器3D、下部加热器3E和顶壁加热器80的温度独立地控制帽加热器34的温度。
在形成为凸缘状的外轴23C的上表面，固定有在下端具有凸缘的圆筒形状的旋转轴36。副加热支柱33贯穿旋转轴36的空洞。在旋转轴36的上端部，与罩板20隔开规定间隔h1地固定有圆板形状的旋转台37，该旋转台37在中心形成有供副加热支柱33贯穿的贯穿孔。
在旋转台37的上表面，同心地载置有保持隔热体40的隔热体保持件38、和圆筒部39，通过螺钉等固定。圆筒部39具有封堵上端部的作为圆板状的上表面的顶板39A。顶板39A配置在舟皿21的下方侧，构成了处理区域A的底(参照图1)。另外，固定舟皿21下端部的圆环状的底板86在顶板39A周围与顶板39A嵌合。隔热组件22由旋转台37、隔热体保持件38、圆筒部39及隔热体40构成，旋转台37构成底板(承接台)。在旋转台37上靠边缘旋转对称地形成有多个直径(宽度)为h2的排气孔37A。
在本实施方式中，在能够保持于舟皿21的最下方位置保持的晶片7和底板86或隔热体40的上表面的顶板39A所夹的下端空间的容积例如被设定为保持在舟皿21上的相互邻近的晶片7所夹的空间的容积的0.5倍以上、1.5倍以下。在此，晶片7和底板86或顶板39A所夹的下端空间的容积优选为相互邻近的晶片7所夹的空间的容积的0.5倍以上、1.5倍以下，更优选为0.6倍以上与1.3倍以下之间，进一步优选为0.7倍以上、1.0倍以下。通过使晶片7和底板86或顶板39A所夹的下端空间的容积为相互邻近的晶片7所夹的空间的容积的1.5倍以下，而剩余气体的绝对量减少。另外，通过使晶片7和底板86或顶板39A所夹的下端空间的容积为相互邻近的晶片7所夹的空间的容积的1倍以上，而气体向主排气口4E顺畅地流动。
在帽加热器34设置有检测帽加热器34的温度或最下层的晶片7的温度的作为下端空间温度传感器的温度传感器84。温度传感器84例如由在与帽加热器34相同的高度处沿水平方向并列地排列的多个热电偶构成。虽然省略了图示，但温度传感器84与控制器29(参照图1)电连接。基于由温度传感器84检测出的温度信息，控制器29通过电力调整器70(参照图1)调整通向帽加热器34的通电量，由此处理室6内的下部温度成为所期望的温度分布。
控制器29基于上端空间的温度传感器82、处理空间的温度传感器28和下端空间的温度传感器84的检测温度，以保持在所有位置的多张晶片7的温度相等的方式，通过电力调整器70调整向上部加热器3A、中上部加热器3B、中部加热器3C、中下部加热器3D、下部加热器3E、顶壁加热器80和帽加热器34提供的电力(即通电量)。也就是说，能够将处理区域A整体均热化。
隔热体保持件38构成为在中心具有供副加热支柱33贯穿的空洞的圆筒形状。在隔热体保持件38的下端具有外径比旋转台37小的向外凸缘形状的腿38C。另一方面，隔热体保持件38的上端开口，使得副加热支柱33从此处突出，并构成吹扫气体的供给口38B。
在隔热体保持件38与副加热支柱33之间形成有向隔热组件22内的上部供给轴吹扫气体的、具有圆环状截面的流路。从供给口38B供给的吹扫气体在隔热体保持件38与圆筒部39的内壁之间的空间中向下流动，从排气孔37A向圆筒部39外排气。从排气孔37A排出的轴吹扫气体在旋转台37与罩板20之间的间隙中向半径方向流动并被向炉口部放出，于是吹扫炉口部。
在隔热体保持件38的柱上，作为隔热体40而同轴地设置有多张反射板40A和隔热板40B。
圆筒部39具有与内管4B之间的间隙h6成为规定值那样的外径。为了抑制处理气体和轴吹扫气体通过而期望间隙h6被设定得窄，例如优选设为7.5mm～15mm。
图3中示出了沿水平被切断的反应管4的立体图。此外，在图3中，凸缘部4C被省略。如图3所示，在内管4B上，以在纵向上具有与晶片7(参照图1)相同数量、在横向上具有三个而排列成格子状的方式形成有用于向处理室6内供给处理气体的供给狭缝4F。在供给狭缝4F的横向的排列之间和两端的位置处，以划分外管4A与内管4B之间的排气空间S的方式分别设有沿纵向伸长的分隔板41。通过多张分隔板41而从主要的排气空间S分离的划分空间形成喷管室(喷管缓冲区)42。其结果为排气空间S在截面中形成为C字型。将喷管室42和内管4B内直接相连的开口只有供给狭缝4F。此外喷管室42的上端能够在与内管4B的上端大致相同的高度处被封堵。
分隔板41虽然与内管4B连结，但为了避免因外管4A与内管4B的温度差引起的应力而不与外管4A连结，能够构成为具有微小间隙。喷管室42无需从排气空间S完全隔离，尤其是能够在上端或下端具有与排气空间S相通的开口或间隙。喷管室42并不限于其外周侧被外管4A划分，也可以另行设置沿着外管4A的内表面的分隔板。
在内管4B上，在朝向隔热组件22的侧面开口的位置处设有三个副排气口4G。一个副排气口4G被设成与排气端口4D相同的朝向，其开口的至少一部分配置在与排气端口4D的管重叠那样的高度。另外，剩余两个副排气口4G配置在喷管室42的两侧部附近。或者，三个副排气口4G能够配置于在内管4B的圆周上成为180度间隔那样的位置。
如图4所示，在三个喷管室42分别设置有喷管8a～8c。在喷管8a～8d的侧面上分别设有朝向反应管4的中心方向开口的喷管孔8H。意图使从喷管孔8H喷出的气体从供给狭缝4F向内管4B内流动，但一部分的气体没有直接流入。通过分隔板41，各喷管8a～8c分别被设置在独立的空间内，因此能够抑制从各喷管8a～8c供给的处理气体在喷管室42内混合。另外能够将滞留在喷管室42中的气体从喷管室42的上端和下端向排气空间S排出。通过这样的结构，能够抑制处理气体在喷管室42内混合而形成薄膜，或生成副产物。此外仅在图4中，在喷管室42的相邻的排气空间S中设有能够沿着反应管的轴向(上下方向)任意设置的吹扫喷管8d。以后，作为吹扫喷管8d不存在的结构进行说明。
图5中示出了反应管4的仰视图。如图5所示，在凸缘部4C上，作为将排气空间S(参照图4)和凸缘下方连接的开口，设有底排气口4H、4J及喷管导入孔4K。底排气口4H为设在距排气端口4D最近的地方的长孔，底排气口4J为沿C字型的排气空间S设在六处的小孔。喷管导入孔4K供喷管8a～8c(参照图4)从其开口插入。底排气口4J若如后述那样开口过大，则从其通过的轴吹扫气体的流速会降低，而导致原料气体等从排气空间S因扩散而侵入到炉口部。因此，存在形成为减小了中央部的直径的(缩颈了的)孔的情况。
如图6所示，控制器29与MFC10、13、25、阀11、14、26、压力传感器16、APC阀17、真空泵18、旋转机构23、舟皿升降机27等各结构电连接，自动控制它们。另外，控制器29与加热器3(上部加热器3A、中上部加热器3B、中部加热器3C、中下部加热器3D、下部加热器3E)、顶壁加热器80、帽加热器34、温度传感器28、温度传感器82、温度传感器84等各结构电连接，自动控制它们。虽然省略了图示，但控制器29经由电力调整器70分别与加热器3(上部加热器3A、中上部加热器3B、中部加热器3C、中下部加热器3D、下部加热器3E)、顶壁加热器80、帽加热器34电连接。
控制器29构成为具有CPU(Central Processing Unit：中央处理器)212、RAM(Random Access Memory：随机存取存储器)214、存储装置216、I/O端口218的计算机。RAM214、存储装置216、I/O端口218构成为能够经由内部总线220与CPU212进行数据交换。I/O端口218与上述各结构连接。在控制器29上连接有例如与触摸面板等输入输出装置222。
存储装置216由例如闪存、HDD(Hard Disk Drive：硬盘驱动器)等构成。在存储装置216内，能够读出地保存有对衬底处理装置1的动作进行控制的控制程序、用于根据处理条件使衬底处理装置1的各结构执行成膜处理等的程序(工艺配方(process recipe)或清洁配方等配方)。RAM214构成为暂时保持由CPU212读出的程序和数据等的存储区域(工作区域)。
CPU212从存储装置216读出并执行控制程序，并且根据来自输入输出装置222的操作指令的输入等从存储装置216读出配方，以遵照配方的方式控制各结构。
控制器29能够通过将持续保存在外部存储装置(例如USB存储器或存储卡等半导体存储器、CD或DVD等光盘、HDD)224中的上述程序安装于计算机而构成。存储装置216和外部存储装置224构成为计算机可读取的实体介质。以下也将其总括地简称为记录介质。此外，向计算机提供程序也可以不使用外部存储装置224而使用因特网或专用线路等通信机构来进行。
＜半导体器件的制造方法＞
接下来，说明使用上述衬底处理装置1，作为半导体器件(device)的制造工序的一个工序而在晶片7上形成膜的处理(以下也称为成膜处理)的时序例。
在此，说明设置两根以上的喷管8并例如从喷管8a供给六氯乙硅烷(Si2Cl6、即略称为HCDS)气体来作为第1处理气体(原料气体)、从喷管8b供给氨(NH3)气来作为第2处理气体(原料气体)而在晶片7上形成氮化硅(SiN)膜的例子。也存在将第2处理气体(原料气体)称为反应气体的情况。此外，在以下的说明中，衬底处理装置1的各结构的动作由控制器29控制。
在本实施方式的成膜处理中，通过重复规定次数(一次以上)的对处理室6内的晶片7供给HCDS气体的工序、从处理室6内除去HCDS气体(残留气体)的工序、对处理室6内的晶片7供给NH3气体的工序和从处理室6内除去NH3气体(残留气体)的工序，而在晶片7上形成SiN膜。在本说明书中，为方便起见将该成膜时序如以下那样表述。
在本实施方式中，在结晶中提供Si的SiCl2(活性种)吸附(化学吸附)于表面，由此进行成膜。在从HCDS生成SiCl2的化学反应中具有包含以下的(1)、(2)在内的各种路径，从经验上说认为大多存在(2)的路径。
(1)Si2Cl6的离解吸附。
(2)朝向气相中规定的平衡条件分解出的SiCl2吸附。
总之，SiCl2的前驱物的浓度(分压)随着SiCl2的大量消耗而在晶片7的表面附近降低。
(晶片装入及舟皿装载)
在舟皿21中，在能够保持晶片7的所有位置保持形成了图案的多张产品晶片。当多张晶片7被装填(晶片装入)到舟皿21上后，舟皿21通过舟皿升降机27被搬入(舟皿装载)到处理室6内。此时，密封帽19成为经由O型环19A气密地封堵(密封)歧管5的下端的状态。从晶片装入前的待机状态，打开阀26，从而能够向圆筒部39内供给少量的吹扫气体。
(压力调整)
以处理室6内、即晶片7存在的空间成为规定压力(真空度)的方式，通过真空泵18进行真空排气(减压排气)。此时，处理室6内的压力由压力传感器52测定，基于该测定出的压力信息对APC阀17进行反馈控制。至少在针对晶片7的处理结束之前的期间维持向圆筒部39内的吹扫气体供给及真空泵18的动作。
(升温)
在从处理室6内将氧气等充分排气后，开始处理室6内的升温。以处理室6成为适于成膜的规定的温度分布的方式，基于温度传感器28检测出的温度信息对通向加热器3(上部加热器3A、中上部加热器3B、中部加热器3C、中下部加热器3D、下部加热器3E)的通电量进行反馈控制。另外，基于温度传感器82检测出的温度信息对通向顶壁加热器80的通电量进行反馈控制。而且，基于温度传感器84检测出的温度信息对通向帽加热器34的通电量进行反馈控制。基于加热器3(上部加热器3A、中上部加热器3B、中部加热器3C、中下部加热器3D、下部加热器3E)、顶壁加热器80及帽加热器34对处理室6内的加热至少在针对晶片7的处理(成膜)结束之前的期间持续进行。向帽加热器34通电的期间不需要与基于加热器3进行加热的期间一致。在即将开始成膜之前，期望帽加热器34的温度达到与成膜温度相同的温度，歧管5的内表面温度达到180℃以上(例如260℃)。
另外，开始基于旋转机构23进行的舟皿21及晶片7的旋转。通过旋转机构23，经由旋转轴66、旋转台37、圆筒部39使舟皿21旋转，由此不使帽加热器34旋转而使晶片7旋转。由此降低了加热不均。基于旋转机构23进行的舟皿21及晶片7的旋转至少在针对晶片7的处理结束之前的期间持续进行。
(成膜)
当处理室6内的温度稳定于预先设定的处理温度时，重复执行步骤1～4。此外，也可以在开始步骤1之前，打开阀26，使吹扫气体(N2)的供给增加。
[步骤1：原料气体供给工序]
在步骤1中，对处理室6内的晶片7供给HCDS气体。在打开阀11的同时打开阀14，使HCDS气体向气体供给管9内流动，使N2气体向气体供给管12内流动。HCDS气体及N2气体分别通过MFC10、13进行流量调整，经由喷管室42向处理室6内供给，并从排气管15排气。通过对晶片7供给HCDS气体，在晶片7的最表面上作为第1层而形成有例如小于一个原子层到几个原子层的厚度的含硅(Si)膜。
[步骤2：原料气体排气工序]
在形成了第1层后，关闭阀11，停止HCDS气体的供给。此时，APC阀17保持打开的状态，通过真空泵18对处理室6内进行真空排气，从处理室6内排出残留在处理室6内的未反应的或促成了第1层形成后的HCDS气体。另外，保持打开阀14和阀26的状态，被供给的N2气体对气体供给管9和反应管4内、炉口部进行吹扫。
[步骤3：反应气体供给工序]
在步骤3中，对处理室6内的晶片7供给NH3气体。通过与步骤1中的阀11、14的开闭控制相同的步骤进行阀11、14的开闭控制。NH3气体及N2气体分别通过MFC10、13进行流量调整，并经由喷管室42向处理室6内供给，从排气管15排气。对晶片7供给的NH3气体与在步骤1中形成在晶片7上的第1层、即含Si层的至少一部分发生反应。由此第1层被氮化，变化(改性)为含Si及N的第2层、即氮化硅层(SiN层)。
[步骤4：反应气体排气工序]
在形成了第2层后，关闭阀11，停止NH3气体的供给。并且，通过与步骤1相同的处理步骤，从处理室6内排出残留在处理室6内的未反应的或促成了第2层形成后的NH3气体和反应副产物。
通过进行规定次数(n次)的使以上的四个步骤不同时地、即不重叠地进行的循环，而能够在晶片7上形成规定组成及规定膜厚的SiN膜。
作为上述时序的处理条件，例如例示
处理温度(晶片温度)：250～700℃、
处理压力(处理室内压力)：1～4000Pa、
HCDS气体供给流量：1～2000sccm、
NH3气体供给流量：100～10000sccm、
N2气体供给流量(喷管)：100～10000sccm、
N2气体供给流量(旋转轴)：100～500sccm。
通过将各个处理条件设定成各个范围内的某个值，而能够使成膜处理恰当地进行。
存在HCDS等热分解性气体与石英相比容易在金属的表面形成副产物的膜的情况。尤其在260℃以下时暴露于HCDS(及氨气)的表面容易附着SiO、SiON等。
(吹扫及恢复大气压)
在成膜处理完成后，打开阀14，从气体供给管12将N2气体向处理室6内供给，从排气管15排气。由此，处理室6内的气体环境被置换成非活性气体(非活性气体置换)，残留的原料或副产物被从处理室6内除去(吹扫)。然后，关闭APC阀17，填充N2气体直至处理室6内的压力成为常压(恢复大气压)。
(舟皿卸载及晶片卸下)
通过舟皿升降机27将密封帽19降下，歧管5的下端开口。并且，将处理完毕的晶片7在支承于舟皿21的状态下从歧管5的下端搬出到反应管4的外部(舟皿卸载)。将已处理的晶片7从舟皿21取出。
当进行了上述成膜处理后，含氮的SiN膜等堆积于加热后的反应管4内的部件表面，例如外管4A的内壁、喷管8a的表面、内管4B的表面、舟皿21的表面等，而能够形成薄膜。因此，在这些堆积物的量、即累积膜厚达到了堆积物发生剥离或落下之前的规定量(厚度)时，进行清洁处理。清洁处理是通过向反应管4内作为氟类气体而供给例如F2气体来进行的。
＜作用及效果＞
在上述衬底处理装置1中，通过分别控制上部加热器3A、中上部加热器3B、中部加热器3C、中下部加热器3D、下部加热器3E、帽加热器34及顶壁加热器80的温度，而能够几乎均匀地控制处理室6的上下方向的温度。因此，能够在舟皿21中的可保持晶片7的所有位置保持产品晶片，而取消虚设晶片。
另外，在舟皿21中的能够保持晶片7的所有位置保持有产品晶片的状态下，在从气体供给管9供给了气相中分解的原料气体时，因分解生成的一种生成气体(例如SiCl2)的分压在保持于舟皿21的晶片7的所有位置成为大致均匀。由此，能够抑制在沿舟皿21的上下方向排列的多张产品晶片上形成的膜的膜厚在产品晶片之间变得不均匀。
另外，在衬底处理装置1中，例如通过取消配置在产品晶片的上端侧和下端侧的虚设晶片，而能够增加产品晶片的枚数，从而能够提高生产性。或者也能够代替增加产品晶片枚数而与取消虚设晶片相应地扩大产品晶片的间距。
另外，在衬底处理装置1中，例如舟皿顶板21B的直径被设定为内管4B的内径的90％以上、98％以下，或者，保持在舟皿21上的晶片7之间的间隙被设定为例如6mm以上、16mm以下。通过使舟皿顶板21B的直径为内管4B的内径的90％以上，而能够抑制因扩散产生的气体移动(尤其是剩余SiCl2从舟皿顶板21B上向晶片7侧流入)。另外，通过使舟皿顶板21B的直径为内管4B的内径的98％以下，而能够使舟皿21从内管4B安全地搬入搬出。
另外，顶壁74和舟皿顶板21B所夹的上端空间的容积被设定为例如保持在舟皿21上的相互邻近的(相邻的)晶片7所夹的空间的容积的1倍以上、3倍以下。通过使顶壁74和舟皿顶板21B所夹的上端空间的容积为保持在舟皿21上的相互邻近的晶片7所夹的空间的容积的3倍以下，而剩余气体的绝对量减少。另外，通过使被顶壁74和舟皿顶板21B所夹的上端空间的容积为保持在舟皿21上的相互邻近的晶片7所夹的空间的容积的1倍以上，而气体向主排气口4E顺畅地流动。
另外，在衬底处理装置1中，在能够保持于舟皿21的最下方位置处保持的晶片7和底板86或隔热体40的上表面的顶板39A所夹的下端空间的容积被设定为例如保持在舟皿21上的相互邻近的晶片7所夹的空间的容积的0.5倍以上、1.5倍以下。通过使晶片7和底板86或顶板39A所夹的下端空间的容积为相互邻近的晶片7所夹的空间的容积的1.5倍以下，而剩余气体的绝对量减少。另外，通过使晶片7和底板86或顶板39A所夹的下端空间的容积为相互邻近的晶片7所夹的空间的容积的1倍以上，而气体向主排气口4E顺畅地流动。
图7中示出了作为第1实施方式的衬底处理装置1而在舟皿21的所有保持位置保持了图案晶片(产品晶片)时的、相对于保持位置的原子团分布的解析结果。另外，图10中示出了作为比较例的衬底处理装置而在舟皿21的保持位置的图案晶片的上端侧和下端侧保持了虚设晶片时的、相对于保持位置的原子团分布的解析结果(参照图7)。在此，原子团是指在HCDS发生反应时生成的具有不成对电子的原子或分子。
如图10所示，在比较例的衬底处理装置中，在图案晶片(产品晶片)的上端侧和下端侧保持有多枚不作为制品使用的虚设晶片。在比较例的衬底处理装置中，虽然具有在反应管的周围沿上下方向配置的加热器，但不具有第1实施方式那样的温度传感器82、84，没有构成为对帽加热器和顶壁加热器独立地进行温度控制来扩大均热区域。在此，图案晶片通过形成有图案而与没有图案的情况相比，表面积变大，原子团的消耗与表面积成正比地加剧。虚设晶片没有形成图案(与图案晶片相比表面积小)，原子团几乎没有消耗。在比较例的衬底处理装置中，在图案晶片的上端侧和下端侧配置虚设晶片是为了将被它们夹持的图案晶片看作有规则地排列成无限长度的图案晶片的一部分(在该部分上不涉及端部效应，将温度和气体浓度均匀化)。
如图10所示，可知在比较例的衬底处理装置中，在图案晶片的上端部和下端部原子团分布的均匀性恶化。其原因是因几乎没有原子团消耗的虚设晶片、与原子团消耗激烈的图案晶片(与表面积成正比)之差而发生了载荷效应(loading effect)。即由于在图案晶片上表面积大而原子团的消耗激烈，所以气相中的原子团浓度降低，另一方面在虚设晶片上由于消耗少，所以气相中的原子团浓度高。在像这样带有极端的浓度差的图案晶片和虚设晶片的相邻区域中，发生气相中的浓度扩散，向缓和原子团浓度差的方向起作用。因此在图案晶片的上端部和下端部浓度必然变高(膜厚变厚)，而使膜厚的均匀性恶化。
与此相对，在第1实施方式的衬底处理装置1中，在舟皿21的晶片7的所有保持位置保持有图案晶片(产品晶片)。另外，在衬底处理装置1中，通过分别控制上部加热器3A、中上部加热器3B、中部加热器3C、中下部加热器3D、下部加热器3E、帽加热器34及顶壁加热器80的温度，而能够大致均匀地控制图案晶片的上端部和下端部的区域的温度，因此能够取消虚设晶片。
如图7所示，可知当在舟皿21的晶片7的所有保持位置处保持了图案晶片(产品晶片)时，整体上改善了原子团分布的均匀性(参照图7中的虚线的曲线图)。这是因为在舟皿21的晶片7的所有保持位置处保持有图案晶片，因此没有如比较例那样的虚设晶片与图案晶片的消耗差。
但是，在图7中，在图案晶片(产品晶片)的上端部和下端部还稍微能够观察到浓度高的区域。可以认为这是因图案晶片区域外、即舟皿顶板21B与反应管4的内管4B之间的空间的影响导致的。该部分被构成内管4B的石英包围，虽然没有气体的主动流动，但原子团因扩散向晶片7附近扩散。并且若使石英表面的原子团的消耗与裸晶片(表面仅露出硅平坦面)同等，则该空间的浓度与图案晶片上的浓度相比还是较浓，在此产生浓度差。
图8中示出了在舟皿21的晶片7的所有保持位置保持了图案晶片(产品晶片)时的、相对于舟皿21的上下方向的晶片7的保持位置的原子团分布的解析结果。如图8所示，可知在舟皿21的上端部侧具有原子团浓度高的空间。以下示出用于对此进行改善的第2实施方式、第3实施方式的衬底处理装置。
〔第2实施方式〕
使用图9来说明第2实施方式的衬底处理装置100。此外，针对与上述第1实施方式相同的结构部分，标注相同的附图标记并省略其说明。
如图9所示，在衬底处理装置100设有向舟皿顶板21B与内管4B的顶壁74之间的上端空间供给吹扫气体(非活性气体)的作为吹扫气体供给机构的供给装置101。供给装置101具有供给吹扫气体的供给管102、和设在供给管102的前端并且向舟皿顶板21B与内管4B的顶壁74之间的上端空间导入吹扫气体的喷管104。喷管104设在内管4B的上端侧部。在供给管102上设有MFC106和阀108。作为吹扫气体而使用例如N2。
在衬底处理装置100中，从供给管102经由喷管104向舟皿顶板21B与内管4B的顶壁74之间的上端空间供给吹扫气体。由此，通过吹扫气体，对一种生成气体(例如SiCl2)进行稀释而使其分压降低。即通过吹扫气体对舟皿顶板21B与内管4B的顶壁74之间的上端空间的原子团浓度进行稀释，由此舟皿21的上下方向的原子团浓度变得大致均匀。因此，当在舟皿21的能够保持晶片7的所有位置保持了产品晶片时，能够更加有效地抑制形成在晶片7上的膜的膜厚在晶片7之间变得不均匀。
此外，供给装置101也可以作为吹扫气体而使用添加了H2的N2气体。由于氢与SiCl2结合而将其消耗，所以能够期待使平衡条件向降低SiCl2浓度的方向移动。或者衬底处理装置100也可以是代替供给装置101而设置从供给非活性气体的气体供给管12经由歧管5向舟皿顶板21B与内管4B的顶壁74之间的上端空间供给非活性气体的供给管及喷管的结构。
〔第3实施方式〕
接下来说明第3实施方式的衬底处理装置。此外，针对与上述第1及第2实施方式相同的结构部分，标注相同的附图标记并省略其说明。
虽然省略了图示，但在第3实施方式的衬底处理装置中，在与舟皿顶板21B相对的内管4B的顶壁74的内侧面上，配置与形成有图案的产品晶片同等地吸附且消耗一种生成气体(例如SiCl2)而使其分压降低的由多孔质或烧结体构成的固态物。固态物例如使用具有以比产品晶片的图案的尺度大的尺度加工出的凹凸表面的板材，由于该加工及坯材自身的细孔(微孔)，而具有大的可吸附表面积。在细孔中，由于会发生克努森扩散或毛细管凝结等依存于气体分子量的特异现象，所以至少一部分的细孔的内径能够与晶片的图案匹配地选择成例如10～100nm。而且当孔的直径的分布在从几十nm到几百nm的范围内成为固定时，即使具有因堆积导致的细孔的封堵，也能够在比较长的期间不更换地使用固态物。在第3实施方式中，例如将具有凹凸表面的多张板材沿着例如顶壁74的内侧面并列地配置在作为均热区域的顶壁74与舟皿顶板21B之间的空间。配置间隔可以较窄，例如能够选择成2～3mm。
使固态物的实质的表面积为例如产品晶片的表侧的表面积的0.1倍以上、1.0倍以下。固态物的实质的表面积优选为产品晶片的表侧的表面积的0.1倍以上、1.0倍以下，更优选为0.2倍以上、0.7倍以下，进一步优选为0.3倍以上、0.6倍以下。由于没有向舟皿顶板21B与内管4B的顶壁74之间的上端空间主动地供给原料气体，而是仅从舟皿顶板21B与内管4B的内表面之间的间隙流入，所以固态物的实质的表面积可以为产品晶片的表侧的表面积的1.0倍以下。通过使固态物的实质的表面积为产品晶片的表侧的表面积的0.1倍以上，而能够在上端空间中更加有效地吸附且消耗生成气体(例如SiCl2)。
由此，能够减少内管4B的顶壁74的内侧的空间与产品晶片上的一种生成气体(例如SiCl2)的浓度差。因此，当在舟皿21的能够保持晶片7的所有位置保持了产品晶片时，能够更加有效地抑制形成在晶片7上的膜的膜厚在晶片7之间变得不均匀。
此外，也可以代替在与舟皿顶板21B相对的内管4B的顶壁74的内侧面上具有固态物的结构，而对内管4B的顶壁74的内侧的表面(石英表面)实施凹凸状的加工。
此外，针对特定的实施方式详细地说明了本发明，但本发明并不限定于所述实施方式，在本发明的范围内能够进行其他各种实施方式，这对本领域技术人员来说是明确的。

Claims (5)

1.一种衬底处理装置，其特征在于，具有：
衬底保持件，其以规定间隔排列地保持多张衬底并且在能够进行保持的所有位置保持形成了图案的多张产品晶片；
圆筒状的反应管，其具有能够在下方取放所述衬底保持件的开口、和内表面平坦的顶壁，所述反应管收纳所述衬底保持件；
炉体，其包围所述反应管的上方及侧方；
主加热器，其设在所述炉体，对所述反应管的侧部进行加热；
顶壁加热器，其设在所述炉体，以能够相对于所述主加热器独立地进行控制的方式对所述顶壁进行加热；
盖，其封堵所述开口；
帽加热器，其配置在所述反应管的内部且所述衬底保持件的下方，以能够相对于所述主加热器及所述顶壁加热器独立地进行控制的方式进行加热；
隔热构造体，其配置在所述衬底保持件与所述盖之间；和
气体供给机构，其在所述反应管内对保持在所述衬底保持件上的多张所述产品晶片各自的表侧分别供给气体。
2.如权利要求1所述的衬底处理装置，其特征在于，
在所述衬底保持件的能够保持衬底的所有位置保持了所述产品晶片的状态下从所述气体供给机构供给了气相中分解的原料气体时，通过所述分解生成的一种生成气体的分压在所述所有位置变得均匀。
3.如权利要求1或2所述的衬底处理装置，其特征在于，
所述衬底保持件具有直立的多根支柱、和将所述多根支柱的上端相互固定的圆板状的顶板，
所述顶板的直径被设定为所述反应管的内径的90％以上、98％以下，或者，所述衬底保持件的所述产品晶片之间的间隙被设定为6mm以上、16mm以下，
通过所述顶板而与其他部分分隔的、被所述顶壁和所述顶板所夹的上端空间的容积被设定为保持在所述衬底保持件上的相邻的所述产品晶片所夹的空间的容积的1倍以上、3倍以下。
4.如权利要求3所述的衬底处理装置，其特征在于，
所述衬底保持件还具有将所述多根支柱的下端相互固定的圆板状的底板或圆环状的底板，所述圆环状的底板与所述隔热构造体的上表面嵌合，
在能够保持于所述衬底保持件的最下方位置保持的所述产品晶片、和所述底板或所述隔热构造体的所述上表面所夹的下端空间的容积被设定为保持在所述衬底保持件上的相互邻近的所述产品晶片所夹的空间的容积的0.5倍以上、1.5倍以下，
所述气体供给机构对所述下端空间独立地供给原料气体。
5.一种半导体器件的制造方法，其特征在于，
使用权利要求1的衬底处理装置，依次重复如下工序：
所述气体供给机构将第1原料气体供给到多张所述产品晶片的第1工序；
所述气体供给机构将吹扫气体供给到多张所述产品晶片的第2工序；
所述气体供给机构将第2原料气体供给到多张所述产品晶片的第3工序；和
所述气体供给机构将吹扫气体供给到多张所述产品晶片的第4工序。
CN201910143036.8A 2018-03-15 2019-02-26 衬底处理装置及半导体器件的制造方法 Active CN110277305B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-047873 2018-03-15
JP2018047873 2018-03-15

Publications (2)

Publication Number Publication Date
CN110277305A true CN110277305A (zh) 2019-09-24
CN110277305B CN110277305B (zh) 2023-08-22

Family

ID=67958801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910143036.8A Active CN110277305B (zh) 2018-03-15 2019-02-26 衬底处理装置及半导体器件的制造方法

Country Status (3)

Country Link
JP (1) JP6715975B2 (zh)
KR (2) KR20190109216A (zh)
CN (1) CN110277305B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200219745A1 (en) * 2017-09-27 2020-07-09 Kokusai Electric Corporation Substrate processing apparatus and recording medium

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021152705A1 (ja) 2020-01-28 2021-08-05 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
JP7240557B2 (ja) * 2020-03-24 2023-03-15 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、プログラムおよびインナーチューブ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042594A1 (en) * 1996-05-13 2001-11-22 Shamouil Shamouilian Process chamber having improved temperature control
US6369361B2 (en) * 2000-01-28 2002-04-09 Tokyo Electron Limited Thermal processing apparatus
US20080245303A1 (en) * 2007-04-02 2008-10-09 Katsuhiko Yamamoto Manufacturing method of semiconductor apparatus
US20140342573A1 (en) * 2011-08-25 2014-11-20 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, method for processing substrate, substrate processing apparatus and recording medium
US20170301539A1 (en) * 2016-04-15 2017-10-19 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289603A (ja) * 2001-03-28 2002-10-04 Tokyo Electron Ltd 熱処理装置及び熱処理方法
JP3863786B2 (ja) * 2002-01-24 2006-12-27 株式会社日立国際電気 半導体製造装置および半導体装置の製造方法
JP2008277777A (ja) * 2007-04-02 2008-11-13 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP5545055B2 (ja) * 2010-06-15 2014-07-09 東京エレクトロン株式会社 支持体構造及び処理装置
JP5545061B2 (ja) * 2010-06-18 2014-07-09 東京エレクトロン株式会社 処理装置及び成膜方法
JP6016542B2 (ja) * 2012-09-13 2016-10-26 株式会社日立国際電気 反応管、基板処理装置、及び半導体装置の製造方法
JP2015173154A (ja) 2014-03-11 2015-10-01 東京エレクトロン株式会社 縦型熱処理装置、縦型熱処理装置の運転方法及び記憶媒体
JP6306411B2 (ja) * 2014-04-17 2018-04-04 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6318301B2 (ja) * 2015-02-25 2018-04-25 株式会社日立国際電気 基板処理装置、ヒータおよび半導体装置の製造方法
JP6579974B2 (ja) * 2015-02-25 2019-09-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、温度センサ及び半導体装置の製造方法
TWI611043B (zh) * 2015-08-04 2018-01-11 Hitachi Int Electric Inc 基板處理裝置、半導體裝置之製造方法及記錄媒體

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042594A1 (en) * 1996-05-13 2001-11-22 Shamouil Shamouilian Process chamber having improved temperature control
US6369361B2 (en) * 2000-01-28 2002-04-09 Tokyo Electron Limited Thermal processing apparatus
US20080245303A1 (en) * 2007-04-02 2008-10-09 Katsuhiko Yamamoto Manufacturing method of semiconductor apparatus
US20140342573A1 (en) * 2011-08-25 2014-11-20 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, method for processing substrate, substrate processing apparatus and recording medium
US20170301539A1 (en) * 2016-04-15 2017-10-19 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200219745A1 (en) * 2017-09-27 2020-07-09 Kokusai Electric Corporation Substrate processing apparatus and recording medium
US11876010B2 (en) * 2017-09-27 2024-01-16 Kokusai Electric Corporation Substrate processing apparatus and recording medium

Also Published As

Publication number Publication date
KR102237780B1 (ko) 2021-04-07
JP2019165210A (ja) 2019-09-26
KR20200121771A (ko) 2020-10-26
JP6715975B2 (ja) 2020-07-01
CN110277305B (zh) 2023-08-22
KR20190109216A (ko) 2019-09-25

Similar Documents

Publication Publication Date Title
JP6695975B2 (ja) 基板処理装置、ガスノズルおよび半導体装置の製造方法
US10593572B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
CN106449469B (zh) 衬底处理装置以及半导体器件的制造方法
CN107190248B (zh) 清洁方法、半导体器件的制造方法、衬底处理装置及介质
CN107851578A (zh) 反应管、衬底处理装置及半导体器件的制造方法
US10714362B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
CN110277305A (zh) 衬底处理装置及半导体器件的制造方法
CN105023861B (zh) 衬底处理装置及半导体器件的制造方法
CN110121764A (zh) 衬底处理装置、反应管、半导体器件的制造方法及程序
CN107408505A (zh) 衬底处理装置、加热器及半导体器件的制造方法
CN104681467B (zh) 支承体构造及处理装置
US20180151347A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN112400219B (zh) 基板处理装置及记录介质
KR102074668B1 (ko) 기판 처리 장치, 석영 반응관, 클리닝 방법 및 프로그램
US11591694B2 (en) Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and recording medium
JP6080253B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
CN109314053A (zh) 衬底处理装置、半导体器件的制造方法及电极固定单元
KR102043876B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
US20200312655A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20220157628A1 (en) Substrate processing apparatus, substrate suppport and method of manufacturing semiconductor device
JP2018206827A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2010080922A (ja) 基板処理装置及び半導体装置の製造方法
JP2010239142A (ja) 熱処理装置及び熱処理方法
JP4553263B2 (ja) 熱処理装置及び熱処理方法
JP6553065B2 (ja) 基板保持具、基板処理装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant