CN110246737A - 一种半导体晶圆结构的刻蚀方法 - Google Patents

一种半导体晶圆结构的刻蚀方法 Download PDF

Info

Publication number
CN110246737A
CN110246737A CN201810188891.6A CN201810188891A CN110246737A CN 110246737 A CN110246737 A CN 110246737A CN 201810188891 A CN201810188891 A CN 201810188891A CN 110246737 A CN110246737 A CN 110246737A
Authority
CN
China
Prior art keywords
semiconductor crystal
etching
crystal circle
circle structure
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810188891.6A
Other languages
English (en)
Other versions
CN110246737B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201810188891.6A priority Critical patent/CN110246737B/zh
Publication of CN110246737A publication Critical patent/CN110246737A/zh
Application granted granted Critical
Publication of CN110246737B publication Critical patent/CN110246737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching

Abstract

本发明提供一种半导体晶圆结构的刻蚀方法，对待刻蚀半导体晶圆结构进行刻蚀，通入于边缘区域的刻蚀气体的流量大于通入于中心区域的刻蚀气体的流量且施加于待刻蚀半导体晶圆结构的射频偏压功率大于标准射频偏压功率，以增强边缘区域的刻蚀速率，提高待刻蚀半导体晶圆结构的刻蚀均匀性，避免相邻的两个刻蚀槽连接在一起，造成漏电，有效降低阻值，提高后续制备的半导体晶圆结构的质量。

Description

一种半导体晶圆结构的刻蚀方法
技术领域
本发明涉及半导体器件的晶圆制造技术领域，特别是涉及一种半导体晶圆结构的刻蚀方法。
背景技术
刻蚀(etching)是将材料使用化学反应或物理撞击作用而移除的技术，实际上，狭义理解就是光刻腐蚀，先通过光刻将光刻胶进行光刻曝光处理，然后通过其它方式实现腐蚀处理以移除所需除去的部分。通常刻蚀技术可以分为湿法刻蚀(wet etching)和干法刻蚀(dry etching)两类，它是半导体制造工艺、微电子制造工艺以及微纳米级制造工艺中的一种相当重要的步骤，是与光刻相联系的图形化(pattern)处理的主要工艺。
等离子刻蚀，是干法刻蚀中最常见的一种形式，其原理是：将暴露在电子区域的气体形成等离子体，等离子体通过电场加速时，会释放足够的能量，促使等离子体与材料表面发生反应。
目前，在半导体行业中，干法刻蚀中的等离子刻蚀由于可以使电路图形变得更加精细，因此得到越来越广泛的使用。
等离子刻蚀设备通常包括：反应腔室、一对由上部电极和下部电极组成的平行平板电极及真空泵。等离子刻蚀工艺步骤一般为：将晶圆送入反应腔室中，而后导入刻蚀气体，在平行平板电极上施加高频电压，电极间形成高频电场，在高频电场的作用下形成刻蚀气体的等离子体，等离子体在晶圆表面发生反应，反应产生的挥发性副产物由真空泵抽走。
在刻蚀过程中，通常是一边在晶圆上方通入刻蚀气体，同时在晶圆下方进行抽气，以排除反应产生的挥发性副产物。因此，位于晶圆边缘区域的刻蚀气体比位于晶圆中心区域的刻蚀气体被较早抽走，造成晶圆边缘区域与晶圆中心区域的刻蚀气体分布不均匀，从而使得边缘区域的刻蚀速率下降，造成晶圆表面刻蚀不均匀，影响后续制备的晶圆质量。
为解决上述问题，目前，常常采用具有一定高度及具有导电性的边缘环(Part)以提高晶圆表面的刻蚀气体分布均匀性，从而提高晶圆表面刻蚀均匀性。如图1所示，显示为现有技术中的一种边缘环的高度大于当前待刻蚀晶圆的高度结构示意图。如图1所示，放入反应腔室内的待刻蚀晶圆101被静电吸盘102所吸附，从而固定所述待刻蚀晶圆101的位置；边缘环103包围所述待刻蚀晶圆101的边缘区域Ⅰ，所述边缘环103的上表面高于所述待刻蚀晶圆101的上表面。随着反应腔室内射频时间(chamber RF hours)的增加，会消耗部分所述边缘环103，使得所述边缘环103的高度越来越小。如图2及图3所示，分别显示为随着射频时间的增加边缘环被部分消耗后，边缘环的高度等于及小于当前待刻蚀晶圆的高度结构示意图。
随着反应腔室内射频时间的增加，也就是经过多片所述待刻蚀晶圆101的刻蚀后，所述边缘环103被消耗，其高度逐渐降低。由于所述边缘区域Ⅰ的刻蚀速率(Wafer edgeetching rate)与刻蚀方向跟所述边缘环103的质量、高度、位置有较强的关联，因而所述边缘区域Ⅰ处的用于刻蚀的等离子体104的分布也会跟着发生改变。如图4所示，显示为图1中等离子体分布情况的示意图，随着反应腔室内射频时间的增加，如图5及图6所示，分别显示为图2及图3中等离子体分布情况的示意图。当所述边缘环103的高度不等于当前所述待刻蚀晶圆101的高度时，所述等离子体104在所述待刻蚀晶圆101的表面不能均匀分布，因而影响所述边缘区域Ⅰ的刻蚀速率，在所述待刻蚀晶圆101中形成不同形貌的刻蚀槽105(如图7及图9所示)；当所述边缘环103的高度等于当前所述待刻蚀晶圆101的高度时，所述等离子体104在所述待刻蚀晶圆101的表面均匀分布，因而在所述待刻蚀晶圆101中形成概呈相同形貌的所述刻蚀槽105(如图8所示)。如图7所示，显示为图1中获得的刻蚀槽分布情况的示意图，为边缘环的高度大于当前待刻蚀晶圆的高度时的晶圆刻蚀结构示意图。随着反应腔室内射频时间的增加，如图8及图9所示，分别显示为图2及图3中获得的刻蚀槽分布情况的示意图，即边缘环的高度等于及小于当前待刻蚀晶圆的高度时的晶圆刻蚀结构示意图。当所述边缘环103处于崭新的情况时，所述边缘环103的高度大于当前所述待刻蚀晶圆101的上表面，所述边缘区域Ⅰ的所述刻蚀槽105的孔径自所述边缘区域Ⅰ向所述晶圆中心区Ⅱ依次增大，位于所述边缘区域Ⅰ的所述刻蚀槽105的孔径较小，且所述边缘区域Ⅰ的所述刻蚀槽105的延伸方向(即所述刻蚀槽105在所述待刻蚀晶圆101内的倾斜反向)自所述边缘区域Ⅰ逐渐偏向所述晶圆中心Ⅱ，所述边缘区域Ⅰ的所述刻蚀槽105的延伸方向与竖直方向的夹角范围介于0～3°之间，可能会发生相邻的两个所述刻蚀槽105连接在一起，造成漏电，或因电浆打出来的方向太歪，造成刻蚀停止，影响所述待刻蚀晶圆101的刻蚀均匀性。
基于以上所述，本发明提供一种半导体晶圆结构的刻蚀方法，用以解决由于边缘环的高度与待刻蚀晶圆的高度不等，造成待刻蚀晶圆表面刻蚀气体分布不均匀，使得位于边缘区域的刻蚀槽孔径较小，边缘区域的刻蚀槽产生偏移，相邻的两个刻蚀槽连接在一起，造成漏电，或因电浆打出来的方向太歪，造成刻蚀停止，影响待刻蚀晶圆的刻蚀均匀性的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体晶圆结构的刻蚀方法，用于解决现有技术中由于边缘环的高度与待刻蚀晶圆的高度不等，造成待刻蚀晶圆表面刻蚀气体分布不均匀，使得位于边缘区域的刻蚀槽孔径较小，边缘区域的刻蚀槽产生偏移，相邻的两个刻蚀槽连接在一起，造成漏电；及因边缘区域的刻蚀槽的延伸方向与竖直方向的夹角过大，或因电浆打出来的方向太歪，造成刻蚀停止，影响待刻蚀晶圆的刻蚀均匀性的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体晶圆结构的刻蚀方法，包括以下步骤：
1)提供待刻蚀半导体晶圆结构，所述待刻蚀半导体晶圆结构具有中心区域及包围所述中心区域的边缘区域，所述边缘区域由边缘环包围；
2)对所述待刻蚀半导体晶圆结构进行刻蚀，当所述边缘环与所述待刻蚀半导体晶圆结构具有不同高度时，所述刻蚀包括过刻蚀步骤；在所述过刻蚀步骤中，通入于所述边缘区域的刻蚀气体的流量大于通入于所述中心区域的刻蚀气体的流量，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率大于标准射频偏压功率，所述标准射频偏压功率为当所述边缘环的高度与所述待刻蚀半导体晶圆结构的高度相等时施加于所述待刻蚀半导体晶圆结构的射频偏压功率。
优选地，当所述边缘环的高度大于当前所述待刻蚀半导体晶圆结构的高度时，在所述过刻蚀步骤中，通入于所述边缘区域的刻蚀气体的流量大于通入于所述中心区域的刻蚀气体的流量的范围介于0～1.5sccm之间，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率大于所述标准射频偏压功率的百分比范围介于0～3％之间。从而增大所述边缘区域的刻蚀速率，扩大所述边缘区域的刻蚀槽的孔径，使得所述待刻蚀半导体晶圆结构中的所述刻蚀槽具有较直的轮廓，从而提高所述待刻蚀半导体晶圆结构的刻蚀均匀性。
优选地，当所述边缘环的高度小于当前所述待刻蚀半导体晶圆结构的高度时，在所述过刻蚀步骤中，通入于所述边缘区域的刻蚀气体的流量大于通入于所述中心区域的刻蚀气体的流量的范围介于0～2.5sccm之间，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率大于所述标准射频偏压功率的百分比范围介于0～3％之间。由于当所述边缘环的高度小于当前所述待刻蚀半导体晶圆结构的高度时，所述待刻蚀半导体晶圆结构的刻蚀不均匀程度较大，因此增大所述刻蚀气体的流量范围，可进一步增大所述边缘区域的刻蚀速率，进一步扩大所述边缘区域的所述刻蚀槽的孔径，使得所述待刻蚀半导体晶圆结构中的所述刻蚀槽具有较直的轮廓，从而提高所述待刻蚀半导体晶圆结构的刻蚀均匀性。
优选地，所述刻蚀还包括主刻蚀步骤，所述主刻蚀步骤中，通入于所述边缘区域的刻蚀气体的流量与通入于所述中心区域的刻蚀气体的流量概呈相等，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率与所述标准射频偏压功率概呈相等，以便于反应条件的控制。
优选地，所述刻蚀包括：
a1)对所述待刻蚀半导体晶圆结构进行所述主刻蚀步骤，所述主刻蚀步骤后，位于所述边缘区域的第一边缘刻蚀槽的孔径小于位于所述中心区域的第一中心刻蚀槽的孔径，且位于所述边缘区域的所述第一边缘刻蚀槽的深度小于位于所述中心区域的所述第一中心刻蚀槽的深度；
a2)对所述待刻蚀半导体晶圆结构进行所述过刻蚀步骤，以使得所述过刻蚀步骤后，位于所述边缘区域的第二边缘刻蚀槽的孔径与位于所述中心区域的第二中心刻蚀槽的孔径概呈相等，且位于所述边缘区域的所述第二边缘刻蚀槽的深度与位于所述中心区域的所述第二中心刻蚀槽的深度概呈相等。
优选地，所述过刻蚀步骤后，所述第二边缘刻蚀槽的孔径与所述第二中心刻蚀槽的孔径范围介于100-110nm之间。所述孔径范围可有效避免因所述孔径范围过小造成刻蚀停止的问题，从而有利于在所述待刻蚀半导体晶圆结构中获得具有概呈相等的所述第二边缘刻蚀槽及所述第二中心刻蚀槽。
优选地，所述过刻蚀步骤后，所述第二边缘刻蚀槽的延伸方向与竖直方向的夹角介于0～2°之间，有效减小了所述边缘区域的所述第二边缘刻蚀槽的倾斜角度，避免蚀刻停止，确保刻蚀反应的进行。
优选地，所述待刻蚀半导体晶圆结构包含依次层叠的晶圆基底、停止层及多层复合掩膜结构。
优选地，所述停止层包括氮化硅层；所述多层复合掩膜结构自下而上依次包括硼磷硅玻璃层、中部氮化硅层、中部氧化硅层、顶部氮化硅层、聚合多晶硅层及顶部氧化硅层。所述多层复合掩膜结构中的所述中部氮化硅层及所述顶部氮化硅层为形成刻蚀槽起到支撑作用，与单层的掩膜层相比，可以获得更精准的刻蚀槽形貌和尺寸，提高掩膜结构在后续刻蚀过程中的精度和结构稳定性。
优选地，经过一次所述主刻蚀步骤及一次所述过刻蚀步骤，在所述停止层上表面形成所述第二边缘刻蚀槽及所述第二中心刻蚀槽。
优选地，对所述多层复合掩膜结构中的每一层的刻蚀包括一次所述主刻蚀步骤及一次所述过刻蚀步骤。
优选地，对所述多层复合掩膜结构中的每一层的刻蚀包括：
b1)对当前层进行所述主刻蚀步骤，于所述当前层的所述中心区域刻蚀出中心层间刻蚀槽，同时于所述当前层的所述边缘区域刻蚀出边缘层间刻蚀槽，直至所述中心层间刻蚀槽的深度介于所述当前层厚度的1/2～4/5之间；
b2)对所述当前层进行所述过刻蚀步骤，直至所述中心层间刻蚀槽的底部显露所述多层复合掩膜结构中的下一层。
优选地，所述过刻蚀步骤中，通入于所述边缘区域的所述刻蚀气体相对于通入于所述中心区域的所述刻蚀气体增加氧气，以提高所述边缘区域的刻蚀速率。
优选地，所述刻蚀气体包括氧气、四氟化碳、六氟乙烷、全氟丙烷、八氟环丁烷、六氟丁二烯、八氟环戊烯、三氟化氮及氩气所组成群组中的一种或两种以上。
优选地，通入于所述边缘区域的所述刻蚀气体与通入于所述中心区域的所述刻蚀气体种类相同，以方便刻蚀反应条件的控制。
本发明还提供另一种半导体晶圆结构的刻蚀方法，包括以下步骤：
1)提供待刻蚀半导体晶圆结构，所述待刻蚀半导体晶圆结构具有中心区域及包围所述中心区域的边缘区域，所述边缘区域由边缘环包围；
2)对所述待刻蚀半导体晶圆结构进行刻蚀，所述边缘环与所述待刻蚀半导体晶圆结构具有不同高度，根据所述边缘环的高度与所述待刻蚀半导体晶圆结构的高度的变化，动态调整刻蚀配方，使通入于所述边缘区域的刻蚀气体的流量大于通入于所述中心区域的刻蚀气体的流量，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率大于标准射频偏压功率，所述标准射频偏压功率为当所述边缘环的高度与所述待刻蚀半导体晶圆结构的高度相等时施加于所述待刻蚀半导体晶圆结构的射频偏压功率，以提高在所述边缘区域的刻蚀效率。
优选地，当所述边缘环的高度大于当前所述待刻蚀半导体晶圆结构的高度时，调整所述刻蚀配方，使通入于所述边缘区域的刻蚀气体的流量大于通入于所述中心区域的刻蚀气体的流量的范围介于0～1.5sccm之间，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率大于标准射频偏压功率的百分比范围介于0～3％之间，所述标准射频偏压功率为当所述边缘环的高度与所述待刻蚀半导体晶圆结构的高度相等时施加于所述待刻蚀半导体晶圆结构的射频偏压功率。
优选地，当所述边缘环的高度小于当前所述待刻蚀半导体晶圆结构的高度时，调整所述刻蚀配方，使通入于所述边缘区域的刻蚀气体的流量大于通入于所述中心区域的刻蚀气体的流量的范围介于0～2.5sccm之间，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率大于所述标准射频偏压功率的百分比范围介于0～3％之间，所述标准射频偏压功率为当所述边缘环的高度与所述待刻蚀半导体晶圆结构的高度相等时施加于所述待刻蚀半导体晶圆结构的射频偏压功率。
优选地，当所述边缘环的高度等于当前所述待刻蚀半导体晶圆结构的高度时，调整所述刻蚀配方，使通入于所述边缘区域的刻蚀气体的流量与通入于所述中心区域的刻蚀气体的流量概呈相等，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率与所述标准射频偏压功率概呈相等。
优选地，动态调整所述刻蚀配方，在所述边缘区域的刻蚀气体组成配比相对于所述中心区域的刻蚀气体组成配比中增加氧气。
如上所述，本发明的半导体晶圆结构的刻蚀方法，具有以下有益效果：通过刻蚀步骤，使得待刻蚀半导体晶圆结构的边缘区域的刻蚀气体的流量大于中心区域的刻蚀气体的流量，且施加于待刻蚀半导体晶圆结构的射频偏压功率大于标准射频偏压功率，增强边缘区域的刻蚀速率，从而增大位于边缘区域的刻蚀槽的孔径、减小边缘区域的刻蚀槽的延伸方向与竖直方向的夹角，使待刻蚀半导体晶圆结构中的刻蚀槽具有较直的轮廓，确保刻蚀反应的进行，提高待刻蚀半导体晶圆结构的刻蚀均匀性，避免相邻的两个刻蚀槽连接在一起，造成漏电，有效降低阻值，提高后续制备的半导体晶圆结构的质量。
附图说明
图1显示为现有技术中的一种边缘环的高度大于当前待刻蚀晶圆的高度结构示意图。
图2显示为随着射频时间的增加边缘环被部分消耗后，边缘环的高度等于当前待刻蚀晶圆的高度结构示意图。
图3显示为随着射频时间的增加边缘环被部分消耗后，边缘环的高度小于当前待刻蚀晶圆的高度结构示意图。
图4显示为图1中等离子体分布情况的示意图。
图5显示为图2中等离子体分布情况的示意图。
图6显示为图3中等离子体分布情况的示意图。
图7显示为图1中获得的刻蚀槽分布情况的示意图。
图8显示为图2中获得的刻蚀槽分布情况的示意图。
图9显示为图3中获得的刻蚀槽分布情况的示意图。
图10显示为本发明中边缘环的高度大于当前待刻蚀半导体晶圆结构的高度结构示意图。
图11显示为随着射频时间的增加边缘环被部分消耗后，边缘环的高度等于当前待刻蚀半导体晶圆结构的高度结构示意图。
图12显示为随着射频时间的增加边缘环被部分消耗后，边缘环的高度小于当前待刻蚀半导体晶圆结构的高度结构示意图。
图13显示为本发明中待刻蚀半导体晶圆结构的剖视结构示意图。
图14显示为本发明中当边缘环的高度大于当前待刻蚀半导体晶圆结构的高度时，主刻蚀步骤的结构示意图。
图15显示为图14中主刻蚀步骤获得的刻蚀槽的结构示意图。
图16显示为当边缘环的高度大于当前待刻蚀半导体晶圆结构的高度时，过刻蚀步骤的结构示意图。
图17显示为图16中过刻蚀步骤获得的刻蚀槽的结构示意图。
图18显示为本发明中当边缘环的高度等于当前待刻蚀半导体晶圆结构的高度时刻蚀步骤的结构示意图。
图19显示为图18中刻蚀步骤获得的刻蚀槽的结构示意图。
图20显示为当边缘环的高度小于当前待刻蚀半导体晶圆结构的高度时，主刻蚀步骤的结构示意图。
图21显示为图20中主刻蚀步骤获得的刻蚀槽的结构示意图。
图22显示为当边缘环的高度小于当前待刻蚀半导体晶圆结构的高度时，过刻蚀步骤的结构示意图。
图23显示为图22中过刻蚀步骤获得的刻蚀槽的结构示意图。
元件标号说明
Ⅰ 边缘区域
Ⅱ 中心区域
101 待刻蚀晶圆
102 静电吸盘
103 边缘环
104 等离子体
105 刻蚀槽
100 待刻蚀半导体晶圆结构
110 晶圆基底
120 停止层
130 多层复合掩膜结构
131 硼磷硅玻璃层
132 中部氮化硅层
133 中部氧化硅层
134 顶部氮化硅层
135 聚合多晶硅层
136 顶部氧化硅层
201、202、203 刻蚀气体
211 标准射频偏压功率
115a 第一边缘刻蚀槽
115b 第一中心刻蚀槽
221 射频偏压功率
125a 第二边缘刻蚀槽
125b 第二中心刻蚀槽
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图10-图23。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图10～图23所示，本实施例提供一种半导体晶圆结构的刻蚀方法，包括以下步骤：
如图10所示，首先进行步骤1)，提供待刻蚀半导体晶圆结构100，所述待刻蚀半导体晶圆结构100包括中心区域Ⅱ及包围所述中心区域Ⅱ的边缘区域Ⅰ，所述边缘区域Ⅰ被边缘环103包围。
具体的，在反应腔室中，所述边缘环103包围所述待刻蚀半导体晶圆结构100的所述边缘区域Ⅰ，所述边缘环103的上表面高度大于当前所述待刻蚀半导体晶圆结构100的上表面高度。由于刻蚀过程中，通常是一边在所述待刻蚀半导体晶圆结构100的上方通入刻蚀气体，同时在所述待刻蚀半导体晶圆结构100的下方进行抽气，以排除刻蚀反应产生的挥发性副产物。因此位于所述边缘区域Ⅰ的所述刻蚀气体比位于所述中心区域Ⅱ的所述刻蚀气体被较早抽走，造成所述待刻蚀半导体晶圆结构100上表面的所述边缘区域Ⅰ与所述中心区域Ⅱ的所述刻蚀气体分布不均匀，从而使得所述边缘区域Ⅰ的刻蚀速率下降，造成所述待刻蚀半导体晶圆结构100的刻蚀不均匀，影响后续制备的半导体晶圆结构的质量。具有导电性的所述边缘环103可有效提高所述边缘区域Ⅰ的刻蚀速率，从而提高所述待刻蚀半导体晶圆结构100的刻蚀均匀性，但所述边缘区域Ⅰ的刻蚀速率与所述边缘环103的高度有较强的关联。
随着反应腔室内射频时间的增加，也就是经过多片所述待刻蚀半导体晶圆结构100的刻蚀后，部分所述边缘环103会被消耗，使得所述边缘环103的高度越来越小，其与当前放入反应腔室内的所述待刻蚀半导体晶圆结构100的相对高度发生改变。如图11及图12所示，分别显示为随着射频时间的增加边缘环被部分消耗后，边缘环的高度等于及小于当前待刻蚀半导体晶圆结构的高度结构示意图。随着反应腔室内射频时间的增加，部分所述边缘环103被消耗，其高度逐渐降低。反应腔室内，所述边缘环103与当前放入反应腔室内的所述待刻蚀半导体晶圆结构100的高度存在以下三种情况：当所述边缘环103处于新品状态时，所述边缘环103的高度大于当前所述待刻蚀半导体晶圆结构100的高度；随着反应腔室内射频时间的增加，部分所述边缘环103被消耗，所述边缘环103的高度等于当前所述待刻蚀半导体晶圆结构100的高度；随着反应腔室内射频时间的进一步进行，所述边缘环103的高度小于当前所述待刻蚀半导体晶圆结构100的高度。
然后进行步骤2)，对所述待刻蚀半导体晶圆结构100的所述中心区域Ⅱ及所述边缘区域Ⅰ进行刻蚀。
具体的，将所述待刻蚀半导体晶圆结构100放入反应腔室中，所述边缘区域Ⅰ的上方具有第一喷出口，所述中心区域Ⅱ的上方具有第二喷出口，所述第一喷出口及所述第二喷出口向所述待刻蚀半导体晶圆结构100的上表面提供所述刻蚀气体；位于所述待刻蚀半导体晶圆结构100的下方具有电源匹配器，以提供射频，将所述刻蚀气体等离子化，而后对所述待刻蚀半导体晶圆结构100的所述中心区域Ⅱ及所述边缘区域Ⅰ进行刻蚀。
作为示例，所述刻蚀包括主刻蚀步骤以及过刻蚀步骤。
在所述主刻蚀步骤中，通入于所述边缘区域Ⅰ的所述刻蚀气体的流量与通入于所述中心区域Ⅱ的所述刻蚀气体的流量概呈相等，且由于施加于所述边缘区域Ⅰ的射频偏压功率与施加于所述中心区域Ⅱ的射频偏压功率由所述电源匹配器提供，因此施加于所述待刻蚀半导体晶圆结构100的射频偏压功率与标准射频偏压功率即当所述边缘环103的高度与所述待刻蚀半导体晶圆结构100的高度相等时施加于所述待刻蚀半导体晶圆结构100的射频偏压功率概呈相等。
在所述过刻蚀步骤中，通入于所述边缘区域Ⅰ的刻蚀气体的流量大于通入于所述中心区域Ⅱ的刻蚀气体的流量，且由于施加于所述待刻蚀半导体晶圆结构100的射频偏压功率大于所述标准射频偏压功率，以使得所述过刻蚀步骤中，所述边缘区域Ⅰ的刻蚀速率大于所述中心区域Ⅱ的刻蚀速率。
作为示例，所述刻蚀包括：
a1)对所述待刻蚀半导体晶圆结构100进行所述主刻蚀步骤，所述主刻蚀步骤后，位于所述边缘区域Ⅰ的第一边缘刻蚀槽的孔径小于位于所述中心区域Ⅱ的第一中心刻蚀槽的孔径，且位于所述边缘区域Ⅰ的所述第一边缘刻蚀槽的深度小于位于所述中心区域Ⅱ的所述第一中心刻蚀槽的深度。
a2)对所述待刻蚀半导体晶圆结构100进行所述过刻蚀步骤，以使得所述过刻蚀步骤后，位于所述边缘区域Ⅰ的第二边缘刻蚀槽的孔径与位于所述中心区域Ⅱ的第二中心刻蚀槽的孔径概呈相等，且位于所述边缘区域Ⅰ的所述第二边缘刻蚀槽的深度与位于所述中心区域Ⅱ的所述第二中心刻蚀槽的深度概呈相等。
如图14～图17所示，当所述边缘环103的高度大于当前所述待刻蚀半导体晶圆结构100的高度时，所述刻蚀包括以下步骤：
首先，对所述中心区域Ⅱ及所述边缘区域Ⅰ进行所述主刻蚀步骤，如图14所示，显示为本发明中当边缘环的高度大于当前待刻蚀半导体晶圆结构的高度时，主刻蚀步骤的结构示意图。通过所述第一喷出口及第二喷出口，分别向所述边缘区域Ⅰ及所述中心区域Ⅱ通入刻蚀气体201，同时由所述电源匹配器向反应腔室中提供标准射频偏压功率211。在所述中心区域Ⅱ及所述边缘区域Ⅰ中的多层复合掩膜结构130中形成所述刻蚀槽，位于所述边缘区域Ⅰ的第一边缘刻蚀槽115a的孔径小于位于所述中心区域Ⅱ的第一中心刻蚀槽115b的孔径，所述第一边缘刻蚀槽115a的深度小于位于所述第一中心刻蚀槽115b的深度，所述刻蚀槽的孔径自所述边缘区域Ⅰ向所述中心区域Ⅱ依次增大，所述第一中心刻蚀槽115b的孔径的范围介于100-110nm之间。如图15所示，显示为图14中主刻蚀步骤获得的刻蚀槽的结构示意图。
接着，进行所述过刻蚀步骤，如图16所示，显示为当边缘环的高度大于当前待刻蚀半导体晶圆结构的高度时，过刻蚀步骤的结构示意图。
具体的，通过所述第一喷出口及第二喷出口，分别向所述边缘区域Ⅰ及所述中心区域Ⅱ提供刻蚀气体202及所述刻蚀气体201，位于所述边缘区域Ⅰ的所述刻蚀气体202的流量大于位于所述中心区域Ⅱ的所述刻蚀气体201的流量范围介于0～1.5sccm之间；同时向反应腔室中提供射频偏压功率221，在所述过刻蚀步骤中，所述射频偏压功率221大于标准射频偏压功率211的百分比范围介于0～3％之间，以增强对所述边缘区域Ⅰ的刻蚀速率，扩大所述边缘区域Ⅰ的所述刻蚀槽的孔径，使得所述待刻蚀半导体晶圆结构100中的所述刻蚀槽具有较直的轮廓，确保刻蚀反应的进行，从而提高所述待刻蚀半导体晶圆结构100的刻蚀均匀性。在所述过刻蚀步骤后，位于所述边缘区域Ⅰ的所述第二边缘刻蚀槽125a的孔径与位于所述中心区域Ⅱ的所述第二中心刻蚀槽125b的孔径概呈相等，且所述第二边缘刻蚀槽125a的深度与所述第二中心刻蚀槽125b的深度概呈相等。如图17所示，显示为图16中过刻蚀步骤获得的刻蚀槽的结构示意图。
需要说明的是，当所述边缘环103的高度等于当前所述待刻蚀半导体晶圆结构100的高度时，所述刻蚀步骤可以仅包括所述主刻蚀步骤，如图18所示，显示为本发明中当边缘环的高度等于当前待刻蚀半导体晶圆结构的高度时刻蚀步骤的结构示意图。所述主刻蚀步骤后，位于所述边缘区域Ⅰ的所述第二边缘刻蚀槽125a的孔径与位于所述中心区域Ⅱ的所述第二中心刻蚀槽125b的孔径概呈相等，且位于所述边缘区域Ⅰ的所述第二边缘刻蚀槽125a的深度与位于所述中心区域Ⅱ的所述第二中心刻蚀槽125b的深度概呈相等。如图19所示，显示为图18中刻蚀步骤获得的刻蚀槽的结构示意图。
如图20～图23所示，经过多个所述待刻蚀半导体晶圆结构100的刻蚀，所述边缘环103的高度被逐渐消耗而小于当前放入的所述待刻蚀半导体晶圆结构100的高度，当所述边缘环103的高度小于当前所述待刻蚀半导体晶圆结构100的高度时，所述刻蚀步骤包括以下步骤：
首先，进行所述主刻蚀步骤，如图20所示，显示为当边缘环的高度小于当前待刻蚀半导体晶圆结构的高度时，主刻蚀步骤的结构示意图。所述主刻蚀步骤同上所述，此处不再赘述。本实施例中，经过所述主刻蚀步骤后，位于所述边缘区域Ⅰ的所述第一边缘刻蚀槽115a的孔径小于位于所述中心区域Ⅱ的所述第一中心刻蚀槽115b的孔径，且位于所述边缘区域Ⅰ的所述第一边缘刻蚀槽115a的深度小于位于所述中心区域Ⅱ的所述第一中心刻蚀槽115b的深度，所述刻蚀槽的孔径自所述边缘区域Ⅰ向所述中心区域Ⅱ依次增大，所述中心区域Ⅱ的所述第一中心刻蚀槽115b的孔径的范围介于100-110nm之间。如图21所示，显示为图20中主刻蚀步骤获得的刻蚀槽的结构示意图。
其次，进行所述过刻蚀步骤，如图22所示，显示为当边缘环的高度小于当前待刻蚀半导体晶圆结构的高度时，过刻蚀步骤的结构示意图。
具体的，通过所述第一喷出口及第二喷出口，分别向所述边缘区域Ⅰ及所述中心区域Ⅱ提供刻蚀气体203及所述刻蚀气体201，位于所述边缘区域Ⅰ的所述刻蚀气体203的流量大于所述中心区域Ⅱ的所述刻蚀气体201的流量范围介于0～2.5sccm之间；同时向反应腔室中提供所述射频偏压功率221，在所述过刻蚀步骤中，所述射频偏压功率221大于所述主刻蚀步骤中的所述标准射频偏压功率211的百分比范围介于0～3％之间。由于当所述边缘环103的高度小于当前所述待刻蚀半导体晶圆结构100的高度时，所述待刻蚀半导体晶圆结构100的刻蚀不均匀程度较大，因此增大所述刻蚀气体的流量的范围，可进一步增大所述边缘区域Ⅰ的刻蚀速率，扩大所述边缘区域Ⅰ的所述刻蚀槽的孔径，使得所述待刻蚀半导体晶圆结构100中的所述刻蚀槽具有较直的轮廓，从而提高所述待刻蚀半导体晶圆结构100的刻蚀均匀性。在所述过刻蚀步骤后，位于所述边缘区域Ⅰ的所述第二边缘刻蚀槽125a的孔径与位于所述中心区域Ⅱ的所述第二中心刻蚀槽125b的孔径概呈相等，且位于所述边缘区域Ⅰ的所述第二边缘刻蚀槽125a的深度与位于所述中心区域Ⅱ的所述第二中心刻蚀槽125b的深度概呈相等。如图23所示，显示为图22中过刻蚀步骤获得的刻蚀槽的结构示意图。
作为示例，所述过刻蚀步骤后，位于所述边缘区域Ⅰ的所述第二边缘刻蚀槽125a的孔径与位于所述中心区域Ⅱ的所述第二中心刻蚀槽125b的孔径范围介于100-110nm之间。所述孔径范围可有效避免因所述孔径范围过小造成刻蚀停止，从而有利于在所述待刻蚀半导体晶圆结构100中获得具有概呈相等的所述第二边缘刻蚀槽125a及所述第二中心刻蚀槽125b。
作为示例，所述过刻蚀步骤后，位于所述边缘区域Ⅰ的所述第二边缘刻蚀槽125a的延伸方向与竖直方向的夹角介于0～2°之间，有效减小了位于所述边缘区域Ⅰ的所述第二边缘刻蚀槽125a的倾斜角度，避免刻蚀停止，确保刻蚀反应的进行。
作为示例，所述刻蚀气体201、202及203包括氧气(O2)、四氟化碳(CF4)、六氟乙烷(C2F6)、全氟丙烷(C3F8)、八氟环丁烷(C4F8)、六氟丁二烯(C4F6)、八氟环戊烯(C5F8)、三氟化氮(NF3)及氩气(Ar)所组成群组中的一种或两种以上。
作为示例，所述过刻蚀步骤中，通入于所述边缘区域的所述刻蚀气体202及203相对于通入于所述中心区域的所述刻蚀气体201增加O2，以提高所述边缘区域Ⅰ的刻蚀速率。
作为示例，通入于所述边缘区域Ⅰ的所述刻蚀气体202及203与通入于所述中心区域的所述刻蚀气体201的种类相同，以方便反应条件的控制。本实施例中，所述刻蚀气体201、202及203优选O2作为刻蚀气体，以降低工艺成本，并降低污染。
如图13所示，显示为本发明中待刻蚀半导体晶圆结构的剖视结构示意图。所述待刻蚀半导体晶圆结构100包含依次层叠的晶圆基底110、停止层120以及所述多层复合掩膜结构130，所述多层复合掩膜结构130包含N层，N≥1。本实施例中，所述多层复合掩膜结构130优选为自下而上依次包含硼磷硅玻璃层131、中部氮化硅层132、中部氧化硅层133、顶部氮化硅层134、聚合多晶硅层135及顶部氧化硅层136。
具体的，提供所述晶圆基底110，在所述晶圆基底110的上表面沉积薄膜依次形成所述停止层120及所述多层复合掩膜结构130。形成所述停止层120及所述多层复合掩膜结构130的方法包括化学气相沉积、物理气相沉积、蒸镀、溅镀等薄膜沉积方法中的一种或组合，具体沉积方法此处不做限制。
具体的，在所述晶圆基底110的上表面沉积厚度范围为15～35nm的所述停止层120，所述停止层包括氮化硅；而后依次自下而上分别沉积形成厚度范围为700～900nm、25～40nm、600～800nm、80～120nm、200～300nm、600～750nm的所述硼磷硅玻璃层131、中部氮化硅层132、中部氧化硅层133、顶部氮化硅层134、聚合多晶硅层135及顶部氧化硅层136。自下而上不同厚度的所述多层复合掩膜结构130为后续在所述多层复合掩膜结构130中制备所述刻蚀槽提供支撑材料，与单层的掩膜层相比，可以获得更精准的刻蚀窗口形貌和尺寸，提高掩膜结构在后续刻蚀过程中的精度和稳定性。
作为示例，经过一次所述主刻蚀步骤及一次所述过刻蚀步骤，在所述停止层120上表面形成所述第二边缘刻蚀槽125a及所述第二中心刻蚀槽125b。
作为示例，对所述多层复合掩膜结构130中的每一层的刻蚀包括一次所述主刻蚀步骤及一次所述过刻蚀步骤。
具体的，对所述多层复合掩膜结构130中的每一层的刻蚀包括：
b1)对当前层进行所述主刻蚀步骤，于所述当前层的所述中心区域Ⅱ刻蚀出中心层间刻蚀槽，同时于所述当前层的所述边缘区域Ⅰ刻蚀出边缘层间刻蚀槽，直至所述中心层间刻蚀槽的深度介于所述当前层厚度的1/2～4/5之间；
b2)对所述当前层进行所述过刻蚀步骤，直至所述中心层间刻蚀槽的底部显露所述多层复合掩膜结构中的下一层。
具体的，上述刻蚀步骤中，所述多层复合掩膜结构130中的任意一层或多层均可作为所述刻蚀对象，直至所述刻蚀槽到达所述停止层120的上表面，在所述待刻蚀半导体晶圆结构100中的所述边缘区域Ⅰ及所述中心区域Ⅱ中形成具有概呈相同的所述第二边缘刻蚀槽125a及所述第二中心刻蚀槽125b，使得所述待刻蚀半导体晶圆结构100的表面刻蚀均匀，提高后续制备的半导体晶圆结构的质量。
本发明通过过刻蚀步骤，使得待刻蚀半导体晶圆结构的边缘区域的刻蚀气体的流量大于中心区域的刻蚀气体的流量，且施加于待刻蚀半导体晶圆结构的射频偏压功率大于标准射频偏压功率，增强边缘区域的刻蚀速率，从而增大位于边缘区域的刻蚀槽的孔径、减小边缘区域的刻蚀槽的延伸方向与竖直方向的夹角，使待刻蚀半导体晶圆结构中的刻蚀槽具有较直的轮廓，确保刻蚀反应的进行，提高待刻蚀半导体晶圆结构的刻蚀均匀性，避免相邻的两个刻蚀槽连接在一起，造成漏电及降低阻值，提高后续制备的半导体晶圆结构的质量。
具体的，本发明还提供另一种半导体晶圆结构的刻蚀方法，包括以下步骤：对所述待刻蚀半导体晶圆结构100进行刻蚀，根据所述边缘环103的高度与所述待刻蚀半导体晶圆结构100的高度的变化，动态调整刻蚀配方，所述刻蚀配方包括射频偏压功率、刻蚀气体的流量及刻蚀气体的组成配比，以提高在所述边缘区域Ⅰ的刻蚀效率。
作为示例，当所述边缘环103的高度大于当前所述待刻蚀半导体晶圆结构100的高度时，调整所述刻蚀配方，使通入于所述边缘区域Ⅰ的刻蚀气体的流量大于通入于所述中心区域Ⅱ的刻蚀气体的流量的范围介于0～1.5sccm之间，且施加于所述待刻蚀半导体晶圆结构100的射频偏压功率大于所述标准射频偏压功率211的百分比范围介于0～3％之间，以提高在所述边缘区域Ⅰ的刻蚀效率。
作为示例，当所述边缘环103的高度小于当前所述待刻蚀半导体晶圆结构100的高度时，调整所述刻蚀配方，使通入于所述边缘区域Ⅰ的刻蚀气体的流量大于通入于所述中心区域Ⅱ的刻蚀气体的流量的范围介于0～2.5sccm之间，且施加于所述待刻蚀半导体晶圆结构100的射频偏压功率大于所述标准射频偏压功率211的百分比范围介于0～3％之间。由于当所述边缘环103的高度小于当前所述待刻蚀半导体晶圆结构100的高度时，所述待刻蚀半导体晶圆结构100的刻蚀不均匀程度较大，因此增大所述刻蚀气体的流量的范围，可进一步增大所述边缘区域Ⅰ的刻蚀速率，扩大所述边缘区域Ⅰ的刻蚀槽的孔径，使得所述待刻蚀半导体晶圆结构100中的所述刻蚀槽具有较直的轮廓，从而提高所述待刻蚀半导体晶圆结构100的刻蚀均匀性。
作为示例，当所述边缘环103的高度等于当前所述待刻蚀半导体晶圆结构100的高度时，调整所述刻蚀配方，使通入于所述边缘区域Ⅰ的刻蚀气体的流量与通入于所述中心区域Ⅱ的刻蚀气体的流量概呈相等，且施加于所述待刻蚀半导体晶圆结构100的射频偏压功率与所述标准射频偏压功率211概呈相等。
作为示例，动态调整所述刻蚀配方，在所述边缘区域Ⅰ的刻蚀气体组成配比相对于所述中心区域Ⅱ的刻蚀气体组成配比中增加O2，以提高所述边缘区域Ⅰ的刻蚀速率。
本发明通过动态调整刻蚀配方，使得待刻蚀半导体晶圆结构的边缘区域的刻蚀气体的流量大于中心区域的刻蚀气体的流量，且施加于待刻蚀半导体晶圆结构的射频偏压功率大于标准射频偏压功率，增强边缘区域的刻蚀速率，从而增大位于边缘区域的刻蚀槽的孔径、减小边缘区域的刻蚀槽的延伸方向与竖直方向的夹角，使待刻蚀半导体晶圆结构中的刻蚀槽具有较直的轮廓，确保刻蚀反应的进行，提高待刻蚀半导体晶圆结构的刻蚀均匀性，避免相邻的两个刻蚀槽连接在一起，造成漏电及降低阻值，提高后续制备的半导体晶圆结构的质量。
综上所述，本发明通过过刻蚀步骤或动态调整刻蚀配方的方式，使得待刻蚀半导体晶圆结构的边缘区域的刻蚀气体的流量大于中心区域的刻蚀气体的流量，且施加于待刻蚀半导体晶圆结构的射频偏压功率大于标准射频偏压功率，增强边缘区域的刻蚀速率，从而增大位于边缘区域的刻蚀槽的孔径、减小边缘区域的刻蚀槽的延伸方向与竖直方向的夹角，使待刻蚀半导体晶圆结构中的刻蚀槽具有较直的轮廓，确保刻蚀反应的进行，提高待刻蚀半导体晶圆结构的刻蚀均匀性，避免相邻的两个刻蚀槽连接在一起，造成漏电及降低阻值，提高后续制备的半导体晶圆结构的质量。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (20)

1.一种半导体晶圆结构的刻蚀方法，其特征在于，包括以下步骤：
1)提供待刻蚀半导体晶圆结构，所述待刻蚀半导体晶圆结构具有中心区域及包围所述中心区域的边缘区域，所述边缘区域由边缘环包围；
2)对所述待刻蚀半导体晶圆结构进行刻蚀，当所述边缘环与所述待刻蚀半导体晶圆结构具有不同高度时，所述刻蚀包括过刻蚀步骤；在所述过刻蚀步骤中，通入于所述边缘区域的刻蚀气体的流量大于通入于所述中心区域的刻蚀气体的流量，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率大于标准射频偏压功率，所述标准射频偏压功率为当所述边缘环的高度与所述待刻蚀半导体晶圆结构的高度相等时施加于所述待刻蚀半导体晶圆结构的射频偏压功率。
2.根据权利要求1所述的半导体晶圆结构的刻蚀方法，其特征在于：当所述边缘环的高度大于当前所述待刻蚀半导体晶圆结构的高度时，在所述过刻蚀步骤中，通入于所述边缘区域的刻蚀气体的流量大于通入于所述中心区域的刻蚀气体的流量的范围介于0～1.5sccm之间，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率大于所述标准射频偏压功率的百分比范围介于0～3％之间。
3.根据权利要求1所述的半导体晶圆结构的刻蚀方法，其特征在于：当所述边缘环的高度小于当前所述待刻蚀半导体晶圆结构的高度时，在所述过刻蚀步骤中，通入于所述边缘区域的刻蚀气体的流量大于通入于所述中心区域的刻蚀气体的流量的范围介于0～2.5sccm之间，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率大于所述标准射频偏压功率的百分比范围介于0～3％之间。
4.根据权利要求1所述的半导体晶圆结构的刻蚀方法，其特征在于：所述刻蚀还包括主刻蚀步骤，所述主刻蚀步骤中，通入于所述边缘区域的刻蚀气体的流量与通入于所述中心区域的刻蚀气体的流量概呈相等，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率与所述标准射频偏压功率概呈相等。
5.根据权利要求4所述的半导体晶圆结构的刻蚀方法，其特征在于，所述刻蚀包括：
a1)对所述待刻蚀半导体晶圆结构进行所述主刻蚀步骤，所述主刻蚀步骤后，位于所述边缘区域的第一边缘刻蚀槽的孔径小于位于所述中心区域的第一中心刻蚀槽的孔径，且位于所述边缘区域的所述第一边缘刻蚀槽的深度小于位于所述中心区域的所述第一中心刻蚀槽的深度；
a2)对所述待刻蚀半导体晶圆结构进行所述过刻蚀步骤，以使得所述过刻蚀步骤后，位于所述边缘区域的第二边缘刻蚀槽的孔径与位于所述中心区域的第二中心刻蚀槽的孔径概呈相等，且位于所述边缘区域的所述第二边缘刻蚀槽的深度与位于所述中心区域的所述第二中心刻蚀槽的深度概呈相等。
6.根据权利要求5所述的半导体晶圆结构的刻蚀方法，其特征在于：所述过刻蚀步骤后，所述第二边缘刻蚀槽的孔径与所述第二中心刻蚀槽的孔径范围介于100-110nm之间。
7.根据权利要求5所述的半导体晶圆结构的刻蚀方法，其特征在于：所述过刻蚀步骤后，所述第二边缘刻蚀槽的延伸方向与竖直方向的夹角介于0～2°之间。
8.根据权利要求5所述的半导体晶圆结构的刻蚀方法，其特征在于：所述待刻蚀半导体晶圆结构包含依次层叠的晶圆基底、停止层及多层复合掩膜结构。
9.根据权利要求8所述的半导体晶圆结构的刻蚀方法，其特征在于：所述停止层包括氮化硅层；所述多层复合掩膜结构自下而上依次包括硼磷硅玻璃层、中部氮化硅层、中部氧化硅层、顶部氮化硅层、聚合多晶硅层及顶部氧化硅层。
10.根据权利要求8所述的半导体晶圆结构的刻蚀方法，其特征在于：经过一次所述主刻蚀步骤及一次所述过刻蚀步骤，在所述停止层上表面形成所述第二边缘刻蚀槽及所述第二中心刻蚀槽。
11.根据权利要求8所述的半导体晶圆结构的刻蚀方法，其特征在于：对所述多层复合掩膜结构中的每一层的刻蚀步骤包括一次所述主刻蚀步骤及一次所述过刻蚀步骤。
12.根据权利要求11所述的半导体晶圆结构的刻蚀方法，其特征在于：对所述多层复合掩膜结构中的每一层的刻蚀步骤包括：
b1)对当前层进行所述主刻蚀步骤，于所述当前层的所述中心区域刻蚀出中心层间刻蚀槽，同时于所述当前层的所述边缘区域刻蚀出边缘层间刻蚀槽，直至所述中心层间刻蚀槽的深度介于所述当前层厚度的1/2～4/5之间；
b2)对所述当前层进行所述过刻蚀步骤，直至所述中心层间刻蚀槽的底部显露所述多层复合掩膜结构中的下一层。
13.根据权利要求1所述的半导体晶圆结构的刻蚀方法，其特征在于：所述过刻蚀步骤中，通入于所述边缘区域的所述刻蚀气体相对于通入于所述中心区域的所述刻蚀气体增加氧气。
14.根据权利要求1所述的半导体晶圆结构的刻蚀方法，其特征在于：所述刻蚀气体包括氧气、四氟化碳、六氟乙烷、全氟丙烷、八氟环丁烷、六氟丁二烯、八氟环戊烯、三氟化氮及氩气所组成群组中的一种或两种以上。
15.根据权利要求14所述的半导体晶圆结构的刻蚀方法，其特征在于：通入于所述边缘区域的刻蚀气体与通入于所述中心区域的刻蚀气体种类相同。
16.一种半导体晶圆结构的刻蚀方法，其特征在于，包括以下步骤：
1)提供待刻蚀半导体晶圆结构，所述待刻蚀半导体晶圆结构具有中心区域及包围所述中心区域的边缘区域，所述边缘区域由边缘环包围；
2)对所述待刻蚀半导体晶圆结构进行刻蚀，所述边缘环与所述待刻蚀半导体晶圆结构具有不同高度，根据所述边缘环的高度与所述待刻蚀半导体晶圆结构的高度的变化，动态调整刻蚀配方，使通入于所述边缘区域的刻蚀气体的流量大于通入于所述中心区域的刻蚀气体的流量，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率大于标准射频偏压功率，所述标准射频偏压功率为当所述边缘环的高度与所述待刻蚀半导体晶圆结构的高度相等时施加于所述待刻蚀半导体晶圆结构的射频偏压功率。
17.根据权利要求16所述的半导体晶圆结构的刻蚀方法，其特征在于：当所述边缘环的高度大于当前所述待刻蚀半导体晶圆结构的高度时，调整所述刻蚀配方，使通入于所述边缘区域的刻蚀气体的流量大于通入于所述中心区域的刻蚀气体的流量的范围介于0～1.5sccm之间，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率大于标准射频偏压功率的百分比范围介于0～3％之间，所述标准射频偏压功率为当所述边缘环的高度与所述待刻蚀半导体晶圆结构的高度相等时施加于所述待刻蚀半导体晶圆结构的射频偏压功率。
18.根据权利要求16所述的半导体晶圆结构的刻蚀方法，其特征在于：当所述边缘环的高度小于当前所述待刻蚀半导体晶圆结构的高度时，调整所述刻蚀配方，使通入于所述边缘区域的刻蚀气体的流量大于通入于所述中心区域的刻蚀气体的流量的范围介于0～2.5sccm之间，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率大于所述标准射频偏压功率的百分比范围介于0～3％之间，所述标准射频偏压功率为当所述边缘环的高度与所述待刻蚀半导体晶圆结构的高度相等时施加于所述待刻蚀半导体晶圆结构的射频偏压功率。
19.根据权利要求16所述的半导体晶圆结构的刻蚀方法，其特征在于：当所述边缘环的高度等于当前所述待刻蚀半导体晶圆结构的高度时，调整所述刻蚀配方，使通入于所述边缘区域的刻蚀气体的流量与通入于所述中心区域的刻蚀气体的流量概呈相等，且施加于所述待刻蚀半导体晶圆结构的射频偏压功率与所述标准射频偏压功率概呈相等。
20.根据权利要求16所述的半导体晶圆结构的刻蚀方法，其特征在于：动态调整所述刻蚀配方，在所述边缘区域的刻蚀气体的组成配比相对于所述中心区域的刻蚀气体的组成配比中增加氧气。
CN201810188891.6A 2018-03-08 2018-03-08 一种半导体晶圆结构的刻蚀方法 Active CN110246737B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810188891.6A CN110246737B (zh) 2018-03-08 2018-03-08 一种半导体晶圆结构的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810188891.6A CN110246737B (zh) 2018-03-08 2018-03-08 一种半导体晶圆结构的刻蚀方法

Publications (2)

Publication Number Publication Date
CN110246737A true CN110246737A (zh) 2019-09-17
CN110246737B CN110246737B (zh) 2021-07-06

Family

ID=67882564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810188891.6A Active CN110246737B (zh) 2018-03-08 2018-03-08 一种半导体晶圆结构的刻蚀方法

Country Status (1)

Country Link
CN (1) CN110246737B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029254A (zh) * 2019-12-26 2020-04-17 苏州科阳光电科技有限公司 一种干法刻蚀方法
CN112259452A (zh) * 2020-10-21 2021-01-22 上海华力集成电路制造有限公司 等离子体干法刻蚀工艺的控制方法
CN114496689A (zh) * 2020-11-11 2022-05-13 中国科学院微电子研究所 一种顶环被蚀刻量检测系统及方法、检测调整系统及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0774772A1 (en) * 1995-11-17 1997-05-21 Applied Materials, Inc. Methods for physically etching silicon electrically conducting surfaces
CN1723529A (zh) * 2002-10-30 2006-01-18 应用材料有限公司 利用单个发生器和开关元件而以空间上不同的等离子体二级元件驱动空间上独立的谐振结构
CN101783281A (zh) * 2009-01-15 2010-07-21 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体刻蚀装置及栅极的刻蚀方法
CN103219260A (zh) * 2012-01-19 2013-07-24 中芯国际集成电路制造(上海)有限公司 使用极端边缘气体管道的刻蚀装置
CN104752331A (zh) * 2013-12-31 2015-07-01 中微半导体设备(上海)有限公司 一种硅通孔刻蚀方法
CN107768275A (zh) * 2016-08-19 2018-03-06 朗姆研究公司 利用可移动边缘环和气体注入调整控制晶片上cd均匀性

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0774772A1 (en) * 1995-11-17 1997-05-21 Applied Materials, Inc. Methods for physically etching silicon electrically conducting surfaces
CN1723529A (zh) * 2002-10-30 2006-01-18 应用材料有限公司 利用单个发生器和开关元件而以空间上不同的等离子体二级元件驱动空间上独立的谐振结构
CN101783281A (zh) * 2009-01-15 2010-07-21 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体刻蚀装置及栅极的刻蚀方法
CN103219260A (zh) * 2012-01-19 2013-07-24 中芯国际集成电路制造(上海)有限公司 使用极端边缘气体管道的刻蚀装置
CN104752331A (zh) * 2013-12-31 2015-07-01 中微半导体设备(上海)有限公司 一种硅通孔刻蚀方法
CN107768275A (zh) * 2016-08-19 2018-03-06 朗姆研究公司 利用可移动边缘环和气体注入调整控制晶片上cd均匀性

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029254A (zh) * 2019-12-26 2020-04-17 苏州科阳光电科技有限公司 一种干法刻蚀方法
CN111029254B (zh) * 2019-12-26 2023-03-21 苏州科阳光电科技有限公司 一种干法刻蚀方法
CN112259452A (zh) * 2020-10-21 2021-01-22 上海华力集成电路制造有限公司 等离子体干法刻蚀工艺的控制方法
CN112259452B (zh) * 2020-10-21 2023-04-07 上海华力集成电路制造有限公司 等离子体干法刻蚀工艺的控制方法
CN114496689A (zh) * 2020-11-11 2022-05-13 中国科学院微电子研究所 一种顶环被蚀刻量检测系统及方法、检测调整系统及方法

Also Published As

Publication number Publication date
CN110246737B (zh) 2021-07-06

Similar Documents

Publication Publication Date Title
KR102262750B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
US7473377B2 (en) Plasma processing method
CN100514570C (zh) 等离子体蚀刻方法
US20070187363A1 (en) Substrate processing apparatus and substrate processing method
JP6431557B2 (ja) プラズマ処理装置及びプラズマ処理方法
US10475659B2 (en) Method of processing target object
EP2911187A1 (en) Etching method
JP2017098478A (ja) エッチング方法
CN110246737A (zh) 一种半导体晶圆结构的刻蚀方法
US20130302992A1 (en) Apparatus for plasma treatment and method for plasma treatment
JP2007243138A (ja) 基板処理装置及び基板処理方法
US20040222190A1 (en) Plasma processing method
CN104347389A (zh) 等离子体刻蚀方法
CN106504982B (zh) 一种基片的刻蚀方法
TWI780413B (zh) 矽介質材料蝕刻方法
US20030068898A1 (en) Dry etching method for manufacturing processes of semiconductor devices
JP5052313B2 (ja) 半導体装置の製造方法
JP3694083B2 (ja) ルテニウム膜のエッチング方法
US11658040B2 (en) Plasma processing method
WO2023067786A1 (ja) プラズマ処理方法
TWI836183B (zh) 多區域氣體分配系統及方法
KR20030070994A (ko) 반도체 건식식각장치를 이용한 비아홀 형성방법
JPH0374844A (ja) プラズマエッチング方法
KR200181398Y1 (ko) 반도체 소자 제조용 식각 장치
JPH11354494A (ja) エッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant