CN110231600B - 一种脉冲整形方法及脉冲整形电路 - Google Patents

一种脉冲整形方法及脉冲整形电路 Download PDF

Info

Publication number
CN110231600B
CN110231600B CN201910576801.5A CN201910576801A CN110231600B CN 110231600 B CN110231600 B CN 110231600B CN 201910576801 A CN201910576801 A CN 201910576801A CN 110231600 B CN110231600 B CN 110231600B
Authority
CN
China
Prior art keywords
signal
pulse
output
zero clearing
high level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910576801.5A
Other languages
English (en)
Other versions
CN110231600A (zh
Inventor
陆新权
周仁峰
何运来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leihua Electronic Technology Research Institute Aviation Industry Corp of China
Original Assignee
Leihua Electronic Technology Research Institute Aviation Industry Corp of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leihua Electronic Technology Research Institute Aviation Industry Corp of China filed Critical Leihua Electronic Technology Research Institute Aviation Industry Corp of China
Priority to CN201910576801.5A priority Critical patent/CN110231600B/zh
Publication of CN110231600A publication Critical patent/CN110231600A/zh
Application granted granted Critical
Publication of CN110231600B publication Critical patent/CN110231600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/28—Details of pulse systems
    • G01S7/282—Transmitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02A—TECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE
    • Y02A90/00—Technologies having an indirect contribution to adaptation to climate change
    • Y02A90/10—Information and communication technologies [ICT] supporting adaptation to climate change, e.g. for weather forecasting or climate simulation

Abstract

本申请提供了一种脉冲整形方法及脉冲整形电路，属于雷达脉冲信号处理领域，所述方法包括：获取在脉冲输入信号同一周期内，脉冲输出信号的下降沿时刻；将清零脉冲与时钟信号叠加实现计数，并与比较器进行比较，以获得能够将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻的第一转换信号；以及将比较器的输出结果取反，以获得能够将脉冲输入信号的高电平从所述清零时刻保持至所述脉冲输出的下降沿时刻的第二转换信号。通过上述方法，实现了通过既定的脉冲输入及清零脉冲获得需求的脉冲输出信号，耗费硬件资源少，方便了对输出脉冲的后沿位置的调整计。

Description

一种脉冲整形方法及脉冲整形电路
技术领域
本申请属于雷达脉冲信号处理领域，特别涉及一种脉冲整形方法及脉冲整形电路。
背景技术
GAL器件用于对气象雷达信号进行处理，随着雷达技术的快速发展，原有的GAL器件的兼容性越来越差，现有的雷达信号要求被处理成：
输出信号与输入信号周期相同；
输出信号脉冲宽度大于输入信号的高电平信号脉冲宽度，且输出信号高电平在脉冲信号清零后仍持续一段时间。
脉冲输入与所要求的脉冲输出的关系如图2所示，为此，需要提供一种脉冲整形电路实现该功能。
发明内容
为了解决上述技术问题至少之一，本申请提供了一种脉冲整形方法及脉冲整形电路，通过既定的脉冲输入及清零脉冲获得需求的脉冲输出信号。
本申请第一方面，一种脉冲整形方法，主要包括
获取在脉冲输入信号同一周期内，脉冲输出信号的下降沿时刻；
将所述清零脉冲与时钟信号叠加进行计数，将所述计数与比较器进行比较，以获得能够将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻的第一转换信号；
根据所述第一转换信号将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻；
将所述比较器的输出结果取反，以获得能够将脉冲输入信号的高电平从所述清零时刻保持至所述脉冲输出的下降沿时刻的第二转换信号；以及
根据所述第二转换信号将所述脉冲输入信号的高电平保持至所述脉冲输出的下降沿时刻。
优选的是，所述第一转换信号为在计数到达阈值后，所述比较器输出的第一高电平信号；
根据所述第一转换信号将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻包括：
将所述比较器输出的第一高电平信号与第一输出信号进行与运算后再与所述脉冲输入信号进行或运算，获得所述第一输出信号，其中所述第一输出信号为所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻的信号。
优选的是，所述第二转换信号为在计数清零后至达到阈值前，将所述比较器输出的低电平信号取反后获得的第二高电平信号；
根据所述第二转换信号将所述脉冲输入信号的高电平保持至所述脉冲输出的下降沿时刻包括：
将所述第二高电平信号与所述第一输出信号进行或运算，获得第二输出信号，其中所述第二输出信号为将脉冲输入信号的高电平从所述清零时刻保持至所述脉冲输出的下降沿时刻的信号。
优选的是，获得所述第一转换信号包括：
对清零脉冲进行计数；
将所述计数值与所述阈值进行比较，并在所述计数值大于所述阈值时，输出所述第一转换信号。
优选的是，获得所述第二转换信号包括：
计算脉冲输出信号的下降沿时刻与所述清零脉冲清零时刻的差值；
根据所述差值确定所述比较器的阈值，以使得所述计数器在清零脉冲清零时刻后开始计数，并在计数小于所述阈值时，输出所述第二转换信号，反之，停止输出所述第二转换信号。
本申请第二方面，一种脉冲整形电路，包括：
第一转换信号生成模块，用于将所述清零脉冲与时钟信号叠加进行计数，并与阈值进行比较，以获得能够将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻的第一转换信号；
第一高电平生成模块，用于根据所述第一转换信号将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻；
第二转换信号生成模块，用于获得能够将脉冲输入信号的高电平从所述清零时刻保持至所述脉冲输出的下降沿时刻的第二转换信号；
第二高电平生成模块，用于根据所述第二转换信号将所述脉冲输入信号的高电平保持至所述脉冲输出的下降沿时刻。
优选的是，所述第一转换信号生成模块包括：
计数器，其输入端连接所述清零脉冲及时钟信号，用于将所述清零脉冲与时钟信号叠加产生计数；
比较器，连接所述计数器，用于对输入的计数值与阈值进行比较，并在所述计数值超过所述阈值时，输出所述第一转换信号。
优选的是，所述第一高电平生成模块包括与门电路、第一或门电路及触发器，所述第一转换信号与所述触发器的输出信号连接与门电路的输入端，与门电路的输出端与脉冲输入信号连接所述第一或门的输入端，所述第一或门电路的输出端连接所述触发器的输入端。
优选的是，所述第二转换信号生成模块，包括第二非门，所述第二非门的输入端连接所述比较器的输出端，用于将所述比较器输出结果取反，形成第二转换信号。
优选的是，所述第二高电平生成模块包括第二或门，其输入端分别连接所述触发器的输出端与所述第二非门的输出端，用于将所述脉冲输入信号的高电平保持至所述脉冲输出的下降沿时刻。
该发明耗费硬件资源少，一片GAL器件足够满足。输入的脉冲信号经过上述电路的调整，其输入输出的信号关系能够满足所要求的的时序关系，输出脉冲的后沿位置可通过调整计数器的大小及比较器的比较门限进行微调。
附图说明
图1是本申请脉冲整形方法流程图。
图2是输入输出脉冲信号的时序关系图。
图3是本申请脉冲整形电路示意图。
具体实施方式
为使本申请实施的目的、技术方案和优点更加清楚，下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。所描述的实施方式是本申请一部分实施方式，而不是全部的实施方式。下面通过参考附图描述的实施方式是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。基于本申请中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。下面结合附图对本申请的实施方式进行详细说明。
根据本申请第一方面，一种脉冲整形方法，如图1所示，主要包括：
获取在脉冲输入信号同一周期内，脉冲输出信号的下降沿时刻；
将所述清零脉冲与时钟信号叠加进行计数，将所述计数与比较器进行比较，以获得能够将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻的第一转换信号；
根据所述第一转换信号将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻；
将所述比较器的输出结果取反，以获得能够将脉冲输入信号的高电平从所述清零时刻保持至所述脉冲输出的下降沿时刻的第二转换信号；以及
根据所述第二转换信号将所述脉冲输入信号的高电平保持至所述脉冲输出的下降沿时刻。
在一些可选实施方式中，所述第一转换信号为在计数到达阈值后，所述比较器输出的第一高电平信号；
根据所述第一转换信号将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻包括：
将所述比较器输出的第一高电平信号与第一输出信号进行与运算后再与所述脉冲输入信号进行或运算，获得所述第一输出信号，其中所述第一输出信号为所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻的信号。
在一些可选实施方式中，所述第二转换信号为在计数清零后至达到阈值前，将所述比较器输出的低电平信号取反后获得的第二高电平信号；
根据所述第二转换信号将所述脉冲输入信号的高电平保持至所述脉冲输出的下降沿时刻包括：
将所述第二高电平信号与所述第一输出信号进行或运算，获得第二输出信号，其中所述第二输出信号为将脉冲输入信号的高电平从所述清零时刻保持至所述脉冲输出的下降沿时刻的信号。
在一些可选实施方式中，获得所述第一转换信号包括：
对清零脉冲进行计数；
将所述计数值与所述阈值进行比较，并在所述计数值大于所述阈值时，输出所述第一转换信号。
在一些可选实施方式中，获得所述第二转换信号包括：
计算脉冲输出信号的下降沿时刻与所述清零脉冲清零时刻的差值；
根据所述差值确定所述比较器的阈值，以使得所述计数器在清零脉冲清零时刻后开始计数，并在计数小于所述阈值时，输出所述第二转换信号，反之，停止输出所述第二转换信号。
根据本申请第一方面，提供了一种与上述脉冲整形方法对应的脉冲整形电路，主要包括：
第一转换信号生成模块，用于将所述清零脉冲与时钟信号叠加进行计数，并与阈值进行比较，以获得能够将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻的第一转换信号；
第一高电平生成模块，用于根据所述第一转换信号将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻；
第二转换信号生成模块，用于获得能够将脉冲输入信号的高电平从所述清零时刻保持至所述脉冲输出的下降沿时刻的第二转换信号；
第二高电平生成模块，用于根据所述第二转换信号将所述脉冲输入信号的高电平保持至所述脉冲输出的下降沿时刻。
在一些可选实施方式中，所述第一转换信号生成模块包括：
计数器，其输入端连接所述清零脉冲及时钟信号，用于将所述清零脉冲与时钟信号叠加产生计数；
比较器，连接所述计数器，用于对输入的计数值与阈值进行比较，并在所述计数值超过所述阈值时，输出所述第一转换信号。
在一些可选实施方式中，所述第一高电平生成模块包括与门电路、第一或门电路及触发器，所述第一转换信号与所述触发器的输出信号连接与门电路的输入端，与门电路的输出端与脉冲输入信号连接所述第一或门的输入端，所述第一或门电路的输出端连接所述触发器的输入端。
在一些可选实施方式中，所述第二转换信号生成模块，包括第二非门，所述第二非门的输入端连接所述比较器的输出端，用于将所述比较器输出结果取反，形成第二转换信号。
在一些可选实施方式中，所述第二高电平生成模块包括第二或门，其输入端分别连接所述触发器的输出端与所述第二非门的输出端，用于将所述脉冲输入信号的高电平保持至所述脉冲输出的下降沿时刻。
如图3所示，为本申请的一个优选实施方式的脉冲整形电路结构示意图，脉冲整形电路的硬件包括计数器1、比较器2、与门3、第一或门4、D触发器5、第二或门6、第一非门7、第二非门8。外部输入的时钟信号分别输入到计数器的时钟输入端1a和D触发器的时钟输入端5b，外部输入的清零脉冲信号输入到第一非门的输入端，外部输入的脉冲信号输入到第一或门的输入端4a，第一非门的输出端连接到计数器的清零输入端1c，计数器的输出端1b连接到比较器的输入端，比较器的输出端分别连接到与门的输入端3a和第二非门的输入端，与门的输出端3b连接到第一或门的另一输入端4b，第一或门的输出端4c连接到D触发器的数据输入端5a，D触发器的输出5c分别与第二或门的输入端6a和与门的输入端3c连接，第二非门的输出端连接到第二或门的另一输入端6b，第二或门的输出端6c即为最终整形后脉冲的输出端。
上述实施例的的工作原理如下：
计数器在外部输入的时钟作用下开始计数，计满后保持，外部清零脉冲到来完成计数器的清零，比较将计数器的计数结果与预设值进行比较，计数结果小于预定值则比较器输出0，否则输出1。比较器输出信号与D触发器输出结果相与后再跟外部输入的脉冲相或后作为D触发器的数据输入端，此时在外部时钟的作用下，D触发器的输出自外部脉冲信号变高电平开始，一直维持高电平直至外部输入的清零脉冲变高，在清零脉冲的作用下计数器完成清零，在清零脉冲变高以后，计数器开始重新计数，在未计数到预定值时，比较器输出为0，与门输出也是0，此时第一或门的输出状态由外部输入的脉冲信号电平状态决定，而此时外部输入的脉冲为低电平，因此D触发器的输出为低电平，D触发器的输出与第二或门相或后，输出的脉冲信号的脉冲宽度得到了展宽，相较于D触发器的输出，展宽后的脉冲宽度增加量即是比较器输出为0的时间长度。
上述实施例中，计数器1、比较器2、与门3、第一或门4、D触发器5、第二或门6、第一非门7、第二非门8可以全部集成设计在一片中电58所的GAL16V8B-15LD中。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (4)

1.一种脉冲整形方法，通过既定的脉冲输入及清零脉冲获得需求的脉冲输出信号，其特征在于，包括：
获取在脉冲输入信号同一周期内，脉冲输出信号的下降沿时刻；
将所述清零脉冲与时钟信号叠加进行计数，将所述计数与比较器进行比较，以获得能够将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻的第一转换信号，所述第一转换信号为在计数到达阈值后，所述比较器输出的第一高电平信号；根据所述第一转换信号将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻包括：将所述比较器输出的第一高电平信号与第一输出信号进行与运算后再与所述脉冲输入信号进行或运算，获得运算后的下一时刻的所述第一输出信号，其中运算后的所述第一输出信号通过第二或门能够将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻；
根据所述第一转换信号将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻；
将所述比较器的输出结果取反，以获得能够将脉冲输入信号的高电平从所述清零时刻保持至所述脉冲输出的下降沿时刻的第二转换信号，所述第二转换信号为在计数清零后至达到阈值前，将所述比较器输出的低电平信号取反后获得的第二高电平信号；根据所述第二转换信号将所述脉冲输入信号的高电平保持至所述脉冲输出的下降沿时刻包括：将所述第二高电平信号与所述第一输出信号通过第二或门进行或运算，获得第二输出信号，其中所述第二输出信号能够将脉冲输入信号的高电平从所述清零时刻保持至所述脉冲输出的下降沿时刻；以及
根据所述第二转换信号将所述脉冲输入信号的高电平保持至所述脉冲输出的下降沿时刻。
2.如权利要求1所述的脉冲整形方法，其特征在于，获得所述第一转换信号包括：
对清零脉冲进行计数；
将所述计数值与所述阈值进行比较，并在所述计数值大于所述阈值时，输出所述第一转换信号。
3.如权利要求1所述的脉冲整形方法，其特征在于，获得所述第二转换信号包括：
计算脉冲输出信号的下降沿时刻与所述清零脉冲清零时刻的差值；
根据所述差值确定所述比较器的阈值，以使得所述计数器在清零脉冲清零时刻后开始计数，并在计数小于所述阈值时，输出所述第二转换信号，反之，停止输出所述第二转换信号。
4.一种脉冲整形电路，其特征在于，包括：
第一转换信号生成模块，用于将清零脉冲与时钟信号叠加进行计数，并与阈值进行比较，以获得能够将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻的第一转换信号，所述第一转换信号生成模块包括：计数器，其输入端连接所述清零脉冲及时钟信号，用于将所述清零脉冲与时钟信号叠加产生计数；比较器，连接所述计数器，用于对输入的计数值与阈值进行比较，并在所述计数值超过所述阈值时，输出所述第一转换信号，所述第一转换信号为在计数到达阈值后，所述比较器输出的第一高电平信号；
第一高电平生成模块，用于根据所述第一转换信号将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻，所述第一高电平生成模块包括与门电路、第一或门电路及触发器，所述第一转换信号与所述触发器的输出信号连接与门电路的输入端，与门电路的输出端与脉冲输入信号连接所述第一或门的输入端，所述第一或门电路的输出端连接所述触发器的输入端，根据所述第一转换信号将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻包括：将所述比较器输出的第一高电平信号与第一输出信号进行与运算后再与所述脉冲输入信号进行或运算，获得运算后的下一时刻的所述第一输出信号，其中运算后的所述第一输出信号通过第二或门能够将所述脉冲输入信号的高电平保持至所述清零脉冲清零时刻；
第二转换信号生成模块，用于获得能够将脉冲输入信号的高电平从所述清零时刻保持至所述脉冲输出的下降沿时刻的第二转换信号，所述第二转换信号生成模块，包括第二非门，所述第二非门的输入端连接所述比较器的输出端，用于将所述比较器输出结果取反，形成第二转换信号；所述第二转换信号为在计数清零后至达到阈值前，将所述比较器输出的低电平信号取反后获得的第二高电平信号；
第二高电平生成模块，用于根据所述第二转换信号将所述脉冲输入信号的高电平保持至所述脉冲输出的下降沿时刻，所述第二高电平生成模块包括第二或门，其输入端分别连接所述触发器的输出端与所述第二非门的输出端，用于将所述脉冲输入信号的高电平保持至所述脉冲输出的下降沿时刻，根据所述第二转换信号将所述脉冲输入信号的高电平保持至所述脉冲输出的下降沿时刻包括：将所述第二高电平信号与所述第一输出信号通过第二或门进行或运算，获得第二输出信号，其中所述第二输出信号能够将脉冲输入信号的高电平从所述清零时刻保持至所述脉冲输出的下降沿时刻。
CN201910576801.5A 2019-06-28 2019-06-28 一种脉冲整形方法及脉冲整形电路 Active CN110231600B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910576801.5A CN110231600B (zh) 2019-06-28 2019-06-28 一种脉冲整形方法及脉冲整形电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910576801.5A CN110231600B (zh) 2019-06-28 2019-06-28 一种脉冲整形方法及脉冲整形电路

Publications (2)

Publication Number Publication Date
CN110231600A CN110231600A (zh) 2019-09-13
CN110231600B true CN110231600B (zh) 2023-01-06

Family

ID=67856527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910576801.5A Active CN110231600B (zh) 2019-06-28 2019-06-28 一种脉冲整形方法及脉冲整形电路

Country Status (1)

Country Link
CN (1) CN110231600B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1005231B (zh) * 1985-06-26 1989-09-20 东芝机械株式会社 产生与被驱动体角位移有关的脉冲串的脉冲发生器
JP2004357201A (ja) * 2003-05-30 2004-12-16 Sony Corp パルス信号の波形整形回路
CN2836339Y (zh) * 2005-11-02 2006-11-08 中国科学院沈阳自动化研究所 脉冲生成装置
CN100550631C (zh) * 2006-12-20 2009-10-14 北京中星微电子有限公司 脉冲宽度调制装置
CN101729045B (zh) * 2009-09-27 2011-10-26 上海大学 信号检测整形电路与雷光触发定时器及其自动计时跑道
JP2012142838A (ja) * 2011-01-05 2012-07-26 Alps Electric Co Ltd 信号整形装置
CN103347332B (zh) * 2013-06-25 2018-05-29 矽力杰半导体技术(杭州)有限公司 信号处理方法及电路及带该电路的led调光电路
KR101579474B1 (ko) * 2014-08-08 2015-12-22 아주대학교산학협력단 펄스 생성 장치
CN108282159B (zh) * 2018-02-12 2021-10-29 歌尔股份有限公司 一种脉冲信号发生器

Also Published As

Publication number Publication date
CN110231600A (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
US6260152B1 (en) Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains
CN101136632B (zh) 时间对数字转换器及其方法
CN107402597B (zh) 一种数据与时钟对齐的方法、装置、介质及磁共振设备
US9465404B2 (en) Timing synchronization circuit for wireless communication apparatus
US8386828B1 (en) Circuit for estimating latency through a FIFO buffer
CN203386459U (zh) 一种支持灰度等级扩展的显示控制系统及驱动芯片
WO2017124219A1 (zh) 一种基于fpga的方波发生器及方法
US20190339651A1 (en) Time-to-digital converter circuit
CN111404543B (zh) 时钟数据恢复电路、处理芯片及电子设备
US7936855B2 (en) Oversampling data recovery circuit and method for a receiver
US6548997B1 (en) Mechanism for measurement of time duration between asynchronous events
US7084679B2 (en) Method and apparatus for ensuring synchronization of clocks in a multiple clock system
CN113917830B (zh) 循环游标延时链电路、时间数字转换器和信号选取方法
CN110231600B (zh) 一种脉冲整形方法及脉冲整形电路
US9762224B2 (en) Timing prediction circuit and method
US9203415B2 (en) Modulated clock synchronizer
US6163584A (en) Synchronization element for converting an asynchronous pulse signal into a synchronous pulse signal
CN104954014B (zh) 一种超前-滞后型数字鉴相器结构
US9735759B1 (en) Systems and methods for mitigating noise in an electronic device
WO2018058915A1 (zh) 一种时钟信号丢失检测的装置
CN204836104U (zh) 一种基于逻辑延时锁定的抗干扰电路
WO2020077557A1 (zh) 一种占空比校准电路、电子设备及方法
CN214375284U (zh) 一种基于定位系统秒脉冲的时钟锁定装置
CN110719071B (zh) 一种带有校准的倍频电路以及控制方法
US4078204A (en) Di-phase pulse receiving system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant