CN214375284U - 一种基于定位系统秒脉冲的时钟锁定装置 - Google Patents
一种基于定位系统秒脉冲的时钟锁定装置 Download PDFInfo
- Publication number
- CN214375284U CN214375284U CN202023316056.8U CN202023316056U CN214375284U CN 214375284 U CN214375284 U CN 214375284U CN 202023316056 U CN202023316056 U CN 202023316056U CN 214375284 U CN214375284 U CN 214375284U
- Authority
- CN
- China
- Prior art keywords
- clock
- counter
- module
- locking device
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Position Fixing By Use Of Radio Waves (AREA)
Abstract
本实用新型涉及一种基于定位系统秒脉冲的时钟锁定装置，包括依次连接的本地时钟模块、时钟转换器、倍频器、计数器和控制器；所述计数器还与卫星定位模块相连；所述本地时钟模块用于产生稳定的时钟信号；所述时钟转换器用于将所述时钟信号转换为目标时钟信号；所述倍频器用于将所述目标时钟信号倍频到目标频率；所述卫星定位模块用于产生秒脉冲；所述计数器用于统计秒脉冲内目标频率信号的脉冲个数；所述控制器将计数器统计的脉冲个数与设定值比较，并根据比较结果调整所述时钟转换器。本实用新型能够减少面板的面积，并降低受干扰的可能性。
Description
技术领域
本实用新型涉及时钟锁定技术领域，特别是涉及一种基于定位模块秒脉冲的时钟锁定装置。
背景技术
GPS/北斗是目前使用非常广泛的定位系统，通过卫星同步时钟可以提供非常稳定的时钟和绝对时间信息，因此在各种行业都有着广泛的应用。
现有公开专利文献CN207817214U公开了一种基于GPS/北斗秒脉冲快速时钟锁定系统，其披露了根据GPS/北斗产生的秒脉冲判断本地时钟的偏差，根据这个偏差去调整本地时钟的数模转换器的控制电压，通过改变本地时钟的控制电压去改变本地时钟的输出频率，从而生成一个长期稳定的时钟。但是该方法中需要使用到数模转换器，而数模转换器的体积通常较大，因此使用数模转换器会增大面板面积，且通过数模转换器的控制电压进行控制容易产生外部干扰，从而影响本地时钟的输出频率。
实用新型内容
本实用新型所要解决的技术问题是提供一种基于定位系统秒脉冲的时钟锁定装置，减少面板的面积，并降低受干扰的可能性。
本实用新型解决其技术问题所采用的技术方案是：提供一种基于定位系统秒脉冲的时钟锁定装置，包括依次连接的本地时钟模块、时钟转换器、倍频器、计数器和控制器；所述计数器还与卫星定位模块相连；所述本地时钟模块用于产生稳定的时钟信号；所述时钟转换器用于将所述时钟信号转换为目标时钟信号；所述倍频器用于将所述目标时钟信号倍频到目标频率；所述卫星定位模块用于产生秒脉冲；所述计数器用于统计秒脉冲内目标频率信号的脉冲个数；所述控制器将计数器统计的脉冲个数与设定值比较，并根据比较结果调整所述时钟转换器。
所述时钟转换器采用AD9545芯片实现。
所述倍频器和计数器采用FPGA芯片实现。
所述卫星定位模块为GPS/北斗定位模块。
所述控制器通过串行接口与所述时钟转换器相连。
所述控制器还与卫星定位模块相连。
有益效果
由于采用了上述的技术方案，本实用新型与现有技术相比，具有以下的优点和积极效果：本实用新型通过时钟转换器将本地时钟产生的频率信号转换为所需要的时钟频率，控制器在进行调整时可以直接对时钟转换器进行调整，省略了数模转换器，减少面板的面积，并降低受干扰的可能性。
附图说明
图1是本实用新型实施方式的方框示意图；
图2是本实用新型实施例的方框示意图。
具体实施方式
下面结合具体实施例，进一步阐述本实用新型。应理解，这些实施例仅用于说明本实用新型而不用于限制本实用新型的范围。此外应理解，在阅读了本实用新型讲授的内容之后，本领域技术人员可以对本实用新型作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本实用新型的实施方式涉及一种基于定位系统秒脉冲的时钟锁定装置，如图1所示，包括依次连接的本地时钟模块、时钟转换器、倍频器、计数器和控制器；所述计数器还与卫星定位模块相连；所述本地时钟模块用于产生稳定的时钟信号；所述时钟转换器用于将所述时钟信号转换为目标时钟信号；所述倍频器用于将所述目标时钟信号倍频到目标频率；所述卫星定位模块用于产生秒脉冲；所述计数器用于统计秒脉冲内目标频率信号的脉冲个数；所述控制器将计数器统计的脉冲个数与设定值比较，并根据比较结果调整所述时钟转换器。
图2给出了一个具体的实施例，其中，本地时钟模块可以选用恒温晶体振荡器实现，该恒温晶体振荡器用于输出一个稳定的20MHz的时钟信号。时钟转换器可以采用AD9545芯片实现，AD9545芯片可以将恒温晶体振荡器输出的20MHz的时钟信号转换为FPGA或其它器件所需的系统时钟信号，例如153.6MHz。将AD9545芯片设置为Force Freerun的模式后，通过调节46位的freerun tuning word寄存器的值就可以改变输出频率值的大小。所述卫星定位模块为GPS/北斗定位模块，其用于接收北斗和GPS信号，并输出1pps信号。本实施例中，倍频器和计数器采用FPGA芯片实现，FPGA芯片能够将AD9545芯片送过来的系统时钟信号倍频到更高的频率，例如将153.6MHz倍频到2.4GHz，然后通过计数器统计1pps内2.4GHz时钟信号的脉冲个数。控制器将FPGA芯片的计数器值和设定的目标值进行比较，可以得到当前的频率偏差比例，通过调整AD9545芯片的freerun tuning word寄存器的值改变AD9545芯片输出频率值，从而保证AD9545芯片的输出信号的频率为153.6MHz。本实施例中，控制器通过串行接口分别与FPGA芯片和AD9545芯片相连，控制器还通过通用异步收发传输器与GPS/北斗定位模块进行连接，如此控制器可以读取北斗/GPS模块的卫星信息，判读北斗/GPS模块是否已经锁定。
值得一提的是，为了提高FPGA芯片的计数器精度，FPGA芯片内部的计数器频率应该尽量高。北斗和GPS模块生成的1pps信号由于卫星信号的多径等因素需要，1pps信号抖动比较大，因此本实施例中FPGA芯片的计数器会在120个1pps脉冲内一直计数以消除1pps抖动的影响。计数器每120个1pps将计数器清零，并将清零前的值锁存到另外一个寄存器，控制器可以通过读取这个锁存寄存器的值得到结果。控制器将FPGA芯片的计数器值和设定的目标器值进行比较，得到当前的频率偏差比例，然后对AD9545芯片的freerun tuning word寄存器值按相同的比例进行调整就可以修正AD9545芯片的输出频率偏差。例如发现FPGA芯片的计数器值比标准值低了0.1％，那么将AD9545的freerun tuning word寄存器值减小0.1％，AD9545芯片输出的频率偏差就被修正过来了。
不难发现，本实用新型通过时钟转换器将本地时钟产生的频率信号转换为所需要的时钟频率，控制器在进行调整时可以直接对时钟转换器进行调整，省略了数模转换器，减少面板的面积，并降低受干扰的可能性。
Claims (6)
1.一种基于定位系统秒脉冲的时钟锁定装置，其特征在于，包括依次连接的本地时钟模块、时钟转换器、倍频器、计数器和控制器；所述计数器还与卫星定位模块相连；所述本地时钟模块用于产生稳定的时钟信号；所述时钟转换器用于将所述时钟信号转换为目标时钟信号；所述倍频器用于将所述目标时钟信号倍频到目标频率；所述卫星定位模块用于产生秒脉冲；所述计数器用于统计秒脉冲内目标频率信号的脉冲个数；所述控制器将计数器统计的脉冲个数与设定值比较，并根据比较结果调整所述时钟转换器。
2.根据权利要求1所述的基于定位系统秒脉冲的时钟锁定装置，其特征在于，所述时钟转换器采用AD9545芯片实现。
3.根据权利要求1所述的基于定位系统秒脉冲的时钟锁定装置，其特征在于，所述倍频器和计数器采用FPGA芯片实现。
4.根据权利要求1所述的基于定位系统秒脉冲的时钟锁定装置，其特征在于，所述卫星定位模块为GPS/北斗定位模块。
5.根据权利要求1所述的基于定位系统秒脉冲的时钟锁定装置，其特征在于，所述控制器通过串行接口与所述时钟转换器相连。
6.根据权利要求1所述的基于定位系统秒脉冲的时钟锁定装置，其特征在于，所述控制器还与卫星定位模块相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023316056.8U CN214375284U (zh) | 2020-12-31 | 2020-12-31 | 一种基于定位系统秒脉冲的时钟锁定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202023316056.8U CN214375284U (zh) | 2020-12-31 | 2020-12-31 | 一种基于定位系统秒脉冲的时钟锁定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214375284U true CN214375284U (zh) | 2021-10-08 |
Family
ID=77950647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202023316056.8U Active CN214375284U (zh) | 2020-12-31 | 2020-12-31 | 一种基于定位系统秒脉冲的时钟锁定装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214375284U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114137819A (zh) * | 2021-12-06 | 2022-03-04 | 上海珉嵘科技有限公司 | 时钟频偏调整装置、方法及卫星信号采集预处理板卡 |
-
2020
- 2020-12-31 CN CN202023316056.8U patent/CN214375284U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114137819A (zh) * | 2021-12-06 | 2022-03-04 | 上海珉嵘科技有限公司 | 时钟频偏调整装置、方法及卫星信号采集预处理板卡 |
| CN114137819B (zh) * | 2021-12-06 | 2023-11-03 | 上海珉嵘科技有限公司 | 时钟频偏调整装置、方法及卫星信号采集预处理板卡 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108155894B (zh) | 一种基于fpga的同步混合延时型dpwm模块 | |
| US10733126B2 (en) | FPGA-based square-wave generator and square-wave generation method | |
| CN214375284U (zh) | 一种基于定位系统秒脉冲的时钟锁定装置 | |
| CN101051837B (zh) | Usb接口内建式振荡器的频率校正装置及其方法 | |
| CN105892280B (zh) | 一种卫星授时装置 | |
| CN108919707B (zh) | 一种64通道高精度数据采集系统 | |
| CN103427798A (zh) | 一种多相位时钟产生电路 | |
| CN112565554A (zh) | 一种基于fpga的时钟同步系统 | |
| US6548997B1 (en) | Mechanism for measurement of time duration between asynchronous events | |
| CN103209070A (zh) | 一种数字接口射频芯片及其实现方法 | |
| EP2677711B1 (en) | Polar modulator | |
| CN112487354B (zh) | 一种基于比较器和fpga的多通道高速实时互相关运算装置 | |
| US11275344B2 (en) | Time to digital converter | |
| CN116931658A (zh) | 一种基于数模转换器的多板同步时钟架构及方法 | |
| CN115580275A (zh) | 高精度脉冲信号产生装置、fpga芯片和信号处理设备 | |
| US7002425B2 (en) | Pulse modulation | |
| CN116582131A (zh) | 带增益调节和积分非线性校准的数字时间转换器电路结构 | |
| CN115826674A (zh) | 毫赫兹级别频率步进的时钟信号发生器实现方法及系统 | |
| USRE47782E1 (en) | Multi-channel transceiver | |
| CN113708764A (zh) | 一种基于fpga的多片高速dac同步系统 | |
| EP3748859A1 (en) | Dac device having positive dac and negative dac and associated digital-to-analog converting method | |
| US7453288B2 (en) | Clock translator and parallel to serial converter | |
| US6590457B2 (en) | Phase detector and clock regeneration device | |
| RU2344436C1 (ru) | Радиолокационный приемник с каналами высокого разрешения | |
| US6549157B1 (en) | Digital-to-analog converting device and method used in home networking system with compensation mechanism to reduce clock jitter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |